KR20030001644A - Sog막의 미세 파티클 제거 방법 - Google Patents

Sog막의 미세 파티클 제거 방법 Download PDF

Info

Publication number
KR20030001644A
KR20030001644A KR1020010036421A KR20010036421A KR20030001644A KR 20030001644 A KR20030001644 A KR 20030001644A KR 1020010036421 A KR1020010036421 A KR 1020010036421A KR 20010036421 A KR20010036421 A KR 20010036421A KR 20030001644 A KR20030001644 A KR 20030001644A
Authority
KR
South Korea
Prior art keywords
sog film
high pressure
sog
film
seconds
Prior art date
Application number
KR1020010036421A
Other languages
English (en)
Other versions
KR100431988B1 (ko
Inventor
유경식
이수재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0036421A priority Critical patent/KR100431988B1/ko
Publication of KR20030001644A publication Critical patent/KR20030001644A/ko
Application granted granted Critical
Publication of KR100431988B1 publication Critical patent/KR100431988B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 SOG막의 미세 파티클 제거 방법에 관한 것으로, 고압 제거 공정 전에 1차 DI 린스 처리를 충분히 하여 SOG막을 친수화 처리한 후 DI 린스와 함께 고압 제거 공정을 실시하여 웨이퍼의 버퍼링으로 고압에 의한 파티클 생성을 억제하며, 고압 노즐압력과 스핀 속도를 조화시켜 웨이퍼 표면에 물방울이 튀지 않는 조건을 세팅하여 파티클 제거를 극대화함으로써 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 이점이 있다.

Description

SOG막의 미세 파티클 제거 방법{METHOD FOR REMOVING PARTICLE OF SOG}
본 발명은 고압 제거 공정 전에 1차 DI 린스 처리를 충분히 하여 SOG막을 친수화 처리한 후 DI 린스와 함께 고압 제거 공정을 실시하여 웨이퍼의 버퍼링으로 고압에 의한 파티클 생성을 억제하며, 고압 노즐압력과 스핀 속도를 조화시켜 웨이퍼 표면에 물방울이 튀지 않는 조건을 세팅하여 파티클 제거를 극대화함으로써 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 SOG막의 미세 파티클 제거 방법에 관한 것이다.
반도체 장치의 금속배선은 반도체 장치의 속도, 수율, 및 신뢰성에 큰 영향을 주기 때문에, 반도체 장치의 금속배선 형성 공정은 반도체 장치 제조 공정 중에 매우 중요한 위치를 차지하고 있다. 일반적으로, 반도체 장치는 그 집적도가 증가하고 내부 회로가 복잡해지는 추세에 부응하여 다층의 배선 구조를 가진다.
이러한 다층 금속배선의 형성 방법은 포토리소그래피(photolithography) 공정에서의 해상도(resolution)와 초점 심도(depth of focus)를 향상시키기 위하여 평탄화 공정을 수반한다. 특히, SOG(Spin On Glass)막을 사용하는 평탄화 공정은 비용이 작게 들고 공정이 간단하다는 등의 장점을 가지고 있어 평탄화 공정에 널리 사용되고 있다.
도1은 SOG막의 베이크 후에 미세 파티클이 발생한 것을 나타내는 그림이다.
반도체 기판 상에 도전층 패턴에 의해 제1도전층과 제1층간절연막을 증착하고, 이어서 Si-H 결합을 가진 무기 SOG막을 증착한 후 평탄화를 하게 되는데 평탄화 공정은 액체 상태의 SOG막을 도포한 후 용매 및 수분을 제거하기 위하여 약 150 - 400℃ 에서 베이크(bake)한다.
이어, SOG막 베이크 후에 제 2 층간 절연막을 증착하게 되는데 Si-H 결합을 가진 무기 SOG 물질 베이크 공정후에 가스를 배출하고 나면 도1에 도시된 바와 같니 SOG 표면에 미세 파티클이 흡착되어 HSQ SOG막 표면의 웨이퍼 웨팅엥글(wetting angle)이 80°로 나타난다.
도2는 도1에서 나타난 미세 파티클을 제거하기 위하여 고압 제거공정을 실시한 후의 웨이퍼 표면을 나타낸 그림이다.
우선, 도1의 미세 파티클을 제거하기 위하여 500rpm에서 5초동안 1차 DI 린스를 한 후 고압 제거 공정을 30초동안 실시하는데 도2에 나타난 바와 같이 SOG 표면에 흡착되어 있던 불순물들이 웨이퍼 가장자리로 밀려나기는 하나 여전히 파티클의 형태로 존재하며, 웨이퍼 웨팅 엥글(wetting angle)도 75°수준으로 거의 변화하지 않았다.
이와 같이 종래 기술에 의한 SOG 표면 평탄화 공정으로는 웨이퍼 표면에 파티클이 발생하여 반도체 소자의 신뢰성을 저하시키는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 고압 제거 공정 전에 1차 DI 린스 처리를 충분히 하여 SOG막을 친수화 처리한 후 DI 린스와 함께 고압 제거 공정을 실시하여 웨이퍼의 버퍼링으로 고압에 의한 파티클 생성을 억제하며, 고압 노즐압력과 스핀 속도를 조화시켜 웨이퍼 표면에 물방울이 튀지 않는 조건을 세팅하여 파티클 제거를 극대화함으로써 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 SOG막 미세 파티클 제거 방법을 제공하는 것이다.
도1은 SOG막의 베이크 후에 미세 파티클이 발생한 웨이퍼 표면을 나타낸 그림이다.
도2는 종래의 SOG막 고압 제거공정을 실시한 후의 웨이퍼 표면을 나타낸 그림이다.
도3은 본 발명에 의한 HSQ SOG막의 미세 파티클 제거 공정 후 의 SOG 표면의 파티클 데이터를 나타낸 그림이다.
- 도면의 주요부분에 대한 부호의 설명 -
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판 상에 도전층 패턴에 의해 제1도전층과 제1층간절연막을 증착하고, 이어서 Si-H 결합을 가진 액체 상태의 SOG막을 도포한 후 SOG막을 평탄화 공정에 있어서, SOG막을 도포하고 베이크하고 가스 배출을 한 후 1차 DI 린스처리 하는 단계와, 상기 1차 DI 린스 처리한 SOG막에 고압 제거 공정을 진행하는 단계와, 상기 고압 제거 공정을 진행한 SOG막을 2차 DI 린스처리 하는 단계와, 상기 2차 DI 린스 처리한 SOG막을 드라이하는 단계를 포함하는 것을 특징으로 하는 SOG막 미세 파티클 제거방법에 관한 것이다.
이때, 상기 SOG막 베이크는 450℃ 이하의 온도에서 진행하고, 상기 SOG막을 1차 DI 린스 처리하는 단계는 800~1200rpm에서 25초 동안 실시하는 것을 특징으로 한다.
또한, 상기 SOG막을 고압 제거하는 단계는 DI 린스와 함께 800~1200rpm에서 25초 동안 4~5.5 MPa 압력으로 실시하고, 상기 SOG막을 2차 DI 린스 처리하는 단계는 800~1200rpm에서 10초 동안 실시하며, SOG막을 건조하는 단계는 800~1200rpm에서 15초 동안 실시하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도3은 본 발명에 의한 HSQ SOG막의 미세 파티클 제거 공정 후 의 SOG 표면의파티클 데이터를 나타낸 그림이다.
먼저, 반도체 기판 상에 도전층 패턴에 의해 제1도전층과 제1층간절연막을 증착하고, 이어서 Si-H 결합을 가진 액체 상태의 SOG막을 도포한 후 수분을 제거하기 위하여 450℃이하의 온도에서 베이크(bake)한 후 가스를 배출하고, 가스 배출후 SOG막 표면에 발생한 미세 파티클을 제거하기 위하여 800rpm~1200rpm에서 25초 동안 1차 DI 린스처리를 하는데 1차 DI 린스 처리 후 웨이퍼 웨팅 엥글(wetting angle)은 약 60°정도이다.
이어, DI 린스와 함께 4~5.5 MPa 노즐 압력으로 800rpm~1200rpm에서 25초 동안 고압 제거 공정을 진행하는데 이때, 웨이퍼 웨팅 엥글(wetting angle)은 약 50°정도로 저하가 된다.
이어, 800rpm~1200rpm에서 10초 동안 2차 DI 린스처리를 한 후 3500rpm에서 15초 동안 드라이한다.
이와 같이 본 발명은 고압 제거 공정 전에 1차 DI 린스 처리를 충분히 하여 SOG막을 친수화 처리한 후 DI 린스와 함께 고압 제거 공정을 실시하여 웨이퍼의 버퍼링으로 고압에 의한 파티클 생성을 억제 할 수 있다.
상기한 바와 같이 본 발명은 고압 제거 공정 전에 1차 DI 린스 처리를 충분히 하여 SOG막을 친수화 처리한 후 DI 린스와 함께 고압 제거 공정을 실시하여 웨이퍼의 버퍼링으로 고압에 의한 파티클 생성을 억제하며, 고압 노즐압력과 스핀 속도를 조화시켜 웨이퍼 표면에 물방울이 튀지 않는 조건을 세팅하여 파티클 제거를 극대화함으로써 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 반도체 기판 상에 도전층 패턴에 의해 제1도전층과 제1층간절연막을 증착하고, 이어서 Si-H 결합을 가진 액체 상태의 SOG막을 도포한 후 SOG막을 평탄화 공정에 있어서,
    SOG막을 도포하고 베이크하고 가스 배출을 한 후 1차 DI 린스처리 하는 단계와,
    상기 1차 DI 린스 처리한 SOG막에 고압 제거 공정을 진행하는 단계와,
    상기 고압 제거 공정을 진행한 SOG막을 2차 DI 린스처리 하는 단계와,
    상기 2차 DI 린스 처리한 SOG막을 드라이하는 단계,
    를 포함하는 것을 특징으로 하는 SOG막 미세 파티클 제거 방법.
  2. 제 1항에 있어서, 상기 SOG막 베이크는 450℃ 이하의 온도에서 진행하는 것을 특징으로 하는 SOG막 미세 파티클 제거 방법.
  3. 제 1항에 있어서, 상기 SOG막을 1차 DI 린스 처리하는 단계는 800~1200rpm에서 25초 동안 실시하는 것을 특징으로 하는 SOG막 미세 파티클 제거 방법.
  4. 제 1항에 있어서, 상기 SOG막을 고압 제거하는 단계는 DI 린스와 함께 800~1200rpm에서 25초 동안 4~5.5 MPa의 노즐 압력으로 실시하는 것을 특징으로 하는 SOG막 미세 파티클 제거 방법.
  5. 제 1항에 있어서, 상기 SOG막을 2차 DI 린스 처리하는 단계는 800~1200rpm에서 10초 동안 실시하는 것을 특징으로 하는 SOG막 미세 파티클 제거 방법.
  6. 제 1항에 있어서, 상기 SOG막을 건조하는 단계는 800~1200rpm에서 15초 동안 실시하는 것을 특징으로 하는 SOG막 미세 파티클 제거 방법.
KR10-2001-0036421A 2001-06-25 2001-06-25 Sog막의 미세 파티클 제거 방법 KR100431988B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036421A KR100431988B1 (ko) 2001-06-25 2001-06-25 Sog막의 미세 파티클 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036421A KR100431988B1 (ko) 2001-06-25 2001-06-25 Sog막의 미세 파티클 제거 방법

Publications (2)

Publication Number Publication Date
KR20030001644A true KR20030001644A (ko) 2003-01-08
KR100431988B1 KR100431988B1 (ko) 2004-05-22

Family

ID=27711063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036421A KR100431988B1 (ko) 2001-06-25 2001-06-25 Sog막의 미세 파티클 제거 방법

Country Status (1)

Country Link
KR (1) KR100431988B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129247A (ja) * 1991-11-07 1993-05-25 Fujitsu Ltd 半導体装置の製造方法
KR0181906B1 (ko) * 1995-12-20 1999-04-15 김광호 에스오지막을 이용한 층간절연막 형성방법
KR100406587B1 (ko) * 1996-11-27 2004-06-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR19980076210A (ko) * 1997-04-08 1998-11-16 윤종용 반도체 소자의 절연막 제조방법

Also Published As

Publication number Publication date
KR100431988B1 (ko) 2004-05-22

Similar Documents

Publication Publication Date Title
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
US5432073A (en) Method for metal deposition without poison via
US5783482A (en) Method to prevent oxide peeling induced by sog etchback on the wafer edge
US6303192B1 (en) Process to improve adhesion of PECVD cap layers in integrated circuits
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
KR100431988B1 (ko) Sog막의 미세 파티클 제거 방법
TWI242234B (en) Method of improving device performance
KR20050016766A (ko) 반도체 소자의 제조 방법
KR100468688B1 (ko) 스핀온글래스층을이용한층간절연층형성방법
JP2004342873A (ja) 半導体装置およびその製造方法
US7795131B2 (en) Method of fabricating metal interconnects and inter-metal dielectric layer thereof
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
KR100194788B1 (ko) 반도체 소자의 금속 콘택 형성방법
KR0163546B1 (ko) 반도체장치의 제조방법
KR0181905B1 (ko) 반도체소자의 제조방법
KR100296330B1 (ko) 반도체소자의금속층간절연막형성방법
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
KR100247480B1 (ko) 반도체 소자의 금속층간 절연막 형성방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR100246780B1 (ko) 반도체 소자의 스핀 온 글라스막 형성 방법
KR100282073B1 (ko) 반도체장치제조방법
KR100529629B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR20040069760A (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR20030002625A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee