KR20030001125A - 인시튜 금속 식각을 이용한 금속배선 형성 방법 - Google Patents

인시튜 금속 식각을 이용한 금속배선 형성 방법 Download PDF

Info

Publication number
KR20030001125A
KR20030001125A KR1020010037490A KR20010037490A KR20030001125A KR 20030001125 A KR20030001125 A KR 20030001125A KR 1020010037490 A KR1020010037490 A KR 1020010037490A KR 20010037490 A KR20010037490 A KR 20010037490A KR 20030001125 A KR20030001125 A KR 20030001125A
Authority
KR
South Korea
Prior art keywords
etching
metal wiring
tungsten film
metal
film
Prior art date
Application number
KR1020010037490A
Other languages
English (en)
Inventor
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037490A priority Critical patent/KR20030001125A/ko
Publication of KR20030001125A publication Critical patent/KR20030001125A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 금속배선 형성 방법에 관한 것이다. 본 발명은 텅스텐막의 에치백 공정을 생략하고, 금속배선층과 텅스텐막 및 배리어막의 식각을 공기 중에 노출시킴 없이 차례로 실시함으로써, 공정의 단순화을 기할 수 있으며, 콘택 오픈 결함 및 플러그의 손실을 최대한 억제할 수 있는 인시튜 금속 식각을 이용한 금속배선 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 기판 상의 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제1단계; 상기 결과물의 타포로지를 따라 배리어막을 형성하는 제2단계; 상기 배리어막 상에 텅스텐막을 형성하여 상기 콘택홀을 매립하는 제3단계; 상기 텅스텐막 상에 금속배선층을 형성하는 제4단계; 및 상기 금속배선층과 상기 텅스텐막 및 상기 배리어막을 공기 중 노출없이 선택적으로 식각하는 제5단계를 포함하여 이루어지는 인시튜 금속 식각을 이용한 금속배선 형성 방법을 제공한다.

Description

인시튜 금속 식각을 이용한 금속배선 형성 방법{A forming method of metalization by In-situ metal etch}
본 발명은 반도체 기술에 관한 것으로 상세하게는, 인시튜(In-situ) 금속 식각을 이용한 금속배선 형성 방법에 관한 것이다.
반도체 집적회로(Intergated circuit; 이하 IC라 함)의 고집적화가 진행됨에 따라, IC 내 각 소자간의 콘택 싸이즈 또한 감소되어야 하는 것은 필연적이다.
한편, 이러한 콘택을 통해 웨이퍼 표면에 형성된 각각의 회로를 금, 은, 알루미늄 선으로 연결시키는 공정인 금속배선 (Metallization)을 통해 전기적으로 연결함으로써, 각 회로에 대한 제어와 입출력을 관할하게 되는 바, 금속배선 공정 역시 타 공정과 같이 중요하다고 할 수 있다.
또한, 금속배선을 위해서는 반도체 기판 상에 형성된 소정의 구조물을 통하여 콘택을 형성한 후 그 내부에 플러그 물질을 채우는 바, 후속 열공정에 따른 상부의 금속배선과 하부의 플러그의 열반응 억제하기 위하여 두 층 사이에 배리어막을 사용한다.
또한, 그 배리어막과 금속배선층 사이에는 텅스텐막을 주로 사용하는 바, 원자번호 74인 금속 원소이며, 녹는점이 3300℃ 정도인 텅스텐(W)은 벌크저항(Bulk resistance)이 6μΩㆍcm으로 텅스텐실리사이드(WSi)의 80μΩㆍcm과 티타늄실리사이드(TSi2)의 18μΩㆍcm에 비해 아주 낮은 저항을 가지므로 예컨대, 고집적 소자의 게이트물질로 적합하며, 금속배선층과 배리어막 사이에서의 금속 플러그로서 전체적인 콘택 저항 감소를 위해 주로 사용된다.
도 1a 내지 도 1c는 종래기술에 따른 금속배선 공정을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 소스/드레인 접합 등의 불순물 접합층(11)이 형성된 기판(10) 상의 층간절연막(12)을 선택적으로 식각하여 콘택홀을 형성한 다음, 불순물 접합층(11)에 콘택되는 콘택 플러그(13)가 콘택홀 내부의 일정 영역에 리세스되도록 형성한 후, 그 타포로지를 따라 배리어막(14)을 형성한 후, 콘택홀 내부를 충분히 채울 수 있도록 텅스텐막(15)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 에치백 공정을 실시하여 콘택 형성 영역 이외에 텅스텐을 제거한다.
다음으로, 도 1c에 도시된 바와 같이, 결과물 상에 알루미늄 등의 금속배선 물질을 증착한 후, 사진 식각 공정을 실시하여 금속배선층(16)을 형성한다.
한편, 상기한 바와 같이 이루어지는 종래의 금속배선 형성 방법은 다음과 같은 문제점이 발생한다.
첫째로, 금속배선층의 패터닝 후, 특정 패턴에서 금속배선층 상부가 함몰되는 문제가 발생하게 된다. 이것은, 에치백 공정에 따라 텅스텐막 상부가 함몰됨에 따라 금속배선층이 열공정에 의해 하부로 확산됨에 따라 형성된 것이다.
따라서, 도면에 도시되지 않은 후속의 제2금속배선층 형성을 위해 결과물 상부에 제2층간절연막을 형성하고 비아 콘택을 형성하였을 경우 그 함몰된 부분에제2층간절연 물질이 잔류하게 되어 콘택 오픈 결함(Contact open fail)이 발생할 가능성이 높아지게 된다.
즉, 도 2에 도시된 'A'와 같이 그 상부에 비아 콘택시 콘택 오픈 결함이 발생하게 된다.
둘째로, 도 3에 도시된 'B'와 같이 플러그 손실(Loss)이 발생되는 바, 이것은 텅스텐 에치백시 텅스텐막 상부가 손실됨에 따라 후속 금속배선층 형성시 텅스텐막이 하부의 플러그로 침투하게 되어 발생되며, 또한, 금속배선층과 텅스텐막 사이에 공공(Void)이 발생할 가능성이 높아진다. 따라서, 이것은 전체적인 콘택 저항을 증가시키는 요인이 된다.
아울러, 금속배선층의 매립이 성공적으로 이루어진다 하여도 증착 후 표면을 관찰하여 보면 플러그 손실에 따른 모폴로지(Morphology) 불량으로 인하여 마스크 공정의 부담으로 작용할 수 있으며, 소자에 대한 킬링 디펙트(Killing defect)가 아님에도 불구하고, 디펙트 모니터링(Defect monitoring) 장비의 특징에 의해 결함으로 인식되므로 공정 내부의 결함 관리를 효율적으로 하지 못하게 된다.
또한, 에치백 공정에 따라 전체적인 공정이 복잡해지게 되는 문제점도 발생하게 된다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 텅스텐막의 에치백 공정을 생략하고, 금속배선층과 텅스텐막 및 배리어막의 식각을 공기 중에 노출시킴 없이 차례로 실시함으로써, 공정의 단순화을 기할 수 있으며, 콘택 오픈 결함 및 플러그의 손실을 최대한 억제할 수 있는 인시튜 금속 식각을 이용한 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 금속배선 형성 공정을 도시한 단면도,
도 2는 종래기술에 따른 비아 콘택시 콘택 오픈 결함을 도시한 전자 투광 현미경 단면 사진,
도 3은 종래기술에 따른 텅스텐막 에치백 후 플러그의 손실을 도시한 전자 투광 현미경 단면 사진,
도 4a 내지 도 4b는 본 발명에 따른 금속배선 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
40 : 기판
41 : 불순물 접합층
42 : 층간절연막
43 : 플러그
44 : 배리어막
45 : 텅스텐막
46 : 금속배선층
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상의 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제1단계; 상기 결과물의 타포로지를 따라 배리어막을 형성하는 제2단계; 상기 배리어막 상에 텅스텐막을 형성하여 상기 콘택홀을 매립하는 제3단계; 상기 텅스텐막 상에 금속배선층을 형성하는 제4단계; 및 상기 금속배선층과 상기 텅스텐막 및 상기 배리어막을 공기 중 노출없이 선택적으로 식각하는 제5단계를 포함하여 이루어지는 인시튜 금속 식각을 이용한 금속배선 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 4a 내지 도 4b를 참조하여 상세하게 설명한다.
도 4a 내지 도 4b는 본 발명의 일실시예에 따른 인시튜 금속 식각을 이용한 금속배선 형성 공정을 도시한 단면도이다.
먼저, 도 4a에 도시된 바와 같이, 소스/드레인 접합 등의 불순물 접합층(41)이 형성된 기판(40) 상의 층간절연막(42)을 선택적으로 식각하여 콘택홀을 형성한다음, 불순물 접합층(41)에 콘택되는 콘택 플러그(43)가 콘택홀 내부의 일정 영역에 리세스되도록 형성한 후, 그 타포로지(Topology)를 따라 금속 배리어막(44)을 형성한 후, 콘택홀 내부를 충분히 채울 수 있도록 텅스텐막(45)을 형성하며, 텅스텐막(45) 상부에 금속배선층(46)을 형성한다.
여기서, 금속 배리어막(44)은 통상적인 Ti/TiN 등을 이용하며, 텅스텐막(45)의 두께는 콘택을 채울 수 있을 정도로 최소화 한다. 이것은 집적도가 점점 낮아지면서 콘택 사이즈가 감소하게 되고 그에 따라 텅스텐막(45)의 두께 또한 감소되는 것으로 예컨대, 0.18㎛의 최소 선폭을 갖는 공정에서의 텅스텐막(45)의 두께가 5000Å이었을 경우 0.1㎛의 최소 선폭을 갖는 공정에서의 텅스텐막(45)의 두께가 그 절반인 2500Å으로 되는 것이다.
한편, 상기한 바와 같이 텅스텐막(45)이 최소한의 두께를 갖도록 하는 이유는 텅스텐막(45) 자체가 금속배선 역할을 동시에 갖기 때문에 전체 콘택 저항을 줄이기 위해서이다.때
다음으로, 도 4b에 도시된 바와 같이, 사진식각 공정에 의해 공기 중 노출없이 금속배선층(46)과 텅스텐막(45) 및 금속 배리어막(44)을 차례로 선택 식각하여 금속배선을 형성한다.
구체적으로, 사진식각 공정에 의해 금속배선층(46)을 패터닝 및 건식식각을 통해 선택적으로 식각함으로써 텅스텐막(45)이 드러나도록 한다.
이어서, 공기 중 노출없이 SF6또는 BCl3등의 가스를 이용하여 텅스텐막(45)을 선택적으로 식각하는 바, 여기서 종말점 검출(End Of Point; 이하EOP라 함)시스템을 사용할 수도 있다.
이어서, 이웃한 금속배선과의 단락을 방지하기 위해 배리어막(44)을 선택적으로 식각하는 바, 상술한 금속배선층(46)과 텅스텐막(45) 및 배리어막(44)의 식각은 공기 중 노출없이 하나의 장비 내에서 실시되는 즉, 인시튜 공정인 바, 공기 중 노출에 따른 오염을 원천적으로 방지 또는 억제할 수 있는 부수적인 효과도 기대할 수 있으며, 텅스텐막(25)으 에치백 공정을 생략하므로 공정의 단순화를 기할 수 있고 그에 따라 금속배선층(46)의 함몰과 플러그(43)의 손실을 유발할 수 있는 텅스텐막의 모폴로지를 균일하게 할 수 있다.
한편, 상술한 바와 같은 본 발명의 경우, 종래와는 다르게 콘택 주위의 영역에 텅스텐막(45)이 남아 있어 저항을 콘택 저항의 증가라는 부정적인 결과를 예측할 수도 있으나, 상술한 바와 같이 전체적인 칩사이즈의 감소에 따라 텅스텐막(45)의 두께 또한 감소하게 되고, 최소한의 두께로 유지한다면 그에 따른 저항 증가분은 거의 무시할 수 있으며, 본 발명에 의해 얻을 수 있는 효과에 비해 부수적인 것으로 치부할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 금속배선 형성시 텅스텐막의 에치백 공정을 생략하고 금속배선층과 텅스텐막 및 배리어막의 식각을 인시튜로 실시함으로써, 반도체 소자의 특성 향상 및 공정의 단순화를 동시에 기할 수 있는 탁월한 효과를 기대할 수 있다.

Claims (4)

  1. 반도체 소자 제조 방법에 있어서,
    기판 상의 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제1단계;
    상기 결과물의 타포로지를 따라 배리어막을 형성하는 제2단계;
    상기 배리어막 상에 텅스텐막을 형성하여 상기 콘택홀을 매립하는 제3단계;
    상기 텅스텐막 상에 금속배선층을 형성하는 제4단계; 및
    상기 금속배선층과 상기 텅스텐막 및 상기 배리어막을 공기 중 노출없이 선택적으로 식각하는 제5단계
    를 포함하여 이루어지는 인시튜 금속 식각을 이용한 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제5단계의 식각은, 건식식각인 것을 특징으로 하는 인시튜 금속 식각을 이용한 금속배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 식각은, SF6또는 BC13등의 가스를 이용하는 것을 특징으로 하는 인시튜 금속 식각을 이용한 금속배선 형성 방법.
  4. 제 2 항에 있어서,
    상기 식각은, 종말점 검출을 이용하는 것을 특징으로 하는 인시튜 금속 식각을 이용한 금속배선 형성 방법.
KR1020010037490A 2001-06-28 2001-06-28 인시튜 금속 식각을 이용한 금속배선 형성 방법 KR20030001125A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037490A KR20030001125A (ko) 2001-06-28 2001-06-28 인시튜 금속 식각을 이용한 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037490A KR20030001125A (ko) 2001-06-28 2001-06-28 인시튜 금속 식각을 이용한 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030001125A true KR20030001125A (ko) 2003-01-06

Family

ID=27711796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037490A KR20030001125A (ko) 2001-06-28 2001-06-28 인시튜 금속 식각을 이용한 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030001125A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645225B1 (ko) * 2004-12-23 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645225B1 (ko) * 2004-12-23 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자

Similar Documents

Publication Publication Date Title
US6951781B2 (en) Semiconductor device and method of manufacturing the same
US5773365A (en) Fabrication process of semiconductor device
KR19990083607A (ko) 다층배선구조를형성하는방법
KR20030001125A (ko) 인시튜 금속 식각을 이용한 금속배선 형성 방법
KR100323719B1 (ko) 반도체소자의 금속배선 및 그 제조방법
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
JP3087692B2 (ja) 半導体装置の製造方法
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100418920B1 (ko) 반도체소자의배선형성방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100267594B1 (ko) 반도체장치의 금속배선 형성방법
KR20010077133A (ko) 반도체 소자의 금속 배선 형성 방법
KR100790248B1 (ko) 반도체 소자 제조 방법
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100447982B1 (ko) 반도체소자의금속배선형성방법
KR20030015703A (ko) 다층 배선 절연막 구조체 및 그 형성 방법
KR20010064077A (ko) 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법
KR19990003883A (ko) 반도체 장치의 층간 절연막 형성방법
JPH04286324A (ja) 低抵抗コンタクト製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination