KR19990003883A - 반도체 장치의 층간 절연막 형성방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 반도체 제조 분야에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 다층 금속 배선 공정 진행중 와인 글래스형 비아홀 형성을 위한 습식 식각시에 식각 용액이 하부의 금속 배선으로 침입하는 것을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하고자 함.

3. 발명의 해결방법의 요지

본 발명은 종래의 제2 IMO을 질화막/산화막의 이중층으로 구성하거나, 막질이 치밀한 막 증착후 그 상부의 일부에 불순물 이온주입을 실시함으로써, 와인 글래스형 비아홀 습식 식각시 그 상부는 빠른 식각 속도를 나타내고, 그 하부는 느린 식각 속도를 나타내도록 함.

4. 발명의 중요한 용도

반도체 장치의 다층 금속 배선 공정에 이용됨

Description

반도체 장치의 층간 절연막 형성방법

본 발명은 반도체 제조 분야에 관한 것으로, 특히 다층 금속 배선 공정시 금속 층간의 절연을 위한 층간 절연막 형성방법에 관한 것이다.

반도체 장치의 고집적화에 따라 비아홀의 크기가 점점 감소하게 되고, 이에 따라 금속층의 단차 피복성을 확보하기 위하여 와인 글래스(wine glass)형 비아홀은 일반적으로 사용되고 있다.

도 1은 종래 기술에 따른 다층 금속 배선 공정중 와인 글래스형 비아홀 형성을 위한 습식식각 공정시 발생하는 문제점을 도시한 것이다.

우선, 도면 부호 10은 하부층, 11은 금속 배선, 12는 제1 IMO, 13은 SOG막, 14는 제2 IMO를 각각 나타낸 것이다.

종래의 다층 금속 배선 공정에서 층간 절연막은 제1 IMO(InterMetallic Oxide, 12)/SOG막(13)/제2 IMO(14)의 적층 구조로 형성된다.

그런데, 실제로 공정을 진행하다 보면 도시된 바와 같이 웨이퍼 상의 단차로 인하여 제2 IMO(14)가 정상적인 두께보다 얇게 증착되는 경우가 종종 발생한다.

이 경우, 도시된 바와 같이 와인 글래스형 비아홀 형성을 위한 습식 식각시에 식각 용액이 금속 배선(11)에 닿게 되어 금속 배선(11)을 녹이게 되고, 심할 경우 제2 IMO(14)와 SOG막(13)의 계면으로 식각 용액이 흘러 들어가 인접하는 금속 배선을 녹임으로써 금속 배선 간의 브릿지(bridge)를 유발하는 문제점이 있었다.

본 발명은 다층 금속 배선 공정 진행중 와인 글래스형 비아홀 형성을 위한 습식 식각시에 식각 용액이 하부의 금속 배선으로 침입하는 것을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따라 형성된 반도체 장치의 금속 층간 절연막 습식 식각 공정후의 단면도.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 장치의 금속 층간 절연막 형성 공정도.

도 3은 본 발명의 다른 실시예에 따라 형성된 반도체 장치의 금속층간 절연막의 단면도.

* 도면의 주요부분에 대한 부호의 설명

20 : 하부층 21 : 하부 금속 배선

22 : IMO 23 : SOG막

24 : 질화막 25 : 마스크

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 층간 절연막 형성방법은 소정의 하부층 상부에 형성된 금속 배선을 덮는 제1 및 제2 층간 절연막을 차례로 형성하는 단계, 전체구조 제3 층간 절연막을 형성하는 단계 및 상기 제3 층간 절연막 상부의 일부에 불순물을 이온주입하는 단계를 포함하여 이루어진다.

또한, 본 발명의 반도체 장치의 층간 절연막 형성방법은 소정의 하부층 상부에 형성된 금속 배선을 덮는 제1 및 제2 층간 절연막을 차례로 형성하는 단계, 전체구조 상부에 질화막을 형성하는 단계 및 상기 질화막 상부에 제3 층간 절연막을 형성하는 단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상술한다.

먼저, 도 2a에 도시된 바와 같이 실리콘 기판 상에 소정의 하부층(20)을 형성하고, 그 상부에 하부 금속 배선(21)을 형성한다. 계속하여, 전체구조 상부에 IMO(22) 및 SOG막(23)을 종래 방법을 사용하여 형성한다.

다음으로, 도 2b에 도시된 바와 같이 전체구조 상부에 질화막(24)을 증착한다. 이때, 막내 결정 결합이 치밀한 막이면, 질화막(24)을 대신하여 사용할 수 있다. 계속하여, 비교적 입자 크기가 큰 불순물을 적당한 깊이만큼 이온주입함으로써 질화막(24)의 상부 결정 구조를 약화시킨다. 도면 상에 불순물이 도핑된 부분을 점선으로 표시하였으며, 이 부분에서는 식각 속도가 빨라지게 된다.

이후, 도 2c에 도시된 바와 같이 비아홀 형성용 마스크(25)를 사용하여 와인 글래스형 비아홀 형성을 위한 습식 식각을 진행한다. 이때, 질화막(24)의 하부는 그 상부에 비해 식각 속도가 현저히 느리기 때문에 다소 얇게 형성되더라도 하부 금속 배선(21)이 식각 용액에 노출되는 것을 방지할 수 있다.

첨부된 도면 도 3은 본 발명의 다른 실시예에 따라 형성된 층간 절연막의 단면도를 나타낸 것으로, 도면 부호 30은 하부층, 31은 하부 금속 배선, 32는 IMO, 33은 SOG막, 34는 질화막, 35는 산화막을 각각 나타낸 것이다.

도시된 바와 같이 본 발명의 다른 실시예는 종래의 제2 IMO를 질화막(34)/산화막(35)의 이중층으로 형성하는 것이다.

이렇게 함으로서 본 발명의 일실시예에서와 같은 효과를 얻을 수 있다.

상기와 같은 실시예에 나타난 바와 같이 본 발명은 공정수를 크게 증가시키지 않으면서, 다층 금속 배선 공정 진행중 와인 글래스형 비아홀 형성을 위한 습식 식각시에 식각 용액이 하부의 금속 배선으로 침입하는 것을 방지할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 본 발명은 공정수를 크게 증가시키지 않으면서, 다층 금속 배선 공정 진행중 와인 글래스형 비아홀 형성을 위한 습식 식각시에 식각 용액이 하부의 금속 배선으로 침입하는 것을 방지할 수 있으며, 이로 인하여 금속 배선 간의 브릿지를 방지함으로써 반도체 장치의 신뢰도 및 수율 향상을 기대할 수 있다.

Claims (5)

1. 소정의 하부층 상부에 형성된 금속 배선을 덮는 제1 및 제2 층간 절연막을 차례로 형성하는 단계, 전체구조 제3 층간 절연막을 형성하는 단계 및 상기 제3 층간 절연막 상부의 일부에 불순물을 이온주입하는 단계를 포함하여 이루어진 반도체 장치의 층간 절연막 형성방법.
2. 제 1 항에 있어서, 상기 제3 층간 절연막이 질화막인 반도체 장치의 층간 절연막 형성방법.
3. 소정의 하부층 상부에 형성된 금속 배선을 덮는 제1 및 제2 층간 절연막을 차례로 형성하는 단계, 전체구조 상부에 질화막을 형성하는 단계 및 상기 질화막 상부에 제3 층간 절연막을 형성하는 단계를 포함하여 이루어진 반도체 장치의 층간 절연막 형성방법.
4. 제 3 항에 있어서, 상기 제1 및 제2 층간 절연막이 각각 산화막 및 스핀 온 글래스막인 반도체 장치의 층간 절연막 형성방법.
5. 제 3 항 또는 제 4 항에 있어서, 상기 제3 층간 절연막이 산화막인 반도체 장치의 층간 절연막 형성방법.