KR200268331Y1 - 저응력 칩 패키지 - Google Patents

저응력 칩 패키지 Download PDF

Info

Publication number
KR200268331Y1
KR200268331Y1 KR2020010032506U KR20010032506U KR200268331Y1 KR 200268331 Y1 KR200268331 Y1 KR 200268331Y1 KR 2020010032506 U KR2020010032506 U KR 2020010032506U KR 20010032506 U KR20010032506 U KR 20010032506U KR 200268331 Y1 KR200268331 Y1 KR 200268331Y1
Authority
KR
South Korea
Prior art keywords
container
chip
mounting plate
chamber
low stress
Prior art date
Application number
KR2020010032506U
Other languages
English (en)
Inventor
우쳉-치아오
Original Assignee
타이완 일렉트로닉 패키징 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 일렉트로닉 패키징 컴퍼니 리미티드 filed Critical 타이완 일렉트로닉 패키징 컴퍼니 리미티드
Priority to KR2020010032506U priority Critical patent/KR200268331Y1/ko
Application granted granted Critical
Publication of KR200268331Y1 publication Critical patent/KR200268331Y1/ko

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 고안은 저응력 칩 패키지에 관한 것으로서, 컨테이너, 상기 컨테이너에 고착되며 이 컨테이너와 함께 개구가 위로 향하는 체임버를 형성하는 탑재판(搭載板), 상기 탑재판에 고착되며 다수 리드선을 통해 상기 컨테이너와 전기적으로 연결되며 상기 탑재판의 열팽창계수와 근사한 열팽창계수를 구비한 칩 및 상기 컨테이너 상에 설치되어 상기 체임버의 개구를 덮음으로써 체임버 내에 설치된 칩이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지하는 커버를 포함한다.

Description

저응력 칩 패키지 {IC CHIP PACKAGE WITH LOW PACKAGING STRESS}
본 고안은 칩 패키지에 관한 것으로, 특히 저응력 칩 패키지에 관한 것이다.
도 1은 종래의 칩 패키지 구조를 나타내는 단면도다. 도시한 바와 같이, 종래의 칩 패키지(1)는 상부면(2a)과 저면(2b)을 포함하며 이 상부면(2a)으로부터 아래쪽으로 오목하게 들어감으로써 개구가 위로 향하는 체임버(2c)를 형성하는 컨테이너(2), 컨테이너(2) 체임버(2c) 밑 부분(2d)에 설치되며 다수 리드선(4)을 통해 전기적으로 컨테이너(2)와 연결함으로써 이 컨테이너(2)를 통해 외부와 전기적으로 연결되는 집적회로 칩(3) 및 컨테이너(2) 상면(2a)에 설치되어 상기 체임버(2c)의 개구를 덮음으로써 칩(3)이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지하는 커버(5)를 포함한다.
컨테이너(2)는 일반적으로 플라스틱, 유리섬유 또는 세라믹 등의 재질로 구성되고, 칩(3)은 실리콘으로 구성된다. 그러나, 이 두 가지 물질의 재질은 동일하지 않으므로, 컨테이너(2)의 열팽창계수(19×10-6)는 칩(3)의 열팽창계수(4×10-6)보다 훨씬 크기 때문에 상기 패키지(1)를 압축하거나 작동할 때에는 컨테이너(2)가 주변 온도 변화의 영향을 받기 쉬워 이 칩 패키지(1)에는 열에 의한 팽창 또는 수축 현상이 발생된다. 컨테이너(2)의 열팽창계수는 칩(3)의 열팽창계수보다 4배나 크므로, 바이메탈과 같이 휘어지는 현상 또는 변형이 발생되고, 칩(3)에 응력이 전달되어 칩(3)은 과다한 응력 또는 불균형적인 힘으로 인하여 휘거나 파열되는 현상이 발생할 수 있다.
상기와 같은 문제점들을 해결하기 위하여, 본 고안자는 세밀한 검토와 다년간 칩 패키지 제조와 연구 사업에 종사한 경험을 토대로 본 고안을 제출하게 되었다.
본 고안은 칩이 받는 응력을 낮추거나 힘을 균일하게 받게 함으로써 칩이 파손되는 것을 방지할 수 있는 저응력 칩 패키지를 제공하는데 그 주요목적이 있다.
상기와 같은 목적을 달성하기 위한 본 고안에 따른 저응력 칩 패키지는 컨테이너, 상기 컨테이너에 고착되며 이 컨테이너와 함께 개구가 위로 향하는 체임버를 형성하는 탑재판, 상기 탑재판에 고착되며 다수 리드선을 통해 상기 컨테이너와 전기적으로 연결되며 상기 탑재판의 열팽창계수와 근사한 열팽창계수를 구비한 칩 및 상기 컨테이너 상에 설치되어 상기 체임버의 개구를 덮음으로써 체임버 내에 설치된 칩이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지하는 커버를 포함한다.
본 발명의 구조와 특징에 대하여 더욱 상세한 이해를 돕기 위하여, 아래에 도면과 함께 바람직한 실시예를 상세히 설명한다.
도 1은 종래의 칩 패키지 구조를 나타내는 단면도.
도 2는 본 고안의 제1실시예에 따른 단면도.
도 3은 본 고안의 제2실시예에 따른 단면도.
도 4는 본 고안의 제3실시예에 따른 단면도.
도 5는 본 고안의 제4실시예에 따른 단면도.
도 2는 본 고안의 제1 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제1 실시예에 따른 저응력 칩 패키지(10)는 컨테이너(20), 탑재판(30), 칩(40), 다수의 리드선(50) 및 커버(60)를 포함한다.
컨테이너(20)는 플라스틱, 강화플라스틱, 유리섬유 또는 세라믹 등의 재질로 구성된 인쇄회로기판(Printed Circuit Board)이다. 컨테이너(20)는 상부면(21)과 이 상부면(21)의 반대쪽에 위치한 저면(22)을 포함하며, 상부면(21)으로부터 아래쪽으로 오목하게 들어감으로써 개구가 위로 향하는 체임버(23)를 형성하고, 이 체임버(23)에는 저부(231)가 형성되어 있으며, 이 저부(231)에는 소정의 수와 형태로 된 전기회로가 형성된다(도시 생략).
탑재판(30)은 판상체(板狀體)이고 접착 물질(31)을 통해 체임버(23) 저부(231)에 고착되며, 탑재판(30)과 저부(231) 사이의 접착 면적은 탑재판(30)을 저부(231)에 고정하여 지탱할 수 있는 정도의 최소한의 면적이며, 접착 물질(31)을 탑재판(30)의 주변까지 도포하지 않는 것을 원칙으로 하며, 탑재판(30)은 칩(40)의열팽창계수와 근사한 재질로 구성된다(예를 들면 Alloy 42 또는 실리콘).
칩(40)은 실리콘(Si)으로 구성되며, 에폭시수지, 실리콘수지, 저용해점 유리 또는 양면 테이프 등의 접착 물질(도시 생략) 중 하나를 통해 직접 탑재판(30)에 고착되며, 칩(40)의 표면에는 다수의 납땜 패드가 형성되어 있다(도시 생략).
리드선(50)은 금 또는 알루미늄 등 도전성 금속 재질로 구성되며, 타선기술(打線技術)을 이용하여 이 리드선(50)의 일단을 칩(40) 상의 납땜 패드에 연결한 다음, 다른 일단을 컨테이너(20) 저부(231) 상의 전기회로에 전기적으로 연결시킴으로써 컨테이너(20)를 외부와 연결하는 매체로 한다.
커버(60)는 비투광성 플라스틱, 금속, 투명한 유리 또는 플라스틱 재질로 구성된 판상체이며, 상부(61)와 이 상부(61) 반대쪽의 하부(62)를 포함한다. 하부(62)는 접착 물질(63)을 통해 컨테이너(20) 상부면(21)에 고착되어 체임버(23)의 개구를 덮음으로써 체임버(23) 내에 설치된 칩(40)이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지한다.
여기에서 특별히 지적해야 할 것은, 칩(40)은 열팽창계수가 약 4×10-6인 실리콘으로 구성되었으며, 이 칩(40)과 직접 접착된 탑재판(30)의 열팽창계수는 이 칩(40)의 열팽창계수와 매우 근사하므로 탑재판(30)이 휘거나 변형되는 확률을 대폭 낮출 수 있을 뿐만 아니라, 탑재판(30)이 칩(40)에 과다한 응력을 가하거나 불균형적인 응력을 가하여 칩(40)을 파손시키는 것을 방지할 수 있다. 이로 인해, 칩(40)은 탑재판(30)이 휘거나 변형되는 것으로 인하여 파손되는 것을 방지할 수있다. 또한, 탑재판(30)과 컨테이너(20) 사이의 접착 면적이 축소되었으므로 컨테이너(20)가 탑재판(30)에 대해 휘어지는 현상을 발생시키거나 과다한 응력을 주는 것을 감소시킬 수 있다.
또한, 컨테이너(20)는 칩(40)과 직접 접착하는 것이 아니므로 가격이 비교적 저렴한 플라스틱 또는 세라믹 등의 재질로 제조할 수 있어 패키지(10)의 제조원가를 절감할 수 있다.
패키지(10)를 사용 할 때에는 납땜 또는 기타 전기적 연결 방식으로 컨테이너(20)를 전자 부품이 장착된 인쇄회로기판(도시 생략)에 연결하면 된다.
도 3은 본 고안의 제2 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제2 실시예에 따른 저응력 칩 패키지(70)는 마찬가지로 컨테이너(71), 탑재판(72), 칩(73), 다수의 리드선(74) 및 커버(75)를 포함하며, 상기 실시예와 상이한 점은 다음과 같다.
컨테이너(71)에는 체임버(713) 저부(714)에서 저면(712)을 관통하는 구멍(715)이 형성되어 있고, 이 컨테이너(71)의 상면부(711)에는 소정의 수와 형태의 전기 회로가 형성되어 있다(도시 생략).
탑재판(72)은 접착 물질(721)을 통하여 한 면의 가장자리 부분에서 체임버(713) 저부(714)에 형성된 구멍(715) 주변에 고착된다.
그리고, 칩(73)은 탑재판(72)의 다른 한 면에 접착되며, 리드선(74) 등으로 각각 상기 컨테이너(71) 저부(714)와 상면부(711)에 전기적으로 연결된다.
도 4는 본 고안의 제3 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제3 실시예에 따른 저응력 칩 패키지(80)는 마찬가지로 컨테이너(81), 탑재판(82), 칩(83), 다수의 리드선(84) 및 커버(85)를 포함하며, 상기 실시예와 상이한 점은 다음과 같다.
컨테이너(81)는 중공(中空)인 케이스이며, 중공 부분에 내벽면(內壁面)(813)을 형성한다.
탑재판(82)은 측변(821)이 컨테이너(81)의 한 내벽면(813)에 접착하여, 원래의 중공 부분을 봉합하여 개구가 위로 향하는 체임버(814)를 형성한다. 또한, 컨테이너(81)의 상면부(811)에는 다수의 납땜 패드(도시 생략)를 형성하고, 리드선(84) 등으로 칩(83) 상에 형성된 납땜 패드(도시 생략)와 연결시킨 다음, 수평에 가깝게 신장하는 방식으로 상면부(811) 상에 형성된 납땜 패드와 연결시킨다. 컨테이너(81)의 납땜 패드 근처에는 여러 개의 상면부(811)와 저부(812)를 관통하는 관통 구멍(815)을 형성하여 납땜 또는 기타 연결 부재가 이 관통 구멍(815) 내에 위치하도록 하여 외부 전기회로기판(도시 생략)과 전기적으로 연결할 수 있도록 한다.
도 5는 본 고안의 제4 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제4 실시예에 따른 저응력 칩 패키지(90)는 마찬가지로 컨테이너(91), 탑재판(92), 칩(93), 다수의 리드선(94) 및 커버(95)를 포함하며, 상기 실시예와의 상이한 점은 다음과 같다.
커버(95)는 비투광성 플라스틱 또는 금속으로 구성된 판상체이고, 구멍(951)이 형성되어 있다. 이 구멍(951)은 칩(93)과 대응되는 곳에 위치하며, 내부에는적어도 한 개의 렌즈(952)가 설치되어 있어 외부 광선이 이 렌즈(952)를 통과하여 칩(93)에 조사(照射)되도록 한다.
사용 시에는 납땜 또는 기타 전기적 연결 방식으로 컨테이너(91)를 외부 전기회로기판과 전기적으로 연결시키면 된다.
상술한 바와 같이, 본 고안에 따른 저응력 칩 패키지는 칩에 대한 응력을 확실하게 낮출 수 있으므로 진보성과 실용성을 구비하였으며 편리하게 사용할 수 있다. 또한, 본 발명은 출원 전에 동일한 제품 또는 어떠한 간행물에서도 발견한 바가 없으므로 특허 요건을 구비했다고 사료되는 바 발명인의 이익을 보장받기 위하여 법에 의거하여 출원한다.
본 고안에 의해 칩이 받는 응력을 낮추거나 힘을 균일하게 받게 함으로써 칩이 파손되는 것을 방지할 수 있는 저응력 칩 패키지가 제공된다.

Claims (10)

  1. 컨테이너,
    상기 컨테이너에 고착되며 상기 컨테이너와 함께 개구가 위로 향하는 체임버를 형성하는 탑재판,
    상기 탑재판에 고착되며 다수의 리드선을 통해 상기 컨테이너와 전기적으로 연결되며 상기 탑재판의 열팽창계수와 근사한 열팽창계수를 구비한 칩, 및
    상기 컨테이너 상에 설치되어 상기 체임버의 개구를 덮음으로서 상기 체임버 내에 설치된 칩이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지하는 커버
    를 포함하는 저응력 칩 패키지.
  2. 제1항에 있어서,
    상기 탑재판은 상기 칩과 같은 재질로 구성되는 것을 특징으로 하는 저응력 칩 패키지.
  3. 제1항에 있어서,
    상기 탑재판은 얼로이 42(Alloy 42)로 구성되는 것을 특징으로 하는 저응력 칩 패키지.
  4. 제1항에 있어서,
    상기 컨테이너는 플라스틱, 강화플라스틱, 유리섬유 또는 세라믹 등의 재질로 구성될 수 있는 것을 특징으로 하는 저응력 칩 패키지.
  5. 제1항에 있어서,
    상기 컨테이너는 상부면과 저면을 포함하며, 상기 상부면으로부터 아래쪽으로 오목하게 들어감으로써 체임버를 형성하고, 상기 체임버에는 저부가 형성되어 있으며, 상기 탑재판은 상기 저부에 접착되는 것을 특징으로 하는 저응력 칩 패키지.
  6. 제5항에 있어서,
    상기 컨테이너의 상부면에는 다수의 용접부가 형성되어 있으며, 상기 리드선을 통해 상기 칩과 전기적으로 연결되는 것을 특징으로 하는 저응력 칩 패키지.
  7. 제1항에 있어서,
    상기 컨테이너는 중공인 케이싱이고, 내벽면을 형성하고 있으며, 상기 탑재판은 측변이 상기 컨테이너의 내벽면에 접착하여 상기 컨테이너와 탑재판 사이에 체임버를 형성하여 상기 칩을 설치하도록 하는 것을 특징으로 하는 저응력 칩 패키지.
  8. 제1항에 있어서,
    상기 컨테이너는 상부면과 저면을 포함하며, 상기 상부면으로부터 아래쪽으로 오목하게 들어감으로써 체임버를 형성하고, 상기 체임버에는 저부가 형성되어 있으며, 상기 저부와 상면부 사이에는 구멍을 형성하며, 상기 탑재판은 상기 구멍 주변에 접착되는 것을 특징으로 하는 저응력 칩 패키지.
  9. 제1항에 있어서,
    상기 커버는 비투광성 플라스틱 또는 금속으로 구성된 판상체이며, 구멍이 형성되어 있고, 상기 구멍은 상기 칩과 대응되는 곳에 위치하며, 내부에는 적어도 한 개의 렌즈가 설치되어 있어 외부 광선이 이 렌즈를 통과하여 상기 칩에 조사되도록 하는 것을 특징으로 하는 저응력 칩 패키지.
  10. 제1항에 있어서,
    상기 탑재판과 상기 컨테이너 사이의 접착 면적은 상기 탑재판을 상기 컨테이너에 고정하고 지탱할 수 있는 정도의 최소한의 면적이고, 상기 탑재판의 주변에 접착되지 않도록 하는 것을 원칙으로 하는 것을 특징으로 하는 저응력 칩 패키지.
KR2020010032506U 2001-10-24 2001-10-24 저응력 칩 패키지 KR200268331Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020010032506U KR200268331Y1 (ko) 2001-10-24 2001-10-24 저응력 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020010032506U KR200268331Y1 (ko) 2001-10-24 2001-10-24 저응력 칩 패키지

Publications (1)

Publication Number Publication Date
KR200268331Y1 true KR200268331Y1 (ko) 2002-03-16

Family

ID=73082766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020010032506U KR200268331Y1 (ko) 2001-10-24 2001-10-24 저응력 칩 패키지

Country Status (1)

Country Link
KR (1) KR200268331Y1 (ko)

Similar Documents

Publication Publication Date Title
KR101386846B1 (ko) 파워 표면 마운트 발광 다이 패키지
US6586824B1 (en) Reduced thickness packaged electronic device
US5521429A (en) Surface-mount flat package semiconductor device
US6635953B2 (en) IC chip package
US7571647B2 (en) Package structure for an acceleration sensor
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
US7199400B2 (en) Semiconductor package
KR970067781A (ko) 반도체 장치와 그의 제조방법 및 집합형 반도체 장치
GB2274352A (en) Electronic device packaging assembly
EP0582705A1 (en) Molded ring integrated circuit package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7417327B2 (en) IC chip package with cover
US7365421B2 (en) IC chip package with isolated vias
JP2003152123A (ja) 半導体装置
KR200268331Y1 (ko) 저응력 칩 패키지
JPH11126865A (ja) 半導体素子および製造方法
US6984896B2 (en) IC chip package
KR200268332Y1 (ko) 저응력 칩 패키지
JP2668995B2 (ja) 半導体装置
JPH0745751A (ja) 回路素子の封止構造
JP2712967B2 (ja) 半導体装置
JP2737332B2 (ja) 集積回路装置
JP2906673B2 (ja) 半導体装置
JP2002043470A (ja) 電子制御ユニット
JPS59189659A (ja) 半導体装置

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

EXPY Expiration of term