KR20020096539A - 반도체 메모리 장치의 리드/라이트 장치 - Google Patents

반도체 메모리 장치의 리드/라이트 장치 Download PDF

Info

Publication number
KR20020096539A
KR20020096539A KR1020010035099A KR20010035099A KR20020096539A KR 20020096539 A KR20020096539 A KR 20020096539A KR 1020010035099 A KR1020010035099 A KR 1020010035099A KR 20010035099 A KR20010035099 A KR 20010035099A KR 20020096539 A KR20020096539 A KR 20020096539A
Authority
KR
South Korea
Prior art keywords
data
input
read
output
write
Prior art date
Application number
KR1020010035099A
Other languages
English (en)
Inventor
나원균
이정배
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010035099A priority Critical patent/KR20020096539A/ko
Publication of KR20020096539A publication Critical patent/KR20020096539A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

본 발명은 반도체 메모리 장치의 리드/라이트 장치에 관한 것으로, 좀더 상세하게는, 반도체 메모리의 메모리 셀에 데이터를 리드/라이트하는 장치에 있어서, 출력 버퍼 및 출력 멀티플렉서로 이루어진 데이터 출력부와, 입력 버퍼 및 입력 멀티플렉서로 이루어진 데이터 입력부와, 리드/라이트 동작에 따라 리드 제어 신호 및 라이트 제어 신호를 인가받아 데이터를 드라이브하는 양방향 제어 드라이버 및 입력되는 스몰 스윙 데이터를 풀 스윙으로 증폭하여 인가되는 리드 펄스 신호 및 라이트 펄스 신호에 응답하여 출력하는 양방향 입출력 센스 앰프로 구성되는 반도체 메모리 장치의 리드/라이트 장치에 관한 것이다.
본 발명에 따르면, 반도체 메모리 장치의 리드 동작뿐만 아니라 라이트 동작에서도 양방향 입출력 센스 앰프를 이용하여 데이터의 증폭이 가능하므로 라이트 동작에서 데이터를 스몰 스윙시킬 수 있어, 반도체 메모리 장치의 리드/라이트 동작 시에 풀 스윙으로 인하여 발생하는 과다한 전류 소모 및 커플링 현상에 의한 데이터 전송 스피드의 저하 등을 막을 수 있는 장점이 있는 유용한 발명이다.

Description

반도체 메모리 장치의 리드/라이트 장치 {Apparatus for Read/Write of Semiconductor Memory Device}
본 발명은 반도체 메모리 장치의 리드 동작뿐만 아니라 라이트 동작에서도 양방향 입출력 센스 앰프를 이용하여 데이터의 증폭이 가능하여 라이트 동작에서 데이터를 스몰 스윙시킬 수 있는 반도체 메모리 장치의 리드/라이트 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치는 복수개의 워드라인(Word Line) 및 비트라인(Bit Line)사이에 연결되어 데이터를 저장하는 메모리 셀들의 배열로 구성되는 메모리 셀 어레이와 그 주변 장치들로 구성되어, 메모리 셀 어레이로부터 데이터를 리드(Read) 또는 라이트(Write)한다.
도 1은 종래의 반도체 메모리 장치의 리드 및 라이트 장치를 설명하기 위한 블록도이다.
도시된 바와 같이, 종래의 반도체 메모리 장치는 메모리 셀 어레이(10)와, 메모리 셀 어레이(10)에 데이터를 라이트하기 위한 입출력 드라이버(20)와, 메모리 셀 어레이(10)에 데이터를 리드하기 위한 증폭 기능을 수행하는 센스 앰프(30)와,리드 또는 라이트 제어 신호에 따라 데이터를 입출력 드라이버(20) 및 출력 멀티플렉서(50)로 유도하는 양방향 드라이브(40)와, 입력 멀티플렉서(60)와, 출력 멀티플렉서(50)와, 입력 버퍼(80) 및 출력 버퍼(70)로 구성된다.
이때, 메모리 셀 어레이(10)와 입출력 드라이버(20) 및 센스 앰프(30)는 입출력 라인(1)을 통하여 연결되며, 양방향 드라이버(40)와 입출력 드라이버(20) 및 센스 앰프(30)는 제 1 데이터 라인(2)으로 연결되고, 양방향 드라이버(40)와 입력 멀티플렉서(60) 및 출력 멀티플렉서(50)는 제 2 데이터 라인(3)을 통하여 연결되게 된다.
도 2는 이러한 종래의 반도체 메모리 장치의 리드 동작을 설명하기 위한 타이밍도로서, 외부 클럭 및 내부 클럭이 인가되고 칼럼 선택 신호가 각각 인가되면 칼럼 선택 스위치(미도시)가 활성화되어 메모리 셀의 데이터가 입출력 라인(1)에 전송되면서 입출력 라인(1)이 스몰 스윙(Small Swing)된다.
이어서, 센스 앰프(30)는 입력되는 리드 펄스 신호에 대응하여 스몰 스윙된 데이터를 증폭시켜 풀 스윙(Full Swing)시켜 제 1 데이터 라인(2)을 통하여 양방향 드라이브(40)로 전송한다.
양방향 드라이버(40)는 리드 제어 신호를 인가받아 제 2 데이터 라인(3)을 통하여 데이터를 출력 멀티플렉서(50)로 전송하고, 출력 멀티플렉서는 전송된 데이터를 다중화하여 출력 버퍼(70)로 전송하게 된다.
이와 같이, 반도체 메모리 장치의 리드 동작 과정에 메모리 셀로부터 나오는 데이터를 스몰 스윙한 뒤, 센스 앰프를 통하여 풀 스윙으로 증폭하는 과정을 거친다.
도 3은 종래의 반도체 메모리 장치의 라이트 동작 과정을 설명하기 위한 타이밍도로서, 메모리 셀에 데이터를 라이트하기 위해서는 내부 및 외부 클럭이 인가되면 외부로부터 입력된 데이터를 입력 버퍼(80)를 통하여 버퍼링한 뒤, 입력 멀티플렉서(60)를 통하여 제 2 데이터 라인(3)에 풀 스윙한다.
양방향 드라이버(40)는 인가되는 라이트 제어 신호에 따라 제 2 데이터 라인(3)으로부터 전송되는 데이터를 제 1 데이터 라인(2)을 통하여 입출력 드라이버(20)전송한다.
이어서, 입출력 드라이버(20)는 인가되는 라이트 펄스 신호에 응답하여 데이터를 입출력 라인(1)으로 전송하여 메모리 셀 어레이(10)의 해당 메모리 셀에 저장한다.
상술한 바와 같이, 종래의 반도체 메모리 장치에서는 메모리 셀에서 데이터를 리드할 때 입출력 라인(1)을 스몰 스윙시킨 후, 센스 앰프(30)로 증폭하여 풀 스윙시켜 이를 리드 제어 신호에 따라 샘플링하여 출력 멀티플렉서(50)로 유도한다.
반면에, 메모리 셀에서 데이터를 라이트할 때는 입출력 라인(1)을 비롯한 데이터 라인(1, 2, 3)들이 모두 풀 스윙됨을 알 수 있다.
그런데, 이처럼 데이터 라인(1, 2, 3)들이 풀 스윙시키게 되면, 전류가 과다하게 흐르게 되고 이는 곧 반도체 메모리 장치의 특성으로 연결된다.
예를 들어, ×4 장치의 경우는 그 입출력 수가 적어 과다 전류의 문제가 크지는 않겠지만 ×8 장치의 경우에는 데이터 라인의 개수가 ×4 의 두배가 되며, ×16, ×32 등 그 입출력 수가 증가할 수록 데이터 라인의 수가 더욱 많아져 데이터 라이트 시에 막대한 전류의 소모가 발생하는 문제점이 있다.
또한, SDR(Single Data Rate) 메모리와 비교할 때 2비트 프리패치(Prefetch)하는 DDR(Double Data Rate) 메모리는 풀 스윙하는 데이터 라인이 SDR 메모리의 두배가 되어 4비트 프리패치 메모리의 경우 데이터 라인의 개수가 SDR 메모리의 4배가되어 전류 소모가 매우 커진다.
뿐만 아니라, 레이아웃(Layout) 관점에서는 여러 개의 데이터 라인들을 통하여 고 전류의 데이터가 지나갈 때마다, 하나 또는 그 이상의 데이터 위상이 다른 데이터 라인으로 인하여 커플링(Coupling)효과에 의한 데이터 스피드의 저하가 일어나는 문제점이 있다.
또한, 반도체 메모리가 대용량화되고 사이즈도 커짐에 따라서 데이터가 지나가는 경로가 매우 길어지게 되며, 이에 따라서 데이터 라인 자체의 기생 커패시턴스(Parasitic Capacitance) 및 기생 레지스턴스(Parasitic Resistance)가 증가하여 데이터 라인을 통하여 데이터를 전송하기 위해서는 사이즈가 큰 드라이버로 데이터를 구동해야 하며, 데이터 라인 자체의 로딩이 클 경우 데이터 전송 시간이 길어짐으로써, 반도체 메모리 장치의 스피드 저하를 가져오게 되는 문제점이 발생한다.
본 발명은 이러한 문제점들을 해결하기 위하여 창안된 것으로, 반도체 메모리 장치의 리드 동작뿐만 아니라 라이트 동작에서도 스몰 스윙 신호의 증폭이 가능한 양방향 입출력 센스 앰프 및 양방향 제어 드라이버 포함하는 리드/라이트 장치를 제공하여, 라이트 동작에서 데이터를 스몰 스윙시킴으로써 반도체 메모리 장치의 리드/라이트 동작 시에 풀 스윙으로 인하여 발생하는 과다한 전류 소모 및 커플링 현상에 의한 데이터 전송 스피드의 저하 등을 방지하는데 그 목적이 있다.
도 1은 종래의 반도체 메모리 장치의 리드 및 라이트 장치를 설명하기 위한 블록도이다.
도 2는 이러한 종래의 반도체 메모리 장치의 리드 동작을 설명하기 위한 타이밍도이다.
도 3은 종래의 반도체 메모리 장치의 라이트 동작 과정을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 리드/라이트 장치를 설명하기 위한 블록도이다.
도 5는 본 발명은 바람직한 실시예에 따른 양방향 입출력 센스 앰프의 구성을 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호 설명>
1 : 입출력 라인2 : 제 1 데이터 라인
3 : 제 2 데이터 라인10 : 메모리 셀 어레이
50 : 출력 멀티플렉서60 : 입력 멀티플렉서
70 : 출력 버퍼80 : 입력 버퍼
100 : 양방향 입출력 센스 앰프200 : 양방향 제어 드라이버
300 : 데이터 출력부400 : 데이터 입력부
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리의 리드 라이트 장치는, 반도체 메모리 장치의 메모리 셀에 데이터를 리드/라이트 하는 장치에 있어서, 출력 버퍼 및 출력 멀티플렉서로 이루어진 데이터 출력부와; 입력 버퍼 및 입력 멀티플렉서로 이루어진 데이터 입력부와; 리드 제어 신호 및 라이트 제어 신호를 인가받고, 리드 제어 신호가 인가되면 인가된 리드 제어 신호에 응답하여 입력된 데이터를 데이터 출력부로 전송하고, 라이트 제어 신호가 인가되었을 경우 인가된 라이트 제어 신호에 응답하여 데이터 입력부를 통하여 입력된 데이터를 스몰 스윙하여 출력하는 양방향 제어 드라이버와; 리드 펄스 신호 및 라이트 펄스 신호를 인가받고, 리드 펄스 신호가 인가되면 인가된 리드 펄스 신호에 응답하여 메모리 셀로부터 전송되는 스몰 스윙된 데이터를 증폭하여 풀 스윙시켜 양방향 드라이버에 전송하고, 라이트 펄스 신호가 인가되면 라이트 펄스 신호에 응답하여 양방향 제어 드라이버에서 출력되는 스몰 스윙 데이터를 증폭하여 메모리 셀로 전송하는 양방향 입출력 센스 앰프로 구성된다.
이하, 본 발명이 속하는 분야에 통상의 지식을 지닌자가 본 발명을 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
또한, 이해의 편의를 위하여 비록 다른 도면에 속하더라도 동일한 구성 요소에는 동일한 부호를 부여하였다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 리드/라이트 장치를 설명하기 위한 블록도이다.
도시된 바와 같이, 반도체 메모리 장치의 메모리 셀 어레이(10)의 메모리 셀에 데이터를 기록하거나 재생시키기 위한 리드/라이트 장치는, 출력 버퍼(70) 및 출력 멀티플렉서(50)로 이루어진 데이터 출력부(300)와, 입력 버퍼(80) 및 입력 멀티플렉서(60)로 이루어진 데이터 입력부(400)와, 양방향 제어 드라이버(200) 및 양방향 입출력 센스 앰프(100)로 구성된다.
이때, 데이터 입력부(400) 및 데이터 출력부(300)와 양방향 제어 드라이버(200)는 제 2 데이터 라인(3)으로 연결되며, 양방향 제어 드라이버(200)와 양방향 입출력 센스 앰프(100)는 제 1 데이터 라인(2)으로 연결되고, 메모리 셀이 속하는 메모리 셀 어레이(10)와 양방향 입출력 센스 앰프(100)는 입출력 라인(1)을 통하여 연결되게 된다.
양방향 제어 드라이버(200)는 반도체 메모리 장치의 리드와 라이트 동작에 따라 리드 제어 신호 및 라이트 제어 신호를 인가받고 데이터를 드라이브한다.
만약, 양방향 제어 드라이버(200)에 리드 제어 신호가 인가될 경우, 양방향입출력 센스 앰프(100)로부터 전송된 데이터를 데이터 출력부(300)로 전송하고, 라이트 제어 신호가 인가되었을 경우에는 데이터 입력부(400)를 통하여 입력된 데이터를 스몰 스윙하여 제 1데이터 라인(2)을 통하여 양방향 입출력 센스 앰프(100)로 전송한다.
양방향 입출력 센스 앰프(100)는 리드 펄스 신호 및 라이트 펄스 신호를 인가받아 인가된 리드 펄스 신호 및 라이트 펄스 신호에 응답하여 입력된 데이터를 선택하여 증폭하는 기능을 수행한다.
즉, 리드 동작 시에는 리드 펄스 신호가 인가되면 메모리 셀로부터 전송되는 스몰 스윙된 데이터를 증폭하여 풀 스윙시켜 양방향 제어 드라이버(200)에 전송하며, 라이트 동작 때는 라이트 펄스 신호가 인가되면 양방향 제어 드라이버(200)로부터 제 1 데이터 라인(2)을 통하여 전송되는 스몰 스윙 데이터를 증폭하여 메모리 셀로 전송한다.
도 5는 본 발명은 바람직한 실시예에 따른 양방향 입출력 센스 앰프의 구성을 나타내는 블록도이다.
양방향 입출력 센스 앰프(100)는 스몰 스윙되어 입력되는 데이터를 풀 스윙 스케일로 증폭시키는 센싱부(101)와, 리드 펄스 신호 및 라이트 펄스 신호를 인가받고 인가된 리드 펄스 신호 및 라이트 펄스 신호에 응답하여 센싱부(101)에서 증폭된 데이터를 래칭시키는 래치부(102)로 이루어진다.
이하, 그 동작을 도 4 및 도 5를 참조하여 설명하면, 리드 동작을 수행하기 위하여 메모리 셀에서 데이터가 입출력 라인(1)으로 스몰 스윙되면, 양방향 입출력센스 앰프(100)의 센싱부(101)는 데이터를 풀 스윙으로 증폭시킨다.
이어서, 래치부(102)는 증폭된 데이터를 인가되는 리드 펄스 신호로 선택하여 제 1 데이터 라인(2)을 통하여 양방향 제어 드라이버(200)로 전송한다.
양방향 제어 드라이브(200)는 양방향 입출력 센스 앰프(100)로 전송된 데이터를 인가되는 리드 제어 신호로 선택하여 제 2 데이터 라인(3)을 통하여 데이터 출력부(300)로 전송한다.
전송된 데이터는 데이터 출력부(300)의 출력 멀티플렉서(50) 및 출력 버퍼(70)를 통하여 출력된다.
한편, 메모리 셀에 데이터를 저장하는 라이트 동작이 수행되기 위하여 데이터 입력부(400)를 통하여 데이터가 입력되면, 제 2 데이터 라인(3)을 통하여 양방향 제어 드라이버(200)로 전송된다.
양방향 제어 드라이브(200)는 입력된 데이터를 인가되는 라이트 제어 신호에 응답하여 스몰 스윙시켜 제 1 데이터 라인(2)을 통하여 양방향 입출력 센스 앰프(100)로 전송한다.
양방향 입출력 센스 앰프(100)는 양방향 제어 드라이버(200)로부터 전송되는 데이터를 센싱부(101)를 통하여 풀 스윙까지 증폭하여, 인가되는 라이트 펄스 신호에 따라 래칭하여 입출력 라인(1)으로 전송한다.
입출력 라인(1)으로 전송된 데이터는 메모리 셀 어레이(10)의 해당 메모리 셀에 저장된다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 살펴본 바와 같이, 본 발명에 따르면 반도체 메모리 장치의 리드 동작뿐만 아니라 라이트 동작에서도 양방향 입출력 센스 앰프를 이용하여 데이터의 증폭이 가능하므로 라이트 동작에서 데이터를 스몰 스윙시킬 수 있어, 반도체 메모리 장치의 리드/라이트 동작 시에 풀 스윙으로 인하여 발생하는 과다한 전류 소모 및 커플링 현상에 의한 데이터 전송 스피드의 저하 등을 막을 수 있는 장점이 있는 유용한 발명이다.

Claims (4)

  1. 반도체 메모리 장치의 메모리 셀에 데이터를 리드/라이트하는 장치에 있어서,
    출력 버퍼 및 출력 멀티플렉서를 포함하는 데이터 출력부;
    입력 버퍼 및 입력 멀티플렉서를 포함하는 데이터 입력부;
    상기 리드 및 라이트 동작에 따라 리드 제어 신호 및 라이트 제어 신호를 인가받고, 상기 라이트 제어 신호가 인가되면 상기 데이터 입력부를 통하여 입력된 데이터를 상기 라이트 제어 신호에 응답하여 스몰 스윙시켜 출력하는 양방향 제어 드라이버;
    상기 리드 및 라이트 동작에 따라 리드 펄스 신호 및 라이트 펄스 신호를 인가받고, 상기 라이트 펄스 신호가 인가되면 상기 양방향 제어 드라이버로부터 상기 출력되는 스몰 스윙 데이터를 상기 라이트 펄스 신호에 응답하여 풀 스윙으로 증폭한 뒤 상기 메모리 셀로 전송하는 양방향 입출력 센스 앰프를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리드/라이트 장치.
  2. 제 1항에 있어서, 상기 양방향 제어 드라이버는, 상기 리드 제어 신호가 인가되면 상기 양방향 입출력 센스 앰프로부터 전송된 데이터를 상기 리드 제어 신호에 응답하여 상기 데이터 출력부로 전송하는 것을 특징으로 하는 반도체 메모리 장치의 리드/라이트 장치.
  3. 제 1항에 있어서, 상기 양방향 입출력 센스 앰프는, 상기 리드 펄스 신호가 인가되면 상기 메모리 셀로부터 전송되는 스몰 스윙 데이터를 증폭하여 풀 스윙으로 증폭한 후, 상기 리드 펄스 신호에 응답하여 상기 양방향 제어 드라이버로 전송하는 것을 특징으로 하는 반도체 메모리 장치의 리드/라이트 장치.
  4. 제 1항 또는 제 3항에 있어서, 상기 양방향 입출력 센스 앰프는,
    입력되는 스몰 스윙 데이터를 풀 스윙으로 증폭시키는 센싱부;
    상기 리드 펄스 신호 및 라이트 펄스 신호에 응답하여 상기 센싱부에 의하여 증폭된 데이터를 래칭시켜 출력하는 것을 특징으로 하는 반도체 메모리 장치의 리드/라이트 장치.
KR1020010035099A 2001-06-20 2001-06-20 반도체 메모리 장치의 리드/라이트 장치 KR20020096539A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010035099A KR20020096539A (ko) 2001-06-20 2001-06-20 반도체 메모리 장치의 리드/라이트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010035099A KR20020096539A (ko) 2001-06-20 2001-06-20 반도체 메모리 장치의 리드/라이트 장치

Publications (1)

Publication Number Publication Date
KR20020096539A true KR20020096539A (ko) 2002-12-31

Family

ID=27710157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035099A KR20020096539A (ko) 2001-06-20 2001-06-20 반도체 메모리 장치의 리드/라이트 장치

Country Status (1)

Country Link
KR (1) KR20020096539A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809963B1 (ko) * 2007-05-22 2008-03-07 삼성전자주식회사 개선된 데이터 입출력 경로를 갖는 반도체 메모리 장치
KR101035373B1 (ko) * 2010-10-26 2011-05-20 중경기술주식회사 옥외 소방 장치
US9972385B2 (en) 2014-11-04 2018-05-15 Hewlett Packard Enterprise Development Lp Memory array driver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809963B1 (ko) * 2007-05-22 2008-03-07 삼성전자주식회사 개선된 데이터 입출력 경로를 갖는 반도체 메모리 장치
KR101035373B1 (ko) * 2010-10-26 2011-05-20 중경기술주식회사 옥외 소방 장치
US9972385B2 (en) 2014-11-04 2018-05-15 Hewlett Packard Enterprise Development Lp Memory array driver

Similar Documents

Publication Publication Date Title
US6859414B2 (en) Data input device in semiconductor memory device
KR100408466B1 (ko) 개량된 데이터 기입 동작을 갖는 고속 사이클 ｒａｍ
US20080225606A1 (en) Data output circuit and method in ddr synchronous semiconductor device
KR19980078156A (ko) 고속 동작용 싱크로노스 디램
US7269078B2 (en) Buffer circuit and memory system for selectively outputting data strobe signal according to number of data bits
US7209393B2 (en) Semiconductor memory device and method for multiplexing write data thereof
KR20000009375A (ko) 기입 시간을 최소화하는 메모리장치 및 데이터 기입방법
KR100524944B1 (ko) 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치
KR970017658A (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
KR20020096539A (ko) 반도체 메모리 장치의 리드/라이트 장치
KR100533977B1 (ko) 셀영역의 면적을 감소시킨 반도체 메모리 장치
KR0154756B1 (ko) 반도체 메모리 장치의데이타 입출력 제어회로
US6757210B2 (en) Semiconductor memory device
KR100759780B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 입출력 방법
US7173868B2 (en) Sense amplifier of ferroelectric memory device
EP1420409A2 (en) Data output circuit and method in ddr synchronous semiconductor device
KR20010059962A (ko) 반도체 메모리 장치
KR860002156A (ko) 반도체 장치
KR100291191B1 (ko) 데이터의 대역폭을 확장하기 위한 데이터 멀티플렉싱 장치
KR20140029977A (ko) 반도체 메모리 장치
US6445633B2 (en) Read amplifier circuit for high-speed reading and semiconductor memory device employing the read amplifier circuit
KR950001765A (ko) 반도체 기억장치
CN117524270A (zh) 一种fpga位线缓冲器电路
KR100225950B1 (ko) 빠른 데이터 엑세스 기능을 갖는 반도체 메모리 장치
KR100324013B1 (ko) 반도체소자의데이타전송방법및그장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination