KR20020096467A - 다마신 구조를 이용한 반도체 소자의 제조방법 - Google Patents
다마신 구조를 이용한 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20020096467A KR20020096467A KR1020010035009A KR20010035009A KR20020096467A KR 20020096467 A KR20020096467 A KR 20020096467A KR 1020010035009 A KR1020010035009 A KR 1020010035009A KR 20010035009 A KR20010035009 A KR 20010035009A KR 20020096467 A KR20020096467 A KR 20020096467A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- layer
- stop layer
- semiconductor device
- conductive layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000006116 polymerization reaction Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 23
- 229920000642 polymer Polymers 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택홀 형성시 적은 폴리머를 형성하여 소자의 신뢰성을 향상시킬 수 있는 다마신 구조를 이용한 반도체 소자의 제조방법에 관한 것으로, 트랜지스터를 구비한 반도체 기판에 있어서, 상기 결과물을 포함한 기판에 제 1 절연막을 형성한 후, 상기 기판이 소정부분 노출되도록 제 1 콘택홀을 형성하는 단계와, 상기 제 1 콘택홀에 제 1 도전층을 매립하는 단계와, 상기 결과물상부에 스톱층을 500∼800Å 두께로 증착하고, 상기 스톱층상에 제 2 절연막을 2000∼4000Å 두께로 증착하는 단계와, 상기 제 1 절연막 및 제 1 도전층이 소정부분 노출되도록 상기 제 2 절연막과 스톱층을 선택적으로 식각하여 제 2 콘택홀을 형성하는 단계와, 상기 제 2 콘택홀내에 제 2 도전층을 매립하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 다마신 구조를 이용한 반도체 소자의 제조방법에 관한 것으로, 특히 콘택홀 형성시 적은 폴리머(Lower Polymerization)를 형성하여 소자의 신뢰성을 향상시킬 수 있는 다마신 구조를 이용한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 알루미늄과 그 합금박막은 전기 전도도가 높고 건식식각에 의한 패턴형성이 우수하며, 실리콘 산화막과의 접착성이 우수한 동시에 비교적 가격이 저렴하여 반도체 회로의 배선 재료로서 널리 사용되어 왔다.
그러나 집적회로의 집적도가 증가함에 따라 반도체 메모리 장치의 경우 단위 셀이 차지하는 면적도 점차 축소되어 결과적으로 셀 내에 배선을 형성할 수 있는 영역의 감소를 초래한다.
따라서, 스피드 향상 및 그 유지를 위해서 구리 배선을 사용하게 되었으나 현재까지는 구리를 직접 식각(direct etch)할 수 없으므로 다마신(damascene) 구조를 형성한 후, CMP 공정을 이용하여 배선을 형성한다.
이하, 첨부된 도면을 참조하여 종래의 다마신 구조를 이용한 반도체 소자의 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1d는 종래의 다마신 구조를 이용한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이 0.18㎛ FCMOS SRAM에서 싱글 다마신(Single Damascene)을 사용할 경우, 반도체 기판(10)에 게이트 절연막(도면에 도시하지 않았음)을 구비한 게이트 전극(11)을 형성한 후, 상기 게이트 전극(11) 측벽에 스페이서(12)를 형성한다.
그리고 도면에는 도시하지 않았지만, 상기 게이트 전극(11) 및 스페이서(12)를 마스크로 이용하여 불순물 이온주입 공정을 통해 상기 게이트 전극(11) 양측의 기판(10)에 소오스/드레인 전극을 형성한다.
이어, 상기 게이트 전극(11)을 포함한 기판(10) 전면에 제 1 평탄화용 절연막(13)을 형성한 후, 상기 기판(10) 표면이 소정부분 노출되도록 제 1 콘택홀(14)을 형성한다.
도 1b에 도시한 바와 같이 상기 제 1 콘택홀(14)을 포함한 제 1 평탄화용 절연막(13)상에 제 1 도전층(15)을 증착하고, CMP(Chemical Mechanical Polishing) 공정을 이용하여 상기 제 1 콘택홀(14)내에 매립한다. 이때, 상기 제 1 도전층(15)은 텅스텐이다.
이어, 상기 제 1 도전층(15)을 포함한 제 1 평탄화용 절연막(13)상에 스톱층(16)을 형성하고, 상기 스톱층(16)상에 제 1 절연막(17)을 형성한 후, 상기 제 1 절연막(17)상에 제 1 포토레지스트(18)를 증착한다. 이때, 상기 스톱층(16)은 산화질화막(Oxynitride)이고, 두께는 300Å이다.
한편, 상기 스톱층(16)은 후 공정에서 형성될 제 2 콘택홀 형성시 절연막이 오버 에치에 대한 스톱층으로 사용되므로 높은 선택비가 요구된다.
그리고 상기 제 1 포토레지스트(18)를 노광 및 현상공정을 이용하여 선택적으로 패터닝한다.
도 1c에 도시한 바와 같이 상기 패터닝된 제 1 포토레지스트(18)를 마스크로 이용하여 상기 제 1 절연막(17)을 선택적으로 식각하여 제 2 콘택홀(19)을 형성한다.
여기서, 상기 제 2 콘택홀(19) 형성시 많은 폴리머(polymer)가 발생된다.
그리고 상기 제 1 평탄화용 절연막(13)이 노출되도록 상기 스톱층(16)을 선택적으로 식각시 상기 많은 폴리머가 베리어층으로 사용되어 언에치(unetch)될 수 있다.
또한, 상기 스톱층(16) 식각전 O2가스를 이용하여 상기 폴리머를 제거할 경우, 상기 제 1 포토레지스트(18)가 사이드(side)로 벌어지는 현상이 일어나 상기 스톱층(16) 식각시 상기 제 1 절연막(17)의 탑부분이 A부분과 같이 손실(loss)되어 계단 모습으로 변형된다.
도 1d에 도시한 바와 같이 상기 제 1 절연막(17)을 포함한 전면에 제 2 도전층(20)을 증착하고, CMP 공정을 이용하여 제 2 콘택홀(19)내에 제 2 도전층(20)을 매립한다.
그러나 상기와 같은 종래의 다마신 구조를 이용한 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
콘택홀 형성시 절연막 오버 에치에 대한 스톱층으로 산화 질화막을 300Å을 사용할 경우, 상기 스톱층은 높은 선택비가 요구되어 콘택홀 형성시 많은 폴리머가 발생된다.
즉, 콘택홀 형성시 스톱층을 선택적으로 제거할 때 상기 폴리머가 베리어층으로 사용되어 언에치될 수 있고, 또한 폴리머를 제거한 후 스톱층을 제거할 경우,포토레지스트가 사이드로 벌어지는 현상이 발생되어 절연막의 탑부분이 계단 형태로 변형될 수 있다.
따라서, 후 공정에서 도전층을 콘택홀에 매립할 때 CMP 공정후 도 1d의 B부분과 같이 도전층 브리지(bridge)가 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 콘택홀 형성시 스톱층에 대한 선택비를 일정부분 가져가면서 적은 폴리머(Lower Polymerization)를 형성하여 소자의 신뢰성을 향상시킬 수 있는 다마신 구조를 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 다마신 구조를 이용한 반도체 소자의 제조방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 다마신 구조를 이용한 반도체 소자의 제조방법을 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 101 : 게이트 전극
102 : 스페이서 103 : 제 1 평탄화용 절연막
104 : 제 1 콘택홀 105 : 제 1 도전층
106 : 스톱층 107 : 제 2 평탄화용 절연막
108 : 포토레지스트 109 : 제 2 콘택홀
110 : 제 2 도전층
상기와 같은 목적을 달성하기 위한 본 발명의 다마신 구조를 이용한 반도체 소자의 제조방법은 트랜지스터를 구비한 반도체 기판에 있어서, 상기 결과물을 포함한 기판에 제 1 절연막을 형성한 후, 상기 기판이 소정부분 노출되도록 제 1 콘택홀을 형성하는 단계와, 상기 제 1 콘택홀에 제 1 도전층을 매립하는 단계와, 상기 결과물상부에 스톱층을 500∼800Å 두께로 증착하고, 상기 스톱층상에 제 2 절연막을 2000∼4000Å 두께로 증착하는 단계와, 상기 제 1 절연막 및 제 1 도전층이 소정부분 노출되도록 상기 제 2 절연막과 스톱층을 선택적으로 식각하여 제 2 콘택홀을 형성하는 단계와, 상기 제 2 콘택홀내에 제 2 도전층을 매립하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 스톱층은 산화 질화막을 사용하는 것을 특징으로 한다.
또한, 상기 스톱층은 PE-질화막을 300∼500Å 두께로 사용하는 것을 특징으로 한다.
또한, 상기 제 2 콘택홀 형성시 15∼30sccm C4F8및 3∼10sccm O2가스를 이용하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 다마신 구조를 이용한 반도체 소자의 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 다마신 구조를 이용한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이 0.18㎛ FCMOS SRAM에서 싱글 다마신(Single Damascene)을 사용할 경우, 반도체 기판(100)에 게이트 절연막(도면에 도시하지 않았음)을 구비한 게이트 전극(101)을 형성한 후, 상기 게이트 전극(101) 측벽에 스페이서(102)를 형성한다.
그리고 도면에는 도시하지 않았지만, 상기 게이트 전극(101) 및 스페이서(102)를 마스크로 이용하여 불순물 이온주입 공정을 통해 상기 게이트 전극(101) 양측의 기판(100)에 소오스/드레인 전극을 형성한다.
이어, 상기 게이트 전극(101)을 포함한 기판(100) 전면에 제 1 평탄화용 절연막(103)을 형성한 후, 상기 기판(100) 표면이 소정부분 노출되도록 제 1 콘택홀(104)을 형성한다.
도 2b에 도시한 바와 같이 상기 제 1 콘택홀(104)을 포함한 제 1 평탄화용 절연막(103)상에 제 1 도전층(105)을 증착하고, CMP 공정을 이용하여 상기 제 1 콘택홀(104)내에 매립한다. 이때, 상기 제 1 도전층(105)은 텅스텐이다.
이어, 상기 제 1 도전층(105)을 포함한 제 1 평탄화용 절연막(103)상에 스톱층(106)을 형성하고, 상기 스톱층(106)상에 제 2 평탄화용 절연막(107)을 형성한 후, 상기 제 2 평탄화용 절연막(107)상에 제 1 포토레지스트(108)를 증착한다. 이때, 상기 스톱층(106)은 산화질화막(Oxynitride)이고, 두께는 500∼800Å이다. 또한, 상기 스톱층(106)은 PE-질화막이고 두께는 300∼500Å이다.
그리고 상기 제 2 평탄화용 절연막(107)은 산화막이고, 두께는 2000∼4000Å이다.
이어서, 상기 제 1 포토레지스트(108)를 노광 및 현상공정을 이용하여 선택적으로 패터닝한다.
도 2c에 도시한 바와 같이 상기 패터닝된 제 1 포토레지스트(108)를 마스크로 이용하여 상기 제 2 평탄화용 절연막(107)과 스톱층(106)을 선택적으로 식각하여 제 2 콘택홀(109)을 형성한다.
이때, 상기 제 2 콘택홀(109) 형성시 15∼20sccm의 C4F8및 3∼10sccm의 O2가스를 이용하여 적은 폴리머가 발생되도록 한다.
도 2d에 도시한 바와 같이 상기 제 2 평탄화용 절연막(107)을 포함한 전면에 제 2 도전층(110)을 증착하고, CMP 공정을 이용하여 제 2 콘택홀(109)내에 제 2 도전층(110)을 매립한다. 이때, 상기 제 2 도전층(110)은 텅스텐이다.
이상에서 설명한 바와 같이 본 발명의 다마신 구조를 이용한 반도체 소자의 제조방법에 의하면, 종래에 비해 스톱층의 두께를 좀 더 두껍게 증착하고, 마진(margin)을 크게 하기 위해 절연막의 두께를 얇게 증착하므로 스톱층의 선택비를 낮게 하므로 적은 폴리어가 생성되어 콘택홀 형성시 폴리머에 의해 언에치되는 것을 방지할 수 있다.
따라서, 양호한 다마신 구조를 갖는 반도체 소자를 제조할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
Claims (4)
- 트랜지스터를 구비한 반도체 기판에 있어서,상기 결과물을 포함한 기판에 제 1 절연막을 형성한 후, 상기 기판이 소정부분 노출되도록 제 1 콘택홀을 형성하는 단계와;상기 제 1 콘택홀에 제 1 도전층을 매립하는 단계와;상기 결과물상부에 스톱층을 500∼800Å 두께로 증착하고, 상기 스톱층상에 제 2 절연막을 2000∼4000Å 두께로 증착하는 단계와;상기 제 1 절연막 및 제 1 도전층이 소정부분 노출되도록 상기 제 2 절연막과 스톱층을 선택적으로 식각하여 제 2 콘택홀을 형성하는 단계와;상기 제 2 콘택홀내에 제 2 도전층을 매립하는 단계를 포함하는 것을 특징으로 하는 다마신 구조를 이용한 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 스톱층은 산화 질화막을 사용하는 것을 특징으로 하는 다마신 구조를 이용한 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 스톱층은 PE-질화막을 300∼500Å 두께로 사용하는 것을 특징으로 하는 다마신 구조를 이용한 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 콘택홀 형성시 15∼30sccm C4F8및 3∼10sccm O2가스를 이용하는 것을 특징으로 하는 다마신 구조를 이용한 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010035009A KR20020096467A (ko) | 2001-06-20 | 2001-06-20 | 다마신 구조를 이용한 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010035009A KR20020096467A (ko) | 2001-06-20 | 2001-06-20 | 다마신 구조를 이용한 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020096467A true KR20020096467A (ko) | 2002-12-31 |
Family
ID=27710093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010035009A KR20020096467A (ko) | 2001-06-20 | 2001-06-20 | 다마신 구조를 이용한 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020096467A (ko) |
-
2001
- 2001-06-20 KR KR1020010035009A patent/KR20020096467A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433091B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100301148B1 (ko) | 반도체 소자의 하드 마스크 형성방법 | |
| KR20020096467A (ko) | 다마신 구조를 이용한 반도체 소자의 제조방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100513371B1 (ko) | 반도체소자의 층간절연막 형성방법_ | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100307561B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| KR20030041550A (ko) | 반도체소자의 제조 방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100504949B1 (ko) | 커패시터의 저장 전극 형성 방법 | |
| KR20030002623A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| KR19980068806A (ko) | 메모리 소자의 자기 정렬 콘택 형성방법 | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 | |
| KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100604759B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100464934B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020049373A (ko) | 반도체 소자의 제조방법 | |
| KR20030058636A (ko) | 반도체소자의 형성방법 | |
| KR20050056353A (ko) | 반도체 소자의 랜딩 플러그 폴리 형성방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |