KR20020095740A

KR20020095740A - 디지탈/아날로그변환기의 전류원회로

Info

Publication number: KR20020095740A
Application number: KR1020010033926A
Authority: KR
Inventors: 정연민
Original assignee: 엘지전자 주식회사
Priority date: 2001-06-15
Filing date: 2001-06-15
Publication date: 2002-12-28

Abstract

본 발명은 디지탈/아날로그변환기의 전류원회로에 관한 것으로, N-P 구조의 비대칭 스위칭 버퍼를 갖는 고속 저 글리치 전류원으로 디지탈/아나로그변환기의 글리치 에너지를 감소시키도록 한 것이다. 이를 위하여 본 발명은 제1, 제2 게이트전압에 의해 도통되어, 소정의 기준전류를 발생하는 기준전류발생부와; 제1,제2 스위칭제어신호에 따라, 상기 기준전류발생부에서 출력되는 기준전류를 입력받아 그 기준전류의 글리치를 제거하여 출력하는 기준전류출력부와; 입력신호에 의해, 상기 기준전류출력부의 기준전류 출력을 제어하기 위한 제1,제2 스위칭제어신호를 출력하는 기준전류출력제어부로 구성한다.

Description

디지탈/아날로그변환기의 전류원회로{CURRENT SOURCE CIRCUIT OF DIGITAL/ANALOGUE}

본 발명은 디지탈/아날로그변환기의 전류원회로에 관한 것으로, 특히 N-P 구조의 비대칭 스위칭 버퍼를 갖는 고속 저 글리치 전류원으로 디지탈/아나로그변환기의 글리치 에너지를 감소시키도록 한 디지탈/아날로그변환기의 전류원 회로에 관한 것이다.

일반적으로, 고속/고분해능 씨모스 디지탈/아나로그변환기는 비디오 시스템의 동작 증가에 필요한데, 다양한 비디오 용도를 위해 메모리와 디지탈 신호처리 칩을 집적할 수 있다.

상기 고분해능 비디오용으로 사용되는 상기 씨모스 디지탈/아나로그변환기는, 글리치나 출력 스파크가 가능한 작아야 한다.

도1은 전류원셀 행렬을 사용하여 설계한 10비트 디지탈/아날로그변환기의 구성을 보인 블록도로서, 상위 7MSB'S에 127개의 8LSB(8CS)의 비가중 전류원과 하위 3LSB'S에 3개의 2진 가중전류원(1CS,2CS,4CS)으로 전류원셀 회로가 구성된다.

그리고, 2차원 행과열 구조의 3입력과 4입력의 디코더와 래치로 전체 회로를 이룬다.

전류원의 출력은 부하로드와 직접 가산되고, 가장 큰셀에 의해발생된 단일 전류가 8LSB이므로, 단일 전류에서 ±6.125%의 불일치가 ±0.5LSB 이내로 선형성을 향상시켜준다.

그리고, 비디오 D/A변환기 동작이 주영향은 글리치나 출력스파크에 있는데, 최대값은 대개 1/2 스케일 변환에서 발생하는데, 이와같은 디지탈/아날로그변환기의 전류원회로를 첨부한 도면을 참조하여 설명한다.

도2는 종래 디지탈/아날로그변환기의 전류원회로에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 제1 게이트전압(VG1)이 게이트에 인가되고, 소스에 전원전압(VDD)이 인가된 제1 피모스트랜지스터(P1)와; 제2 게이트전압(VG2)이 게이트에 인가되고, 소스에 상기 제1 피모스트랜지스터(P1)의 드레인이 접속되며, 드레인이 노드C에 접속된 제2 피모스트랜지스터(P2)와; 게이트에 입력바신호(/In)가 인가되고, 드레인에 전원전압(VDD)이 인가된 제1 엔모스트랜지스터(N1)와; 게이트에 입력신호(In)가 인가되고, 드레인에 상기 제1 엔모스트랜지스터(N1)의 소스가 접속되며, 소스가 접지된 제2 엔모스트랜지스터(N2)와; 게이트에 입력신호(IN)가 인가되고, 드레인에 전원전압(VDD)이 인가된 제3 엔모스트랜지스터(N3)와; 게이트에 입력바신호(/In)가 인가되고, 드레인에 상기 제3 엔모스트랜지스터(N3)의 소스가 접속되며, 소스가 접지된 제4 엔모스트랜지스터(N4)와; 게이트에 상기 제4 엔모스트랜지스터(N4)의 드레인이 접속되고, 소스에 상기 제2 피모스트랜지스터(P2)의 드레인이 접속되며, 드레인에서 출력바신호(/OUT)가 출력되는 제3 피모스트랜지스터(P3)와; 게이트에 상기 제2 엔모스트랜지스터(N2)의 드레인이 접속되고, 소스에 상기 제2 피모스트랜지스터(P2)의 드레인이 접속되며, 드레인에서 출력신호(OUT)가 출력되는 제4 피모스트랜지스터(P4)로 구성되며,이와같이 구성한 종래 장치의 동작을 설명한다.

먼저, 입력신호(In)가 고전위로 인가되면, 제2 엔모스트랜지스터(N2)와 제3 엔모스트랜지스터(N3)가 턴온된다.

이에 따라, 제3 피모스트랜지스터(P3)는, 상기 제3 엔모스트랜지스터(N3)의 소스측에서 출력되는 고전위에 의해 턴오프되고, 제4 피모스트랜지스터(P4)는 상기 제2 엔모스트랜지스터(N2)의 드레인측에서 출력되는 접지전위에 의해 턴온된다.

한편, 제1,제2 피모스트랜지스터(P1),(P2)는, 사용자에 의해 미리 설정되는 제1,제2 게이트전압(VG1),(VG2)에 의해 턴온되어 소정의 기준전류를 발생하는데, 그 기준전류는 상기 제4 피모스트랜지스터(P4)를 통해 디지탈/아날로그변환기의 전류원으로 출력된다.

반대로, 입력바신호(/In)가 고전위로 인가되면, 제1 엔모스트랜지스터(N1)와 제4 엔모스트랜지스터(N4)가 턴온된다.

이에 따라, 제3 피모스트랜지스터(P3)는, 상기 제4 엔모스트랜지스터(N4)의 드레인측에서 출력되는 접지전위에 의해 턴온되고, 제4 피모스트랜지스터(P4)는, 상기 제1 엔모스트랜지스터(N1)의 소스측에서 출력되는 고전위에 의해 턴오프된다.

따라서, 상기 제1,제2 피모스트랜지스터(P1),(P2)를 통해 발생하는 기준전류가, 상기 제3 피모스트랜지스터(P3)를 통해 디지탈/아날로그변환기의 전류원으로 출력된다.

이때, 상기 제3 피모스트랜지스터(P3)와 제4 피모스트랜지스터(P4)가 동시에 턴오프되는 것을 방지해야 하는데, 만약 상기 제3 피모스트랜지스터(P3)와 제4 피모스트랜지스터(P4)가 동시에 턴오프되면, 도3과 같이 전류원의 노드C 전압이 급속하게 방전되고, 이 상태를 회복하기 위하여 전류원은 포화영역을 뒤고 하고 선형영역으로 진행된다.

여기서, 상기 방전된 전류원은 노드C 전압을 회복하는데 시간이 걸리기 때문에 전류 발생속도가 느려지고, 또한 급속히 방전하면서 글리치가 증가되는 문제점이 있다.

즉, 도4에서 보는 바와같이, 노드C의 전압이 급속히 방전되는 곳에서 전류원 출력값에 글리치가 발생하는 것을 알수 있는데, 상기한 바와같은 전류원으로 이루어진 디지탈/아날로그변환기의 전류원회로에서 발생하는 글리치는 다지탈/아날로그변환기의 오동작을 유발하는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, N-P 구조의 비대칭 스위칭 버퍼를 구비하여 글리치를 감소시킬 수 있도록 한 디지탈/아나로그변환기의 전류원회로를 제공함에 그 목적이 있다.

도1은 전류원셀 행렬을 사용하여 설계한 10비트 디지탈/아날로그변환기의 구성을 보인 블록도.

도2는 종래 디지탈/아날로그변환기의 전류원회로에 대한 구성을 보인 회로도.

도3은 도2에 있어서, 기준전류발생부의 출력단에 걸리는 전류의 파형도.

도4는 도2에 있어서, 기준전류출력부의 출력단에 걸리는 전류의 파형도.

도5는 본 발명 디지탈/아날로그변환기의 전류원회로에 대한 구성을 보인 회로도.

도6은 도5에 있어서, 기준전류출력제어부의 제1,제2 스위칭제어신호에 대한 파형도.

도7은 도5에 있어서, 기준전류발생부의 출력단에 걸리는 전류의 파형도.

도8은 도5에 있어서, 기준전류출력부의 출력단에 걸리는 전류의 파형도.

*****도면의 주요부분에 대한 부호의 설명*****

10:기준전류발생부20:기준전류출력부

30:기준전류출력제어부

상기와 같은 목적을 달성하기 위한 본 발명은 제1, 제2 게이트전압에 의해 도통되어, 소정의 기준전류를 발생하는 기준전류발생부와; 제1,제2 스위칭제어신호에 따라, 상기 기준전류발생부에서 출력되는 기준전류를 입력받아 그 기준전류의 글리치를 제거하여 출력하는 기준전류출력부와; 입력신호에 의해, 상기 기준전류출력부의 기준전류 출력을 제어하기 위한 제1,제2 스위칭제어신호를 출력하는 기준전류출력제어부로 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 디지탈/아날로그변환기의 전류원회로에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도5는 본 발명 디지탈/아날로그변환기의 전류원회로에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 제1, 제2 게이트전압(VG1)에 의해 도통되어, 소정의 기준전류(Iref)를 발생하는 기준전류발생부(10)와; 제1,제2 스위칭제어신호에 따라, 상기 기준전류발생부(10)에서 출력되는 기준전류(Iref)를 입력받아 그 기준전류(Iref)의 글리치를 제거하여 출력하는 기준전류출력부(20)와; 입력신호(In)에 의해, 상기 기준전류출력부(20)의 기준전류(Iref) 출력을 제어하기 위한 제1,제2 스위칭제어신호를 출력하는 기준전류출력제어부(30)로 구성한다.

상기 기준전류출력제어부(30)는 게이트에 입력신호(In)가 인가되고, 소스에 전원전압(VDD)이 인가된 제1 피모스트랜지스터(P30)와; 게이트에 입력바신호(/In)가 인가되고, 드레인이 접지되며, 소스가 상기 제1 피모스트랜지스터(P30)의 드레인에 접속되어 그 접속점에서 제1 스위칭제어신호를 출력하는 제2 피모스트랜지스터(P40)와; 게이트에 입력바신호(/In)가 인가되고, 드레인에 전원전압(VDD)이 인가된 제1 엔모스트랜지스터(N30)와; 게이트에 입력신호(In)가 인가되고, 소스가 접지되며, 드레인이 상기 제1 엔모스트랜지스터(N30)의 소스에 접속되어 그 접속점에서 제2 스위칭제어신호를 출력하는 제2 엔모스트랜지스터(N50)와; 상기 제2 엔모스트랜지스터(N50)의 드레인에 게이트가 인가되고, 소스와 드레인이 접지된 제3 엔모스트랜지스터(N40)로 구성한다.

상기 기준전류출력부(20)는 기준전류(Iref)가 드레인에 인가되고, 제1 스위칭제어신호가 게이트에 인가되며, 소스에 일측이 접지된 저항이 접속된 엔모스트랜지스터(N10)와; 기준전류(Iref)가 소스에 인가되고, 게이트에 제2 스위칭제어신호가 인가되며, 드레인측에서 출력신호(OUT)가 출력되는 피모스트랜지스터(P50)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 기준전류발생부(10)는 제1, 제2 게이트전압(VG1)에 의해 도통되어, 소정의 기준전류(Iref)를 발생하고, 기준전류출력부(20)는, 후술할 기준전류출력제어부(30)의 제1,제2 스위칭제어신호에 의해, 상기 기준전류발생부(10)에서 출력되는 기준전류(Iref)를 입력받아 그 기준전류(Iref)의 글리치를 제거하여 출력한다.

여기서, 도6과 같이, 기준전류출력부(20)의 엔모스트랜지스터(N10)의 온/오프를 제어하기 위한 제1 스위칭제어신호는, 긴 상승시간을 갖고, 기준전류출력부 (20)의 피모스트랜지스터(P50)의 온/오프를 제어하기 위한 제2 스위칭제어신호는 짧은 상승시간을 갖게된다.

즉, 기준전류출력제어부(30)의 엔모스트랜지스터(N40)가 커패시터로 동작하여, 기준전류출력부(20)의 피모스트랜지스터(P50)와 엔모스트랜지스터(N10)가 동시에 턴오프되는 것을 방지한다.

그러므로, 상기 기준전류출력부(20)의 엔모스트랜지스터(N10)와 피모스트랜지스터(P50)는 동시에 턴오프되지 않게 되어, 기준전류발생부(10)의 출력단이 노드C에 걸리는 전압은 도7과 같이, 변동없이 일정하게 나타난다.

이에 따라, 최종적으로 상기 기준전류출력부(20)에서 출력되는 전류는, 도8과 같이 종래에 비하여 글리치가 감소되어 출력된다.

이상에서 상세히 설명한 바와같이 본 발명은, 기준전류가 출력되도록 차동 스위치로 동작하는 엔모스트랜지스와 피모스트랜지스터가 동시에 턴오프되는 것을 방지함으로써 글리치가 감소된 전류를 생성하는 효과가 있다.

Claims

제1, 제2 게이트전압에 의해 도통되어, 소정의 기준전류를 발생하는 기준전류발생부와;

제1,제2 스위칭제어신호에 따라, 상기 기준전류발생부에서 출력되는 기준전류를 입력받아 그 기준전류의 글리치를 제거하여 출력하는 기준전류출력부와;

입력신호에 의해, 상기 기준전류출력부의 기준전류 출력을 제어하기 위한 제1,제2 스위칭제어신호를 출력하는 기준전류출력제어부로 구성한 것을 특징으로 하는 디지탈/아날로그변환기의 전류원회로.
제1 항에 있어서, 기준전류출력제어부는 게이트에 입력신호가 인가되고, 소스에 전원전압이 인가된 제1 피모스트랜지스터와; 게이트에 입력바신호가 인가되고, 드레인이 접지되며, 소스가 상기 제1 피모스트랜지스터의 드레인이 접속되어 그 접속점에서 제1 스위칭제어신호를 출력하는 제2 피모스트랜지스터와; 게이트에 입력바신호가 인가되고, 드레인에 전원전압이 인가된 제1 엔모스트랜지스터와; 게이트에 입력신호가 인가되고, 소스가 접지되며, 드레인이 상기 제1 엔모스트랜지스터의 소스에 접속되어 그 접속점에서 제2 스위칭제어신호를 출력하는 제2 엔모스트랜지스터와; 상기 제2 엔모스트랜지스터의 드레인에 게이트가 인가되고, 소스와 드레인이 접지된 제3 엔모스트랜지스터로 구성한 것을 특징으로 하는 디지탈/아날로그변환기의 전류원회로.
제2 항에 있어서, 제3 엔모스트랜지스터는 기준전류출력부의 피모스트랜지스터와 엔모스트랜지스터가 동시에 턴오프되는 것을 방지하는 것을 특징으로 하는 디지탈/아날로그변환기의 전류원회로.
제1 항에 있어서, 기준전류출력부는 기준전류가 드레인에 인가되고, 제1 스위칭제어신호가 게이트에 인가되며, 소스에 일측이 접지된 저항이 접속된 엔모스트랜지스터와; 기준전류가 소스에 인가되고, 게이트에 제2 스위칭제어신호가 인가되며, 드레인측에서 출력신호가 출력되는 피모스트랜지스터로 구성한 것을 특징으로 하는 디지탈/아날로그변환기의 전류원회로.