KR20020093876A - 데이터 전송 방법 및 수신 방법, 비디오 데이터 송신 장치및 수신 장치 - Google Patents
데이터 전송 방법 및 수신 방법, 비디오 데이터 송신 장치및 수신 장치 Download PDFInfo
- Publication number
- KR20020093876A KR20020093876A KR1020027013081A KR20027013081A KR20020093876A KR 20020093876 A KR20020093876 A KR 20020093876A KR 1020027013081 A KR1020027013081 A KR 1020027013081A KR 20027013081 A KR20027013081 A KR 20027013081A KR 20020093876 A KR20020093876 A KR 20020093876A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- video signal
- bit
- bit string
- transmitted
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
- H04N11/042—Codec means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0096—Channel splitting in point-to-point links
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Television Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
본 발명은, 송신부(30)로부터 수신부(50)에 대하여, 전송로인 라인(9)을 이용하여 디지털 비디오 신호를 전송하는 비디오 신호 송수신 시스템으로서, 송신부(30)는, 송신해야 할 비디오 신호를 이 비디오 신호를 구성하는 픽셀의 데이터 길이보다 긴 비트 열로 변환하고, 이 비트 열에서의 픽셀의 데이터가 전송되지 않은 블랭킹 기간에 대하여 복수의 비트 열을 할당하고, 이 복수의 비트 열을 이용하여 동일한 중첩 데이터를 복수회 전송하고, 수신부(50)는 수신된 데이터로부터 블랭킹 기간을 나타내는 특정한 비트 열을 추출하고, 추출된 비트 열이 복조된 결과에 대하여 다수결을 행하여 출력 데이터를 결정함으로써, 부가 데이터 수신의 오류를 저감시키고, 회로 구성을 간략화하여 에러레이트의 개선을 도모한다.
Description
종래, 예를 들면, 액정 모니터나 CRT에 비디오 신호를 전송하는 경우에, 아날로그 RGB 인터페이스를 이용하여, 비디오 신호를 아날로그 전송하는 것이 주류를 이루었다. 그러나, 예를 들면 액정 모니터에서는 표시 가능한 픽셀 수가 사전에 결정되어 있고, 이 액정 모니터의 보급에 따라, 디지털 전송이 주목받아 왔다. 또한, 깜박거림을 감소시키기 위해 리프레시 레이트를 높이거나, 보다 넓은 화면에 화상을 표시하기 위해 고속으로 데이터를 전송하는 것이 요구되고 있으며, 종래의 아날로그 전송으로는, 전송 왝곡이 커서 고스트가 발생하기 쉽기 때문에, 고화질화에 수반되는 디지털 전송의 중요성이 증가해 왔다.
이러한 디지털 전송의 요구에 수반하여, 최근 DVI(Digital Visuallnterface)가 주목받고 있다. 이 DVI는 DDWG(Digital Display Working Group)에 의해 정의된 디지털 디스플레이 접속용 인터페이스로서, TMDS(Transition Minimized Differential Signaling) 기술에 기초하여, 복수의 데이터 채널을 사용하여 데이터를 전송하고 있다. DVI를 이용한 디지털 전송 방법을 이용하면, 디지털 전송에 의해 전송 왜곡이 적은 고화질의 비디오 데이터를 염가로 제공하는 것이 가능해진다.
이와 같이, DVI를 채용함으로써, 아날로그 전송에 비교하여 고화질 화면을 얻을 수 있다. 또한, DVI 에서는 RGB(Red, Green, Blue)의 픽셀 데이터를 전송하는 기간 이외에, 다른 데이터를 전송할 수 있는 블랭킹 기간이 존재한다. 이 블랭킹 기간을 이용하여, 예를 들면 오디오 신호 등을 전송하는 것도 가능하다.
여기서, 디지털 비디오 신호를 전송하는 경우에, 비트 변화 등의 전송 에러가 생기는 경우가 있지만, 비디오 신호인 경우에는, 전송 에러가 발생해도 화면 상에는 별로 눈에 띄지 않아, 큰 문제가 되지는 않는다. 그러나, 예를 들면 오디오 신호를 한창 전송하고 있을 때에 전송 에러가 발생하는 경우에는, 잡음이나 이상한 소리가 들리는 경우가 있는데, 에러레이트는 비디오 신호를 전송하는 경우보다도 엄격하게 생각할 필요가 있다. 즉, DVI의 블랭킹 기간 등을 이용하여 비디오 신호 이외의 에러가 눈에 띄는 데이터를 전송하는 경우에는, 에러 검출, 오류 정정을 위한 처리가 따로 필요하게 된다. 이 에러 검출, 오류 정정을 위한 처리에는, 일반적으로 많은 하드웨어를 필요로 하기 때문에, 장치가 대형화하여, 비용 상승으로 이어지는 것이 문제가 되었다.
<발명의 개시>
본 발명의 목적은, 상술한 바와 같은 기술적 과제를 해결하기 위해 제안된 것으로, 부가 데이터 수신의 오류를 저감시킬 수 있는 데이터 전송 방법 등을 제공하는 것에 있다.
본 발명의 다른 목적은, 회로 구성을 간략화하여 에러레이트의 개선을 도모하는 것에 있다.
상술한 바와 같은 목적을 달성하기 위해 제안되는 본 발명은, 디지털 비디오 신호의 블랭킹 기간에, 제어 신호, 부가 데이터를 전송하는 시스템으로, 송출측에서 데이터를 반복하여 중첩하고, 수신측에서는 다수결 판정을 행함으로써, 에러레이트의 저감을 도모한다. 즉, 본 발명은 디지털 디스플레이 접속용 인터페이스를 이용한 데이터 전송 방법으로서, 전송해야 할 비디오 신호를 이 비디오 신호를 구성하는 픽셀의 데이터 길이보다 긴 비트 열로 변환하고, 변환된 비트 열에서의 비디오 신호가 전송되지 않은 블랭킹 기간에 대하여 복수의 비트 열을 할당하며, 하나 또는 복수의 전송로에 할당되는 복수의 비트 열을 이용하여 동일한 중첩 데이터를 복수회 전송한다.
여기서, 전송되는 중첩 데이터는, 전송되는 비디오 데이터에 대하여 가해지는 데이터 등의 의미를 지니며, 블랭킹 기간을 나타내는 복수의 코드를 이용하여 전송되는 것을 특징으로 할 수 있다. 또한, 이 중첩 데이터는, 오디오 신호인 것을 특징으로 하면, 비디오 데이터와 달리 일반적으로 에러가 눈에 띄는 오디오 신호에 대하여 에러를 저감시켜 전송할 수 있는 점에서 바람직하다.
한편, 본 발명이 적용되는 데이터 수신 방법은, 디지털 디스플레이 접속용 인터페이스에 접속되어, 복수 종류의 비트 열로 표현되는 블랭킹 기간을 포함하는 디지털 비디오 신호를 수신하고, 이 디지털 비디오 신호로부터 블랭킹 기간을 나타내는 특정한 비트 열을 추출하며, 추출된 비트 열이 복조된 결과에 대하여 다수결을 행하여, 출력 데이터를 결정하는 것을 특징으로 할 수 있다.
본 발명이 적용되는 비디오 데이터 송신 장치는, 전송해야 할 R, G, B(Red, Green, Blue) 또는 휘도 Y, 색차 R-Y, B-Y로 이루어지는 비디오 데이터와 오디오 데이터 등의 중첩 데이터를 입력하는 입력 수단과, 입력된 비디오 데이터를 직렬 데이터로 변환하고, 비디오 블랭킹 기간에 할당되는 복수의 비트 열에 대하여 동일한 중첩 데이터를 포함시켜 부호화하는 부호화 수단을 포함한다.
한편, 본 발명이 적용되는 비디오 신호 수신 장치는, 예를 들면 DVI에 접속되어, 복수 종류의 비트 열로 표현되는 블랭킹 기간을 포함하는 디지털 비디오 신호를 수신하는 수신 수단과, 수신된 디지털 비디오 신호로부터 블랭킹 기간을 나타내는 특정한 비트 열을 추출하는 비트 열 추출 수단과, 추출된 비트 열을 복조하는 복조 수단과, 복조된 결과로부터 다수결에 의해 출력 데이터를 결정하는 출력 데이터 결정 수단을 포함하는 것을 특징으로 한다. 이 다수결로서는, 예를 들면, 복조하여 얻어진 「1」과 「0」의 수를 비교하여, 개수가 많은 쪽을 비트 출력으로 한다.
여기서, 출력 데이터 결정 수단은 블랭킹 기간을 나타내는 것으로서 각 심볼에 할당된 비트 열과 수신 수단에 의해 수신된 비트 열과의 해밍(Hamming) 거리가최단의 비트 열을 선택하여 출력 데이터를 결정하는 것을 특징으로 하면, 단순한 다수결만으로는 좋은 결과를 얻을 수 없는 경우에, 다수결을 보간하는 것이 가능해진다.
이 해밍 거리가 최단인 비트 열이 오류일 확률을 기초로 하여 출력 데이터를 결정하는 것을 특징으로 하면, 전송 상, 가까운 상태가 어떤 확률로 발생하는지 가중치 부여에 의해 감안하는 것이 가능해지고, 에러레이트를 더 저감시킬 수 있는 점에서 바람직하다.
다른 관점으로부터 파악하면, 본 발명이 적용되는 비디오 신호 수신 장치는, 복수 종류의 비트 열로 표현되는 블랭킹 기간에 대하여, 동일 종류의 비트 열이 복수 횟수 전송되는 디지털 비디오 신호를 수신하는 수신 수단과, 수신된 디지털 비디오 신호로부터 복수 횟수 전송되는 동일 종류의 비트 열에 기초하여, 오디오 데이터를 출력하는 오디오 데이터 출력 수단을 포함한다.
또한, 본 발명이 적용되는 프로그램은, 예를 들면 DVI에 의해 전송해야 할 비디오 신호를 이 비디오 신호를 구성하는 픽셀의 데이터 길이보다 긴 비트 열로 변환하여 데이터 전송을 가능하게 하는 컴퓨터에 대하여, 변환된 비트 열에서의 비디오 신호가 전송되지 않은 블랭킹 기간에 대하여 복수의 비트 열을 할당하는 수단과, 하나 또는 복수의 전송로에 할당되는 복수의 비트 열을 이용하여 동일한 중첩 데이터를 복수회 전송하는 수단을 포함함으로써 이 컴퓨터를 기능시키게 할 수 있다.
또, 이 프로그램의 제공 방법으로는, 예를 들면 CD-ROM 등의 매체로써 제공되는 경우 외에, 인터넷 등의 네트워크를 통해 프로그램 전송 장치로부터 제공된다.
본 발명에 따른 프로그램은, 컴퓨터에 의해 판독 가능한 것이다. 본 발명의 또 다른 목적, 본 발명에 의해 얻어진 구체적인 이점은, 이하에 설명되는 실시예의 설명으로부터 한층 분명해질 것이다.
본 발명은, 디지털 비디오 신호의 전송 방법 및 수신 방법 및 송신 장치 및 수신 장치 등에 관한 것으로, 특히 디지털 비디오 신호의 블랭킹 기간에 제어 신호나 부가 데이터를 전송하는 전송 방법 및 이 전송 방법으로 전송되는 데이터를 수신하는 수신 방법 등에 관한 것이다.
도 1은 본 발명이 적용되는 디지털 비디오 신호 송수신 시스템의 일례를 도시한 도면.
도 2는 송신부의 구성을 설명하기 위한 도면.
도 3의 (A) 및 도 3의 (B)는 DVI 전송 타이밍을 설명하기 위한 도면.
도 4는 본 실시예에서의 코드의 할당을 설명하기 위한 도면.
도 5는 도 1에 도시한 수신부의 구성을 설명하기 위한 도면.
도 6은 전송되는 10 비트 열의 데이터에 대하여 수신부에 의한 판단을 설명하기 위한 타이밍도.
도 7A ∼ 도 7D는 다수결 처리부에서 실시되는 제1 다수결 처리 방법을 설명하기 위한 도면.
도 8은 다수결 처리부(55)에서 실시되는 제2 다수결 처리 방법을 설명하기 위한 도면.
도 9A 및 도 9B는 다수결 처리부에서 실시되는 제3 다수결 처리 방법을 설명하기 위한 도면.
도 10의 (A) 내지 도 10의 (D)는, 도 9A 및 도 9B에 도시한 제3 다수결 처리 방법에 의한 계산의 구체예를 설명하기 위한 도면.
도 11은 전송로의 에러에 대하여, 실제로 수취하는 심볼에서의 데이터 에러와의 관계를 도시한 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 도면에 도시한 실시예에 기초하여 상세히 설명한다.
도 1은 본 발명이 적용되는 디지털 비디오 신호 송수신 시스템의 일례를 도시한 도면이다. 여기서는, 크게, 디지털 비디오 신호의 송신측(송신기)인 디지털 튜너(10)와, 디지털 비디오 신호의 수신측(수신기)인 모니터(20)가 구비되며, 디지털 튜너(10)와 모니터(20)는, 디지털 디스플레이 접속용 인터페이스인 DVI(Digital Visual Interface)을 서포트하는 라인(9)에 의해 접속되어 있다.
디지털 튜너(10)는, 예를 들면 압축된 영상이나 음성 등의 디지털 데이터가 변조된 고주파의 전파를 안테나(8)에 의해 수신하고, 변조를 풀어 압축된 영상이나 음성 등의 디지털 데이터를 출력하는 프론트 엔드(11)를 구비하고 있다. 이 프론트 엔드(11)로부터의 출력은, AV(Audio Visual) 디코더(2)에 의해 복호화되고, 송신부(30)로 전달되며, 디지털 비디오 신호로서 라인(9)을 통해 출력된다.
라인(9)을 통해 모니터(20)로 전송되는 디지털 컴포넌트 비디오 신호는, 수신부(50)에 입력되어 디코드된다. 디코드된 RGB의 픽셀 데이터는, D/A 변환기(21)에 의해 아날로그 신호로 변환되고, 증폭기(RGB AMP : 22)에 의해 증폭된다. 또한, 증폭기(22)로부터의 출력은, 수신부(50)에 의해 취득된 수평 수직 동기신호(H/V SYNC : 23)에 의해 동기가 취해지고, CRT(24)에 표시된다. 한편, 수신부(50)에서 얻어진 오디오 신호는 D/A 변환기(25)에 의해 아날로그 신호로 변환되어, 스피커(26)로 음성 출력된다.
도 2는, 송신부(30)의 구성을 설명하기 위한 도면이다. 본 실시예가 적용되는 송신부(30)는 DVI에 적용한 디지털 신호를 라인(9)을 통해 수신부(50)에 대하여 출력하고 있다. 이 송신부(30)에서는 RGB 비디오 데이터를 그 비트 길이보다 긴 코드를 할당하여 직렬 데이터로 변환하여 전송하고 있다. 또, 블랭킹 기간을 이용하여, 오디오 데이터 등의 부가 데이터인 중첩 데이터가 전송되어 있고, 그 중첩 데이터는, 동일 데이터가 반복하여 전송되는 점에 특징이 있다.
구체적인 구성으로서, 송신부(30)는 입력된 각각 8 비트인 RGB의 픽셀 데이터를 10 비트의 직렬 데이터로 변환하는 인코더(31, 32, 33), 오디오 데이터 등의 중첩 데이터를 입력하여 타이밍에 맞추어 이 중첩 데이터를 일시적으로 축적하는 버퍼(34), 블랭킹 신호 및 픽셀 클럭을 받아 중첩 데이터를 출력하기 위한 타이밍을 생성하는 타이밍 생성부(35)를 구비하고 있다. 또한, 병렬의 8 비트로 이루어지는 픽셀 클럭을 직렬의 10 비트의 클럭으로 변환하는 PLL(Phase-Locked Loop : 36), 모니터(20)에 대한 동기 가능 주파수의 문의나 모니터(20)측이 어떠한 능력을 서포트하고 있는지 송수신하는 DDC(Display Data Channel : 37)를 구비하고 있다. 버퍼(34)로부터 출력되는 2 비트 및 1 비트의 중첩 데이터는 블랭킹 기간(비디오 블랭킹 기간)에 10 비트의 직렬 데이터로 변환되어 수신측에 출력된다. 인코더(31)에 입력되는 CTL(3)은, 예를 들면 모니터(20)의 제어에 관한 정보를 포함시킬 수 있다. 또한, 인코더(33)에는 수평 동기(HSYNC) 및 수직 동기(VSYNC)의 신호가 입력된다.
또, RGB의 픽셀 데이터를 대신하여 휘도인 Y, 및 색차인 R-Y, B-Y로 이루어지는 비디오 데이터가 입력되는 경우도 있다.
도 3의 (A) 및 도 3의 (B)는 DVI 전송 타이밍을 설명하기 위한 도면이다. 도 3의 (A)는 인코더(31, 32, 33)에 들어가기 전의 전송 타이밍을 도시하고 있으며, 도 3의 (B)는 인코더(31, 32, 33)로부터 출력되는 DVI 전송 타이밍을 도시하고 있다. 도 3의 (A)에 도시한 바와 같이, RGB 각 8 비트의 3 채널의 데이터에 계속하여, 비디오 블랭킹 기간(Blanking)이 설정된다. 도 3의 (B)에 도시한 바와 같이, 인코더(31), 인코더(32) 및 인코더(33)로부터의 출력은 10 비트로 변환되고, 각각 채널 2, 채널 1 및 채널 0의 3개의 독립된 채널을 구성하고 있다. 즉, R, G, B의 각각의 픽셀 데이터는 독립된 채널 0∼2에 의해 전송되고, 10 비트에 의해서 1 픽셀을 형성하여 전송된다. 비디오 블랭킹 기간은, 수평 동기(HSYNC), 수직 동기(VSYNC) 외에, CTL0/CTL1/CTL2/CTL3을 이용하여 픽셀 데이터 이외의 다른 데이터를 전송하는 것이 가능하다.
도 4는 본 실시예에서의 코드의 할당을 설명하기 위한 도면이다. 비디오 블랭킹 기간에는 4개의 코드를 할당하는 것이 가능하고, 그 중 한 코드이면, 비디오 블랭킹 기간이라고 판정할 수 있다. 도 4에서는, 코드 S0∼ S3의 4개의 코드로서, (bit1, bit0)의 (0, 0), (0, 1), (1, 0), (1, 1)에 대하여, 각각 10 비트의 CTRL 코드가 할당되어 있다. 이 4개의 코드를 사용하여, 픽셀 클럭당 각 채널에서 2 비트 합계 6 비트의 정보를 전송할 수 있으며, 이 중 수평 동기(HSYNC), 수직 동기(VSYNC)를 제외한 CTL0 ∼ CTL3의 4 비트가 중첩 데이터의 전송에 사용 가능하다.
본 실시예에서는, 블랭킹 기간을 사용하여 중첩 데이터를 전송하는 경우에, CTL0 ∼ CTL3의 4개 중 예를 들면 3개에 대하여, 반복하여 동일한 중첩 데이터를 전송하도록 구성하며, 중첩 데이터 1 비트를 CTL0 ∼ CTL2의 3 비트로 전송하고 있다. 이 때, 도 2에 도시한 버퍼(34)를 사용하여, 시간적으로 연속적인 데이터를 전송할 수 있다. 또한, 반복 데이터는, 채널마다 일정 클럭씩 어긋나게 전송해도 된다. 이와 같이, 동일한 중첩 데이터를 반복하여 전송함으로써, 부가 데이터 수신의 오류를 저감시킬 수 있게 된다.
도 5는, 도 1에 도시한 수신부(50)의 구성을 설명하기 위한 도면이다. 본 실시예가 적용되는 수신부(50)는, 송신부(30)로부터 출력된 10 비트의 직렬 데이터를 각각 8 비트인 RGB의 픽셀 데이터로 복조하는 디코더(51, 52, 53), 블랭킹 기간에 할당된 4개의 코드가 입력된 경우에 블랭킹 기간인 것(블랭킹 신호)을 출력하는 블랭킹 신호 생성부(54), 각 채널에 의해 이 4개의 코드가 복조된 결과를 입력하여 최종적으로 중첩 데이터를 결정하는 다수결 처리부(55), 예를 들면 오디오 데이터에 대하여 전송 시의 타이밍을 복원하여 출력하기 위한 버퍼(56)를 구비하고 있다.
또한, 전송된 클럭부터 직렬의 10 비트의 클럭을 생성함과 함께 안정된 병렬의 8 비트로 이루어진 픽셀 클럭으로 변환하는 PLL(57), 이 PLL(57)로부터의 픽셀클럭에 기초하여 중첩 데이터를 출력하기 위한 타이밍을 생성하는 타이밍 생성부(58)를 구비하고 있다. 또한, 모니터(20)측의 능력을 호스트인 디지털 튜너(10)측으로 전달하는 EDID(Extended Display Identification Data : 59)를 구비하고 있다. 블랭킹 신호 생성부(54)로부터 출력되는 블랭킹 신호에 기초하여, 블랭킹 기간에는 실제로 RGB의 픽셀 데이터를 출력하지 않도록 제어됨과 함께, 이 블랭킹 신호에 기초하여 중첩 데이터가 출력된다.
도 6은 전송되는 10 비트 열의 데이터에 대하여 수신부(50)에 의한 판단을 설명하기 위한 타이밍차트이다. 여기서는, 픽셀 클럭에 대응하여 픽셀 데이터와 중첩 데이터가 순서대로 수신된다. 블랭킹 신호 생성부(54)에서는, 픽셀 클럭에 대응하여 전송되는 10 비트의 데이터로부터 블랭킹 기간을 나타내는 비트 열을 추출하고, 데이터 인에이블 신호(DE)를 Low로 하여 출력하고 있고, 채널 0∼2의 3개의 채널로부터 정확한 블랭킹 신호가 생성된다. 또한, 전송되는 10 비트 데이터에 기초하여, 디코더(51∼53)는 S0∼S3의 2 비트를 생성하고, 디코더(53)는 HSYNC, VSYNC로서 출력하고, 디코더(51)의 1 비트 및 디코더(52)의 2 비트를 다수결 처리부(55)로 출력한다. 또한, 남은 1 비트는 CTL3으로서 출력된다.
도 6에서는, 도 4에 도시한 코드 S0→ S1→ S3→ S1의 순으로 10 비트 데이터가 전송되고, 이 10 비트 데이터에 기초하여, bit0에서는 0 → 1 → 1 → 1이 얻어지며, bit1에서는 0 → 0 → 1 → 0이 얻어진다. 이 비트 열에 의해, 중첩 데이터인 예를 들면 오디오 데이터를 얻을 수 있다.
또, 채널 1에서는 CTL0/CTL1이 할당되기 때문에, 예를 들면, bit0을 CTL0, bit1을 CTL1로서 취급된다. 또한, 채널 2에서는 CTL2/CTL3이 할당되기 때문에, 예를 들면 bit0을 CTL2, bit1을 CTL3으로서 취급된다. 본 실시예에서는 CTL0 ∼ CTL3 중에서, 예를 들면 3개에 대하여 동일한 데이터가 전송되어 에러레이트의 저감을 도모하고 있다. 그 때문에, 예를 들면 CTL0/CTL1에 동일한 데이터를 전송하기 위해서는, 송출측으로부터 코드 S0및 S3에 기초한 10 비트의 CTRL 코드가 채널 1을 통해 송출된다.
도 7A ∼ 도 7D는 다수결 처리부(55)에서 실시되는 제1 다수결 처리 방법을 설명하기 위한 도면이다. 도 7A, 도 7C, 도 7D에서 「Erase」는, 블랭킹 신호가 아닌 부분을 나타내고 있으며, 이 부분은 데이터가 없어진 것으로 해석할 수 있다. 각 채널의 디코더로부터는 Ri및 「Erase」가 출력된다.
여기서, Ri는 상술한 바와 같이 10bit의 CTRL Code를 디코드하여 얻어지는 bit0 및 bit1의 조합으로 이루어지는 것이다. 또한, Erase는 10bit의 비트 열이 블랭킹 신호가 아닌 경우, 즉 도 4에 도시한 4 종류의 CTRL 코드 중 어느 한 비트 열의 패턴에도 일치하지 않은 경우에 출력되는 것이다. 다수결 처리(61)에서는 디코더(51, 52)의 출력 R1, R2로부터 얻어지는 3 비트의 「1」의 개수와 「0」의 개수를 비교하여, 개수가 많은 쪽을 비트 출력으로 한다. 이 때, 「Erase」의 심볼은 개수에 포함시키지 않는다. 예를 들면, 3 비트 반복의 예로서, 도 7B에 도시한 3 비트의 반복의 예1에 도시한 바와 같이 반복을 얻을 수 있게 된다. 이 때, 「0」의 수가 2, 「1」의 수가 1로 되어, 「0」의 수가 많기 때문에, 다수결 처리(61)의 출력 Sout로서 「0」이 얻어진다. 또한, 「Erase」가 있는 경우의 일례로서, 도 7C에 도시한 3 비트의 반복의 예2와 같은 반복을 얻을 수 있게 된다. 이 때, R1의 「Erase」의 심볼을 제외하고, 「0」의 수가 0, 「1」의 수가 1이 된다. 결과적으로 「1」의 수가 많기 때문에, 다수결 처리(61)의 출력 Sout으로서 「1」을 얻을 수 있다.
이어서, 「Erase」가 있는 경우의 다른 예로서, 도 7D에 도시한 3 비트의 반복의 예3과 같은 반복을 얻을 수 있게 한다. 이 때, R2의「Erase」의 심볼을 제외하고, 「0」과 「1」이 동수로 되는 경우가 있다. 송신 데이터는 「0」이나 「1」의 연속인 것이 도중에서 변한 것이 분명하기 때문에, 도 4에 도시한 코드의 할당으로부터 해밍 거리가 작은 쪽으로 연판정하여 각각 출력한다. S0과 S2의 해밍 거리와, S1과 S3의 해밍 거리는, 모두 1로 작으며, 그 외의 해밍 거리는 9 또는 10으로 크기 때문에, S2인 경우에는 S0, 즉 다수결 처리(61)의 출력 Sout으로서 「0」을 얻을 수 있으며, S1인 경우에는 S3, 즉 다수결 처리(61)의 출력 Sout으로서 「1」이 얻어진다. 모두 「Erase」인 경우에는, 출력 Sout으로는 「1」, 「0」 모두 무방하다.
도 8은 다수결 처리부(55)에서 실시되는 제2 다수결 처리 방법을 설명하기 위한 도면이다. 여기서는, 도 7A ∼ 도 7C에서 설명한 다수결 처리(61) 외에 해밍거리가 가까운 것을 선택한 후, 다수결을 취하는 해밍 다수결 처리(62)를 마련한 점에 특징이 있다. 즉, 각 디코더(51, 52)로부터는 「Erase」인 경우에, 수신한 비트 열에 대하여 각 심볼에 할당된 비트 열과의 해밍 거리가 최소의 심볼 R'i가 동시에 출력되어, 이 해밍 거리에 기초한 판정이 고려된다. 여기서, 「해밍 거리」란, 수신된 비트 열이 오리지널 비트 열과 다른 비트를 추출하여 그 개수를 나타내는 것이며, 수가 작으면 일치도가 높고, 수가 크면 일치도가 낮아진다. 각 디코더(51, 52)에서는, 코드 S0∼ S3에 해당하는 4개의 CTL 코드와 입력된 비트 열과의 비교가 행해지며, 해밍 거리가 작아진 R'1, R'2가 출력된다. 해밍 다수결 처리(62)에서는, 각 디코더(51, 52)에서 출력된 R'1, R'2의 해당하는 비트의 「1」의 수와 「0」의 수가 많은 것이 출력된다.
즉, 도 8에 도시한 제2 다수결 처리 방법에서는, 모두 「Erase」인 경우 및「1」과 「0」의 수가 동수인 경우에는, 도 7A ∼ 도 7C에서 도시한 제1 다수결 처리 방법과 마찬가지의 값이 출력되며, 다수결 처리(61)의 결과가 Sout으로서 얻어진다. 모두 「Erase」인 경우(실제로 데이터가 없어졌을 때) 및 「1」과 「0」의 수가 동수인 경우에는, 코드 R'i를 이용하여 해밍 다수결 처리(62)로부터의 출력을 Sout으로 하고, 어느 쪽이라고 데이터를 결정할 수 없는 경우, 즉 데이터가 없어졌을 때를 보조할 수 있다.
도 9A 및 도 9B는 다수결 처리부(55)에서 실시되는 제3 다수결 처리 방법을설명하기 위한 도면이다. 이 제3 다수결 처리 방법에서는, 도 8에 도시한 제2 다수결 처리 방법에 대하여, 각 디코더(51, 52)로부터 출력되는 해밍 거리에 대하여, 잘못될 확률로부터 산출한 가중치를 곱하여, 연산하고 있다. 도 9A에 도시한 바와 같이, 각 디코더(51, 52)로부터는 모든 비트 열에 대하여, 각 심볼에 할당된 비트 열과의 해밍 거리가 최소의 심볼 R'i와, 그 해밍 거리 d1이 출력된다. 다수결 처리(63)에서는, 도 9B에 도시한 바와 같은 정보를 보유하고 있다. 즉, 해밍 거리 d와 선택된 심볼의 개개의 비트 j가 오류인 확률을 기초로 하여 결정된 계수 Wij가 사전에 정해져 준비되어 있다. 이 계수 Wjd는 통상 해밍 거리가 0일 때에 최대가 되고, 해밍 거리가 커짐에 따라 작아지도록 설정되어 있다.
다수결 처리(63)에서는, 얻어진 해밍 거리 di로 결정되는 계수 Wjdi에 대하여, 심볼 각각의 비트가 「1」일 때에 플러스의 수 Wjdi로 하고, 각각의 비트가 「0」일 때에 마이너스의 수 -Wjdi로 하여, 수신된 모든 비트에 대하여 그 합이 계산된다. 다수결 처리(63)로부터는 그 계산 결과가 플러스의 수인 경우에 「1」이 출력되고, 마이너스인 경우에 「0」이 출력된다.
도 10의 (A) 내지 도 10의 (D)는, 도 9A 및 도 9B에 도시된 제3 다수결 처리 방법에 의한 계산의 구체예를 설명하기 위한 도면이다. 여기서는, 다수결 처리(63)에 입력되는 심볼 R'i로서, 도 10의 (A)에 도시한 바와 같은 값이 얻어지며, 해밍 거리 di로서 도 10의 (B)에 도시한 바와 같은 값을 얻을 수 있게 하고 있다. 또, 가중 계수 Wjd로서, 도 10의 (C)에 도시한 값이 정해져 있는 것으로 한다. 구체적인 계산은 도 10의 (D)에 도시한다. 우선, 도 10의 (B)에 도시한 바와 같이 「d1」의 해밍 거리가 「4」이기 때문에, 도 10의 (C)로부터 얻어지는 계수 Wjd는 비트0에서 「2」, 비트1에서 「1」이 된다. 도 10의 (A)에 도시한 심볼 R'1에서는 비트0이 「0」, 비트 1이 「0」이기 때문에, 「2」 및「1」은 마이너스의 수가 되어, 「-2」,「-1」을 얻을 수 있다. 마찬가지로 하여, 심볼 R'2및 해밍 거리 d2로부터 「+32」를 얻을 수 있다. 이 때, 비트 1은 반복하여 사용되지 않기 때문에 제외된다. 이들 합은 「29」가 되고, 「0」보다 크며, 다수결 처리(63)로부터의 출력 Sout은 「1」을 얻을 수 있다. 이와 같이, 이 제3 다수결 처리 방법에서는, 가까운 것이 어떤 확률로 발생할지에 기초한 가중치에 기초하여 판정함으로써, 단순한 다수결에 비교하여 에러레이트를 크게 개선할 수 있다.
도 11은 전송로의 에러에 대하여, 실제로 수취하는 심볼에서의 데이터 에러와의 관계를 도시한 도면이다. 도 11의 횡축은 전송로의 에러의 값을 나타내며, 종축은 수취하는 출력에 포함되는 데이터의 에러의 값을 나타내고 있다. 도 11에서, CTLO 및 CTL1은 각각의 CTL을 그대로 전송된 경우이며, 도 11에 도시한 ① ∼ ③은, 본 실시예에서의 다수결 처리를 이용한 결과를 나타내고 있다. ①은 상술한 제1 다수결 처리 방법, ②는 제2 다수결 처리 방법, ③은 제3 다수결 처리 방법을 나타내고 있으며, 그 가중치는 우측 위의 도면에 도시한 바와 같은 값이다. 여기서는, 동일한 중첩 데이터가 전송되는 CTL0, CTL1, CTL2의 3개에 대하여, 가중치가 결정되어 있다. 이와 같이, 단독으로 중첩 데이터를 전송하는 경우에 비교하여, ① ∼ ③과 같이 동일한 중첩 데이터를 복수회 전송함으로써, 출력되는 데이터의 에러는 개선되는 것을 알 수 있다. 또한, 단순히 다수결을 취하는 「① 제1 다수결 처리 방법」에 비교하고, 「Erase」로 인해 다수결에 의해 판정이 어느 쪽이라고도 할 수 없는 경우에 거리의 최소 심볼로 판정하는 「② 제2 다수결 처리 방법」에 의해, 에러레이트를 매우 저감시킬 수 있게 된다. 또한, 거리의 가중치에 의해 유연하게 판정하는 「③ 제3 다수결 처리 방법」을 채용함으로써, 에러레이트의 개선 효과를 보다 높일 수 있다.
이상, 상술한 바와 같이, 본 발명의 데이터 전송 방법에 따르면, 부가 데이터 수신의 오류를 저감시킬 수 있다. 또한, 본 발명이 적용되는 비디오 데이터의 수신 장치 등에 따르면, 회로 구성을 간략화하여 중첩 데이터에 대한 에러레이트의 개선을 도모할 수 있다.
Claims (12)
- 디지털 디스플레이 접속용 인터페이스를 이용한 데이터 전송 방법에 있어서,전송해야 할 비디오 신호를 상기 비디오 신호를 구성하는 픽셀의 데이터 길이보다 긴 비트 열로 변환하고,변환된 상기 비트 열에서의 상기 비디오 신호가 전송되지 않은 블랭킹 기간에 대하여 복수의 비트 열을 할당하며,하나 또는 복수의 전송로에 할당되는 상기 복수의 비트 열을 이용하여 동일한 중첩 데이터를 복수회 전송하는 것을 특징으로 하는 데이터 전송 방법.
- 제1항에 있어서,전송되는 상기 중첩 데이터는, 상기 블랭킹 기간을 나타내는 복수의 코드를 이용하여 전송되는 것을 특징으로 하는 데이터 전송 방법.
- 제1항에 있어서,전송되는 상기 중첩 데이터는, 오디오 신호인 것을 특징으로 하는 데이터 전송 방법.
- 데이터 수신 방법에 있어서,디지털 디스플레이 접속용 인터페이스에 접속되어, 복수 종류의 비트 열로표현되는 블랭킹 기간을 포함하는 디지털 비디오 신호를 수신하고,수신된 상기 디지털 비디오 신호로부터 상기 블랭킹 기간을 나타내는 특정한 비트 열을 추출하며,추출된 비트 열이 복조된 결과에 대하여 다수결을 행하여 출력 데이터를 결정하는 것을 특징으로 하는 데이터 수신 방법.
- 비디오 데이터 송신 장치에 있어서,전송해야 할 비디오 데이터 및 해당 비디오 데이터에 부가되는 중첩 데이터를 입력하는 입력 수단과,상기 입력 수단에 의해 입력된 상기 비디오 데이터를 직렬 데이터로 변환함 과 함께, 비디오 블랭킹 기간에 할당되는 복수의 비트 열에 대하여 동일한 상기 중첩 데이터를 포함시켜 부호화하는 부호화 수단,을 포함하는 것을 특징으로 하는 비디오 데이터 송신 장치.
- 제5항에 있어서,상기 입력 수단은, R, G, B 또는 Y, R-Y, B-Y의 비디오 데이터와 상기 중첩 데이터인 오디오 데이터를 입력하고,상기 부호화 수단은, 상기 입력 수단에 의해 입력된 R, G, B 또는 Y, R-Y, B-Y의 비디오 데이터를 상기 비디오 데이터의 비트 길이보다도 긴 코드에 할당하며, R, G, B 또는 Y, R-Y, B-Y의 각각 독립된 채널에 대응하여 변환하고, 각 채널의 상기 비디오 블랭킹 기간에 할당되는 복수의 코드에 대하여 동일한 상기 오디오 데이터를 포함시키는 것을 특징으로 하는 비디오 데이터 송신 장치.
- 비디오 신호 수신 장치에 있어서,디지털 디스플레이 접속용 인터페이스에 접속되어, 복수 종류의 비트 열로 표현되는 블랭킹 기간을 포함하는 디지털 비디오 신호를 수신하는 수신 수단과,상기 수신 수단에 의해 수신된 상기 디지털 비디오 신호로부터 상기 블랭킹 기간을 나타내는 특정한 비트 열을 추출하는 비트 열 추출 수단과,상기 비트 열 추출 수단에 의해 추출된 비트 열을 복조하는 복조 수단과,상기 복조 수단에 의해 복조된 결과로부터 다수결에 의해 출력 데이터를 결정하는 출력 데이터 결정 수단을 포함하는 것을 특징으로 하는 비디오 신호 수신 장치.
- 제7항에 있어서,상기 출력 데이터 결정 수단은, 상기 블랭킹 기간을 나타내는 것으로서 각 심볼에 할당된 비트 열과 상기 수신 수단에 의해 수신된 비트 열과의 해밍(hamming) 거리가 최단의 비트 열을 선택하여 출력 데이터를 결정하는 것을 특징으로 하는 비디오 신호 수신 장치.
- 제8항에 있어서,상기 출력 데이터 결정 수단은, 상기 해밍 거리가 최단의 비트 열이 오류일 확률을 기초로 하여 출력 데이터를 결정하는 것을 특징으로 하는 비디오 신호 수신 장치.
- 디지털 디스플레이 접속용 인터페이스에 접속되는 비디오 신호 수신 장치에 있어서,복수 종류의 비트 열로 표현되는 블랭킹 기간에 대하여, 동일 종류의 비트 열이 복수 횟수 전송되는 디지털 비디오 신호를 수신하는 수신 수단과,상기 수신 수단에 의해 수신된 상기 디지털 비디오 신호로부터 복수 횟수 전송되는 상기 동일 종류의 비트 열에 기초하여, 오디오 데이터를 출력하는 오디오 데이터 출력 수단을 포함하는 것을 특징으로 하는 비디오 신호 수신 장치.
- 송신측으로부터 수신측에 대하여, 하나 또는 복수의 전송로를 이용하여 디지털 비디오 신호를 전송하는 비디오 신호 송수신 시스템에 있어서,상기 송신측은, 송신해야 할 비디오 신호를 상기 비디오 신호를 구성하는 픽셀의 데이터 길이보다 긴 비트 열로 변환하고, 해당 비트 열에서의 해당 픽셀의 데이터가 전송되지 않은 블랭킹 기간에 대하여 복수의 비트 열을 할당하고, 해당 복수의 비트 열을 이용하여 동일한 중첩 데이터를 복수회 전송하고,상기 수신측은,수신된 데이터로부터 상기 블랭킹 기간을 나타내는 특정한 비트 열을 추출하고, 추출된 비트 열이 복조된 결과에 대하여 다수결을 행하여 출력 데이터를 결정하는 것을 특징으로 하는 비디오 신호 송수신 시스템.
- 디지털 디스플레이 접속용 인터페이스를 이용하여 전송해야 할 비디오 신호를 해당 비디오 신호를 구성하는 픽셀의 데이터 길이보다 긴 비트 열로 변환하여 데이터 전송을 가능하게 하는 컴퓨터에 대하여,변환된 상기 비트 열에서의 상기 비디오 신호가 전송되지 않은 블랭킹 기간에 대하여 복수의 비트 열을 할당하는 수단과,하나 또는 복수의 전송로에 할당되는 상기 복수의 비트 열을 이용하여 동일한 중첩 데이터를 복수회 전송하는 수단을 구비하는 것으로 하여 상기 컴퓨터를 기능시키기 위한 컴퓨터에 의해 판독 가능한 프로그램.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2001-00026118 | 2001-02-01 | ||
JP2001026118A JP3895115B2 (ja) | 2001-02-01 | 2001-02-01 | データ伝送方法、データ送信装置、およびデータ受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020093876A true KR20020093876A (ko) | 2002-12-16 |
KR100846051B1 KR100846051B1 (ko) | 2008-07-11 |
Family
ID=18890995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027013081A KR100846051B1 (ko) | 2001-02-01 | 2002-01-28 | 데이터 전송 방법 및 수신 방법, 비디오 데이터 송신 장치및 수신 장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7230650B2 (ko) |
EP (3) | EP1359756A4 (ko) |
JP (1) | JP3895115B2 (ko) |
KR (1) | KR100846051B1 (ko) |
CN (1) | CN100407788C (ko) |
CA (1) | CA2404926C (ko) |
TW (1) | TW543329B (ko) |
WO (1) | WO2002062063A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100846795B1 (ko) * | 2006-11-24 | 2008-07-16 | 삼성전자주식회사 | Rgb 코덱 기반의 동영상 송수신 방법 및 그 장치 |
KR101047107B1 (ko) * | 2003-12-29 | 2011-07-07 | 엘지디스플레이 주식회사 | 액정 표시 장치의 데이터 전송 장치 및 방법 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002073812A1 (fr) * | 2001-03-14 | 2002-09-19 | Matsushita Electric Industrial Co., Ltd. | Procede de codage de correction d'erreur, procede de decodage de correction d'erreur et appareils de codage et de decodage de correction d'erreur |
US20030142240A1 (en) * | 2002-01-29 | 2003-07-31 | Koninklijke Philips Electronics N.V. | Device and method for interfacing digital video processing devices |
US20050131863A1 (en) * | 2003-12-11 | 2005-06-16 | W. Daniel Hillis | Reception of spatial-to-temporal translated data |
JP2005260651A (ja) * | 2004-03-12 | 2005-09-22 | Sony Corp | 画像処理装置および方法、表示装置および方法、並びに電子装置 |
TWI248766B (en) * | 2004-09-22 | 2006-02-01 | Mitac Technology Corp | Video integration device and processing method thereof |
WO2006066606A1 (en) * | 2004-12-22 | 2006-06-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Data flow control with duplicate acknowledgment |
US8675631B2 (en) | 2005-03-10 | 2014-03-18 | Qualcomm Incorporated | Method and system for achieving faster device operation by logical separation of control information |
US8144824B2 (en) | 2005-03-10 | 2012-03-27 | Qualcomm Incorporated | Trend influenced time tracking |
US7623607B2 (en) | 2005-10-31 | 2009-11-24 | Qualcomm Incorporated | Methods and apparatus for determining timing in a wireless communication system |
US8948329B2 (en) | 2005-12-15 | 2015-02-03 | Qualcomm Incorporated | Apparatus and methods for timing recovery in a wireless transceiver |
KR101266168B1 (ko) | 2006-08-16 | 2013-05-21 | 삼성전자주식회사 | 영상의 부호화, 복호화 방법 및 장치 |
JP5240491B2 (ja) * | 2007-06-26 | 2013-07-17 | ソニー株式会社 | 送信装置および受信装置 |
KR20090008045A (ko) * | 2007-07-16 | 2009-01-21 | 삼성전자주식회사 | 디스플레이장치, 호스트 장치 및 그 제어방법 |
JP2009100412A (ja) * | 2007-10-19 | 2009-05-07 | Panasonic Corp | 映像伝送装置、映像送信装置および映像受信装置 |
US20100171883A1 (en) * | 2008-06-13 | 2010-07-08 | Element Labs, Inc. | Data Transmission Over a Video Link |
JP2010008881A (ja) * | 2008-06-30 | 2010-01-14 | Casio Comput Co Ltd | データ処理装置及びデータ処理方法 |
CN102333038B (zh) * | 2011-10-21 | 2013-11-13 | 上海交通大学 | 一种基于片上网络的无死锁路由方法 |
US9648273B2 (en) * | 2012-09-21 | 2017-05-09 | Panasonic Intellectual Property Management Co., Ltd. | Transmission system for transmitting high-resolution video signal by performing multi-value transmission changing in amplitude direction |
CN102930849A (zh) * | 2012-11-05 | 2013-02-13 | 黑龙江省电力有限公司信息通信分公司 | 通过串行通讯接口推送叠加显示内容的显示器 |
US9967500B2 (en) * | 2014-09-29 | 2018-05-08 | Samsung Electronics Co., Ltd. | Systems and methods of selective output for reducing power |
US10057523B1 (en) * | 2017-02-13 | 2018-08-21 | Alexander Krymski | Image sensors and methods with multiple phase-locked loops and serializers |
US10783298B2 (en) * | 2017-10-13 | 2020-09-22 | Bank Of America Corporation | Computer architecture for emulating a binary correlithm object logic gate |
US10719339B2 (en) * | 2017-10-18 | 2020-07-21 | Bank Of America Corporation | Computer architecture for emulating a quantizer in a correlithm object processing system |
US10915337B2 (en) * | 2017-10-18 | 2021-02-09 | Bank Of America Corporation | Computer architecture for emulating correlithm object cores in a correlithm object processing system |
US10810028B2 (en) * | 2017-10-18 | 2020-10-20 | Bank Of America Corporation | Computer architecture for detecting members of correlithm object cores in a correlithm object processing system |
US10810026B2 (en) * | 2017-10-18 | 2020-10-20 | Bank Of America Corporation | Computer architecture for emulating drift-away string correlithm objects in a correlithm object processing system |
US10824452B2 (en) * | 2017-10-18 | 2020-11-03 | Bank Of America Corporation | Computer architecture for emulating adjustable correlithm object cores in a correlithm object processing system |
US10789081B2 (en) * | 2017-10-18 | 2020-09-29 | Bank Of America Corporation | Computer architecture for emulating drift-between string correlithm objects in a correlithm object processing system |
US10929709B2 (en) * | 2018-09-17 | 2021-02-23 | Bank Of America Corporation | Computer architecture for mapping a first string correlithm object to a second string correlithm object in a correlithm object processing system |
US10997143B2 (en) * | 2018-11-15 | 2021-05-04 | Bank Of America Corporation | Computer architecture for emulating single dimensional string correlithm object dynamic time warping in a correlithm object processing system |
US11468259B2 (en) * | 2019-07-24 | 2022-10-11 | Bank Of America Corporation | Computer architecture for performing division using correlithm objects in a correlithm object processing system |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231492A (en) * | 1989-03-16 | 1993-07-27 | Fujitsu Limited | Video and audio multiplex transmission system |
JP3060507B2 (ja) * | 1990-09-11 | 2000-07-10 | ソニー株式会社 | ディジタル信号伝送装置 |
JP2861518B2 (ja) * | 1991-09-03 | 1999-02-24 | 日本電気株式会社 | 適応多重化方式 |
US5406569A (en) | 1991-10-31 | 1995-04-11 | Sony Corporation | Error correcting apparatus for digital data and digital synchronizing detecting apparatus |
JPH05129964A (ja) | 1991-10-31 | 1993-05-25 | Sony Corp | デジタルデータのエラー訂正装置 |
WO1993018613A1 (en) * | 1992-03-11 | 1993-09-16 | Thomson Consumer Electronics, Inc. | Auxiliary video data slicer |
KR970702662A (ko) * | 1995-01-30 | 1997-05-13 | 이데이 노부유키 | 데이터 전송 장치, 데이터 전송 방법 및 이를 적용한 비디오 카메라 시스템(Data transmitting device, data transmitting method and video camera system using them) |
KR100188084B1 (ko) * | 1995-05-12 | 1999-06-01 | 김광호 | 비디오 신호선을 이용한 오디오 데이타의 전달 장치 및 그 방법 |
US5835498A (en) * | 1995-10-05 | 1998-11-10 | Silicon Image, Inc. | System and method for sending multiple data signals over a serial link |
US5974464A (en) * | 1995-10-06 | 1999-10-26 | Silicon Image, Inc. | System for high speed serial video signal transmission using DC-balanced coding |
US5751731A (en) * | 1995-10-18 | 1998-05-12 | Telefonaktiebolaget Lm Ericsson | Simplifying decoding of codewords in a wireless communication system |
JP2768338B2 (ja) * | 1995-12-26 | 1998-06-25 | 日本電気株式会社 | オーデイオビデオインタフエース回路 |
KR20000065136A (ko) * | 1996-05-01 | 2000-11-06 | 요트.게.아. 롤페즈 | 부가데이터를포함하는텔레비전신호 |
JP2970558B2 (ja) * | 1996-10-25 | 1999-11-02 | 日本電気株式会社 | オーディオ/ビデオ/コンピュータグラフィクス同期再生合成方式及び方法 |
US6141691A (en) * | 1998-04-03 | 2000-10-31 | Avid Technology, Inc. | Apparatus and method for controlling transfer of data between and processing of data by interconnected data processing elements |
JP2000022771A (ja) * | 1998-07-01 | 2000-01-21 | Nec Corp | フォールバックモードにおける受信方法および受信器 |
US6564269B1 (en) * | 1998-09-10 | 2003-05-13 | Silicon Image, Inc. | Bi-directional data transfer using the video blanking period in a digital data stream |
US6870930B1 (en) * | 1999-05-28 | 2005-03-22 | Silicon Image, Inc. | Methods and systems for TMDS encryption |
US20020163598A1 (en) * | 2001-01-24 | 2002-11-07 | Christopher Pasqualino | Digital visual interface supporting transport of audio and auxiliary data |
US7356051B2 (en) * | 2001-01-24 | 2008-04-08 | Broadcom Corporation | Digital visual interface with audio and auxiliary data cross reference to related applications |
US7088398B1 (en) * | 2001-12-24 | 2006-08-08 | Silicon Image, Inc. | Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data |
-
2001
- 2001-02-01 JP JP2001026118A patent/JP3895115B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-28 US US10/239,679 patent/US7230650B2/en not_active Expired - Lifetime
- 2002-01-28 KR KR1020027013081A patent/KR100846051B1/ko active IP Right Grant
- 2002-01-28 EP EP02716414A patent/EP1359756A4/en not_active Ceased
- 2002-01-28 EP EP11156859A patent/EP2375740A3/en not_active Withdrawn
- 2002-01-28 CN CN028007654A patent/CN100407788C/zh not_active Expired - Lifetime
- 2002-01-28 EP EP11156856A patent/EP2375739A3/en not_active Withdrawn
- 2002-01-28 CA CA2404926A patent/CA2404926C/en not_active Expired - Lifetime
- 2002-01-28 WO PCT/JP2002/000597 patent/WO2002062063A1/ja active Application Filing
- 2002-02-01 TW TW091101805A patent/TW543329B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101047107B1 (ko) * | 2003-12-29 | 2011-07-07 | 엘지디스플레이 주식회사 | 액정 표시 장치의 데이터 전송 장치 및 방법 |
KR100846795B1 (ko) * | 2006-11-24 | 2008-07-16 | 삼성전자주식회사 | Rgb 코덱 기반의 동영상 송수신 방법 및 그 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN1459196A (zh) | 2003-11-26 |
EP2375740A2 (en) | 2011-10-12 |
CN100407788C (zh) | 2008-07-30 |
CA2404926A1 (en) | 2002-09-25 |
WO2002062063A1 (en) | 2002-08-08 |
JP3895115B2 (ja) | 2007-03-22 |
TW543329B (en) | 2003-07-21 |
US20030147005A1 (en) | 2003-08-07 |
KR100846051B1 (ko) | 2008-07-11 |
US7230650B2 (en) | 2007-06-12 |
EP2375739A2 (en) | 2011-10-12 |
EP1359756A1 (en) | 2003-11-05 |
EP2375739A3 (en) | 2011-11-02 |
EP1359756A4 (en) | 2009-12-16 |
EP2375740A3 (en) | 2011-11-02 |
CA2404926C (en) | 2011-12-13 |
JP2002229536A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100846051B1 (ko) | 데이터 전송 방법 및 수신 방법, 비디오 데이터 송신 장치및 수신 장치 | |
US7327381B2 (en) | Signal transmission system, signal transmitter, and signal receiver | |
US7146051B2 (en) | Apparatus for and method of transmitting optical signal of graphic signal | |
JP4008688B2 (ja) | 信号送信装置及び信号受信装置 | |
US6954234B2 (en) | Digital video data signal processing system and method of processing digital video data signals for display by a DVI-compliant digital video display | |
US20070263122A1 (en) | Digital Image Transmission Apparatus | |
US6492983B2 (en) | Video signal display system | |
AU4892700A (en) | Apparatus and method of interfacing video information in computer system | |
KR100541755B1 (ko) | 베이스밴드 영상 전송 시스템 | |
US20090055694A1 (en) | Apparatus and method for measuring skew in serial data communication | |
WO2008032930A1 (en) | Method and apparatus for transmitting/receiving data | |
US7450117B2 (en) | Apparatus and method for restoring active signal and synchronous signal | |
US20080084502A1 (en) | Method and apparatus for transmitting/receiving data | |
JP4839394B2 (ja) | データ受信装置およびデータ受信方法 | |
JP2005318644A (ja) | データ伝送方法、データ受信方法、ビデオ信号送信装置、ビデオ信号受信装置、およびプログラム | |
US20050089066A1 (en) | Video signal transmission system and method | |
CN114845150A (zh) | 一种显示屏多视频显示同步系统、方法、设备及存储介质 | |
KR20080031556A (ko) | 데이터 송수신 장치 및 방법 | |
KR20040006348A (ko) | 디지털 비디오 시스템의 신호처리장치 및 방법 | |
JPH10133626A (ja) | Pdp表示装置 | |
JP2005109717A (ja) | 映像データ処理装置及び方法 | |
JPH10285560A (ja) | 映像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 11 |