JPH10133626A

JPH10133626A - Ｐｄｐ表示装置

Info

Publication number: JPH10133626A
Application number: JP8288237A
Authority: JP
Inventors: Kazuhiro Chiba; 和弘千葉; Akira Wada; 明和田; Akinaga Heiji; 晃永瓶子; Akira Ichimatsu; 明一松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-10-30
Filing date: 1996-10-30
Publication date: 1998-05-22

Abstract

(57)【要約】【課題】ＰＤＰ駆動部で発生する放電ノイズがＡ／Ｄ
変換器のグランドと電源のグランドとの結線を介してＡ
／Ｄ変換器内のアナログ信号に混入する。【解決手段】電源１１４から供給される電力を伝送し
出力するものであって、入力側の第１のグランドと出力
側の第２のグランドとを分離した電力伝送手段３と、Ｐ
ＤＰ処理部１０７からの出力をＰＤＰ駆動部１１３に伝
送するものであって、その入力段のグランドが第２のグ
ランドと共通であり、かつその出力段のグランドが第１
のグランドと共通である伝送手段２００とを備え、電力
伝送手段３からの出力をＡ／Ｄ変換器１０２の電源電圧
とし、Ａ／Ｄ変換器１０２のグランドを第２のグランド
と共通にしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プラズマ・ディ
スプレイ・パネル（以下、ＰＤＰと称す）を用いたＰＤ
Ｐ表示装置に関するものであり、特にＰＤＰ表示装置を
駆動することにより発生するノイズによる表示画像の劣
化を防止するＰＤＰ表示装置に関するものである。

【０００２】

【従来の技術】図３１は、特公昭５３−１７４５３号公
報に記載された従来のＰＤＰ表示装置の構成を示すブロ
ック図である。図において、１０１は映像信号入力端子
で、アナログの映像信号が入力される。１０２は映像信
号入力端子１０１から入力されたアナログの映像信号を
デジタルの映像信号である映像データに変換するＡ／Ｄ
変換器である。１０３は映像信号入力端子１０１から入
力されたアナログの映像信号に含まれる同期信号を分離
する同期分離器である。１０７はＰＤＰ処理部であっ
て、メモリ１０４、ＰＷＭ変調器１０５およびタイミン
グ発生器１０６を有し、Ａ／Ｄ変換器１０２および同期
分離器１０３からの出力信号に応じてＰＷＭ変調器１０
５よりＰＷＭパルスを発生し、タイミング発生器１０６
より走査パルスを発生する。

【０００３】１１３はＰＤＰ処理部１０７からの出力信
号を入力信号とし、この入力信号に応じてＰＤＰ１１２
を駆動するＰＤＰ駆動部である。ＰＤＰ駆動部１１３は
水平駆動器１０８、水平結合線１０９、垂直駆動器１１
０、垂直結合線１１１およびＰＤＰ１１２を有する。１
１４は電源であり、Ａ／Ｄ変換器１０２、同期分離器１
０３、ＰＤＰ処理部１０７およびＰＤＰ駆動部１１３に
電力を供給する。また、Ａ／Ｄ変換器１０２、同期分離
器１０３、ＰＤＰ処理部１０７および電源１１４を接地
するためのグランド（図示せず）は共通である。

【０００４】次に、ＰＤＰ表示装置の動作を説明する。
映像信号入力端子１０１に入力されたアナログの映像信
号ｖは、Ａ／Ｄ変換器１０２と同期分離器１０３に各々
接続される。また、Ａ／Ｄ変換器１０２は、例えば１２
ＭＨｚの標本化周波数と８ビットの量子化ビット数で赤
成分のアナログの映像信号（または映像信号ｒ）、緑成
分のアナログの映像信号（または映像信号ｇ）および青
成分のアナログの映像信号（または映像信号ｂ）の各々
を赤成分のデジタルの映像信号（または映像データ
Ｒ）、緑成分のデジタルの映像信号（または映像データ
Ｇ）および青成分のデジタルの映像信号（または映像デ
ータＢ）に変換し出力する。なお前記で示したアナログ
の映像信号ｒ、映像信号ｇ、映像信号ｂを一括して映像
信号ｖと称す。また、デジタルの映像データＲ、映像デ
ータＧ、映像データＢを一括して映像データと称す。

【０００５】同期分離器１０３は、アナログの映像信号
ｖから水平同期信号Ｈ、垂直同期信号Ｖを分離して出力
する。また、映像データと水平同期信号Ｈと垂直同期信
号Ｖとを有する情報を映像情報と称す。さらにまた、メ
モリ１０４は、映像データを所定番地に順に記憶し、水
平同期信号Ｈの周期毎に映像データを読み出す。また、
ＰＷＭ変調器１０５は、基準クロックを映像データ毎に
計数し、各々の水平同期に対応したＰＷＭパルスを出力
する。さらに、タイミング発生器１０６は、Ａ／Ｄ変換
器１０２、メモリ１０４、ＰＷＭ変調器１０５の各種ク
ロック信号および垂直駆動器１１０の走査パルスとを発
生する。

【０００６】また、水平駆動器１０８は、５Ｖ系のＰＷ
Ｍパルスを水平電圧Ｖｈに振幅変換する。水平結合線１
０９は、水平駆動器１０８により振幅変換した水平電圧
ＶｈをＰＤＰ１１２に供給する。さらに、垂直駆動器１
１０は、５Ｖ系の走査パルスを垂直電圧Ｖｖに振幅変換
する。垂直結合線１１１は、垂直駆動器１１０により振
幅変換した垂直電圧ＶｖをＰＤＰ１１２に供給する。さ
らにまた、電源１１４は、ＰＤＰ処理部１０７の５Ｖ電
圧やＰＤＰ駆動部１１３の高電圧（Ｖｈ、Ｖｖ）と基準
グランドＧＤを出力する。

【０００７】ＰＤＰ１１２の表示画素数が横６４０×縦
４８０で、１画素がＲとＧとＢとの３セル構成のカラー
表示の場合、表示セル数は横１９２０×縦４８０とな
り、水平結合線１０９の総数は１９２０となり、垂直結
合線１１１の総数は４８０となる。

【０００８】水平電圧Ｖｈと垂直電圧Ｖｖの電位差が所
定電圧を越えると発光が始まる。このとき各階調は、表
示セル（図示せず）ごとに発光時間を制御して再現す
る。

【０００９】図３２は、Ａ／Ｄ変換器１０２の具体的な
構成を示すブロック図である。図において、１０１ａ、
１０１ｂ、１０１ｃは映像信号入力端子である。１１５
ａ、１１５ｂおよび１１５ｃはアンプである。アンプ１
１５ａは入力された映像信号ｒを増幅する。アンプ１１
５ｂは入力された映像信号ｇを増幅する。アンプ１１５
ｃは入力された映像信号ｂを増幅する。１１６ａ、１１
６ｂおよび１１６ｃはクランプ回路である。また、１１
７はクランプ回路１１６ａ、１１６ｂおよび１１６ｃに
入力するクランプパルスの入力端子である。１１８ａお
よび１１８ｂは基準電圧を発生するための電圧発生器で
あり、例えばその基準電圧の大きさがＥ１、Ｅ２である
直流電源である。１１９はＡ／Ｄ変換部であり、Ａ／Ｄ
変換部１１９は映像信号ｒをＡ／Ｄ変換するＡ／Ｄ変換
回路１１９ａ、映像信号ｇをＡ／Ｄ変換するＡ／Ｄ変換
回路１１９ｂおよび映像信号ｂをＡ／Ｄ変換するＡ／Ｄ
変換回路１１９ｃを有する。１２０は標本化パルスの入
力端子である。クランクパルス、標本化パルスは例えば
タイミング発生器１０６より送られる。

【００１０】１２１ａ、１２１ｂおよび１２１ｃは映像
データの出力端子である。１２２はデジタルグランドで
あり、デジタルグランド１２２はＡ／Ｄ変換回路１１９
ａ、Ａ／Ｄ変換回路１１９ｂおよびＡ／Ｄ変換回路１１
９ｃから出力するデジタル出力信号のグランドである。
１２３はアナロググランドであり、アナロググランド１
２３はアンプ１１５ａ、アンプ１１５ｂおよびアンプ１
１５ｃに入力するアナログ入力信号のグランドである。

【００１１】クランプ回路１１６ａ、クランプ回路１１
６ｂおよびクランプ回路１１６ｃは、入力端子１１７か
ら入力されるクランプパルスで各々の増幅された映像信
号ｖを所定電圧にクランプし、黒レベルの変動を除く。
Ａ／Ｄ変換回路１１９ａ、Ａ／Ｄ変換回路１１９ｂおよ
びＡ／Ｄ変換回路１１９ｃは、電圧発生器１１８ａの基
準電圧Ｅ１、電圧発生器１１８ｂの基準電圧Ｅ２および
入力端子１２０から入力される標本化パルスに応じて、
クランプ回路１１６ａ、クランプ回路１１６ｂおよびク
ランプ回路１１６ｃから出力された各々の色成分のアナ
ログの映像信号を対応する色成分のデジタルの映像信号
に変換し、出力端子１２１ａ、出力端子１２１ｂおよび
出力端子１２１ｃから出力することにより映像データを
得る。

【００１２】アナロググランド１２３とデジタルグラン
ド１２２の接続は、アナログ信号にデジタルノイズが混
入することを極力低減するために、Ａ／Ｄ変換回路１１
９の近辺で行う。

【００１３】図３３はＰＤＰ表示装置とＶＣＲ装置、Ｄ
ＶＤ装置等の関連装置とを接続した場合の構成を示す図
である。図において、３２はＰＤＰ表示装置である。３
３はＡＣコンセント、３４はテレビジョン放送電波を受
信するためのアンテナである。３５はＶＣＲ装置、３６
はＤＶＤ装置、３７はゲーム装置、３８はＰＣ（パーソ
ナル・コンピュータ）装置である。１５０はＶＣＲ装置
３５、ＤＶＤ装置３６、ゲーム装置３７およびＰＣ装置
３８の各装置とＰＤＰ表示装置３２との間をつなぐケー
ブルである。図に示すように多数のケーブル１５０がＰ
ＤＰ表示装置３２に接続される使用形態になっている。

【００１４】

【発明が解決しようとする課題】従来のＰＤＰ表示装置
は、電源１１４のグランド、ＰＤＰ処理部のグランドお
よびＡ／Ｄ変換器１０２のグランドが共通であるため、
ＰＤＰ駆動部１１３で高速スイッチングが行われ、その
変化点で放電ノイズまたはスイッチングノイズなどのノ
イズが発生し、基準グランドＧＤおよび電源１１４のグ
ランドの結線あるいは基板パターンを介してＰＤＰ処理
部１０７およびＡ／Ｄ変換器１０２に伝播する。特に、
Ａ／Ｄ変換器１０２にノイズが混入したとき、Ａ／Ｄ変
換器１０２内のデジタルグランド１２２とアナロググラ
ンド１２３とが共通であるためにノイズがアナロググラ
ンド１２３に伝播し、映像信号ｖにノイズが混入する。
また、ＰＤＰ駆動部１１３で発生するノイズは映像信号
ｖに比して無視できないものであるため、ノイズが混入
した場合、映像信号ｖのＳ／Ｎを著しく劣化させ、ひい
てはＰＤＰの表示画像が著しく劣化するという問題点が
あった。

【００１５】さらに、図３３のようにテレビジョン装置
としての機能を持たせた場合、ＰＤＰ表示装置は壁掛け
を指向して開発されており、ＰＤＰ表示装置３２を壁な
どに掛けた場合、数多くのケーブル１５０が壁に垂れ下
がるような構成になるため、接続不良が発生しやすく見
栄えが悪いといった欠点もある。

【００１６】この発明は、上述のような課題を解決する
ためになされたもので、ＰＤＰ駆動部で発生する放電ノ
イズ、スイッチングノイズなどのノイズによる表示画像
の劣化のないＰＤＰ表示装置を得ることを目的とする。
さらに、表示画面を壁に掛けるような構成にした場合、
ケーブルの数を少なくし見栄えの良いＰＤＰ表示装置を
得るためになされたものである。

【００１７】

【課題を解決するための手段】この発明のＰＤＰ表示装
置は、入力されるアナログの映像信号をデジタルの映像
信号である映像データに変換するＡ／Ｄ変換器と、アナ
ログの映像信号に含まれる水平同期信号および垂直同期
信号を取り出す同期分離器と、Ａ／Ｄ変換器および同期
分離器の出力からＰＤＰを駆動するための情報を出力す
るＰＤＰ処理部と、ＰＤＰ処理部の出力に応じてＰＤＰ
を駆動し、映像データをＰＤＰに表示するＰＤＰ駆動部
と、Ａ／Ｄ変換器、同期分離器およびＰＤＰ駆動部に電
力を供給する電源と、電源から供給される電力を伝送し
出力するものであって、入力側の第１のグランドと出力
側の第２のグランドとを分離した電力伝送手段と、ＰＤ
Ｐ処理部からの出力をＰＤＰ駆動部に伝送するものであ
って、その入力段のグランドが第２のグランドと共通で
あり、かつその出力段のグランドが第１のグランドと共
通である信号伝送手段とを備え、電力伝送手段からの出
力をＡ／Ｄ変換器の電源電圧とし、Ａ／Ｄ変換器のグラ
ンドを第２のグランドと共通にしたものである。

【００１８】この発明のＰＤＰ表示装置は、入力される
アナログの映像信号をデジタルの映像信号である映像デ
ータに変換するＡ／Ｄ変換器と、アナログの映像信号に
含まれる水平同期信号および垂直同期信号を取り出す同
期分離器と、Ａ／Ｄ変換器および同期分離器の出力から
ＰＤＰを駆動するための情報を出力するＰＤＰ処理部
と、ＰＤＰ処理部の出力に応じてＰＤＰを駆動し、映像
データをＰＤＰに表示するＰＤＰ駆動部と、Ａ／Ｄ変換
器、同期分離器およびＰＤＰ駆動部に電圧を供給する電
源と、電源から供給される電力を伝送し出力するもので
あって、入力側の第１のグランドと出力側の第２のグラ
ンドとを分離した電力伝送手段と、Ａ／Ｄ変換器からの
出力をＰＤＰ処理部に伝送するものであって、その入力
段のグランドが第２のグランドと共通であり、かつその
出力段のグランドが第１のグランドと共通である第１の
信号伝送手段と、同期分離器からの出力をＰＤＰ処理部
に伝送するものであって、その入力段のグランドが第２
のグランドと共通であり、かつその出力段のグランドが
第１のグランドと共通である第２の信号伝送手段とを備
え、電力伝送手段からの出力をＡ／Ｄ変換器の電源電圧
とし、Ａ／Ｄ変換器のグランドを第２のグランドと共通
にしたものである。

【００１９】この発明のＰＤＰ表示装置は、並列の映像
データを直列の映像データに変換する並列／直列変換器
と、直列の映像データを並列の映像データに変換する直
列／並列変換器とを備え、Ａ／Ｄ変換器から出力される
並列の映像データを並列／直列変換器に入力し、この出
力をＲＧＢ分離器に入力するとともに、ＲＧＢ分離器か
らの出力を直列／並列変換器に入力するように構成した
ものである。

【００２０】この発明のＰＤＰ表示装置は、入力される
アナログの映像信号はテレビジョン放送電波をアナログ
の映像信号に変換して出力するＴＶ処理処理部から出力
されるアナログの映像信号としたものである。

【００２１】この発明のＰＤＰ表示装置は、映像デー
タ、水平同期信号および垂直同期信号を有する映像情報
を生成するとともに、映像情報を送信端子から送信する
出力装置と、出力装置から送信された映像情報を受信端
子から受信する受信器、受信器の出力からＰＤＰを駆動
するための情報を出力するＰＤＰ処理部およびＰＤＰ処
理部の出力に応じてＰＤＰを駆動し、映像データをＰＤ
Ｐに表示するＰＤＰ駆動部を有するＰＤＰ表示部と、出
力装置の送信端子からＰＤＰ表示部の受信端子へ映像情
報を伝送する伝送手段とを備え、出力装置の送信端子の
グランドとＰＤＰ表示部の受信端子のグランドとを分離
するように構成したことを特徴とするものである。

【００２２】この発明のＰＤＰ表示装置は、出力装置に
電力を供給する第１の電源と、ＰＤＰ表示部に電力を供
給する第２の電源と、第１の電源または第２の電源のい
ずれか一方から他方へ電力を伝送する電源電力伝送手段
とを有し、電力を伝送される側の電源は１次側のグラン
ドと２次側のグランドとを分離するように構成したもの
である。

【００２３】この発明のＰＤＰ表示装置は、ＰＤＰ表示
部を少なくとも２つ備え、各ＰＤＰ表示部は受信器より
受信した信号を送信端子から送信する送信器を有し、そ
の受信端子に出力装置からの信号を受ける一方のＰＤＰ
表示部の送信端子と他方のＰＤＰ表示部の受信端子とを
接続したものである。

【００２４】この発明のＰＤＰ表示装置において、映像
制御部はＰＤＰ表示部を制御するための制御信号を送信
するように構成したものである。

【００２５】この発明のＰＤＰ表示装置は、制御信号を
リモコンからの信号に応じて調節するように構成したも
のである。

【００２６】この発明のＰＤＰ表示装置は、出力装置を
コンピュータ装置としたものである。

【００２７】この発明のＰＤＰ表示装置は、コンピュー
タ装置からの映像データまたは放送電波からの映像デー
タを選択して表示するように構成したものである。

【００２８】この発明のＰＤＰ表示装置は、差動伝送方
式または光伝送方式を用いてＰＤＰ処理部からの出力の
伝送、Ａ／Ｄ変換器からの出力および同期分離器からの
出力の伝送または映像情報の伝送を行うものである。

【００２９】この発明のＰＤＰ表示装置は、映像データ
の画質を改善する画質改善手段を備えたものである。

【００３０】この発明のＰＤＰ表示装置において、画質
改善手段は、オフセット補正手段、振幅補正手段、コン
トラスト補正手段、γ補正手段、高域強調手段または走
査線補間手段の少なくとも１つを備えたものである。

【００３１】この発明のＰＤＰ表示装置において、ＰＤ
Ｐ処理部はＡ／Ｄ変換器からの出力をＰＷＭ変調するＰ
ＷＭ変調器およびＰＷＭ変調器に配線する配線数を減少
させる配線数減少手段を備えたものである。

【００３２】この発明のＰＤＰ表示装置において、ＰＤ
Ｐ処理部はＡ／Ｄ変換器からの出力をＰＷＭ変調するＰ
ＷＭ変調器およびＡ／Ｄ変換器から出力される並列の映
像データを直列の映像データに変換する並列／直列変換
回路を有し、並列／直列変換回路からの出力をＰＷＭ変
調器に入力するように構成したものである。

【００３３】この発明のＰＤＰ表示装置において、ＰＤ
Ｐ処理部はＡ／Ｄ変換器からの出力をＰＷＭ変調するＰ
ＷＭ変調器およびＡ／Ｄ変換器から出力される複数の並
列の映像データを多重化する多重化回路を有し、多重化
回路からの出力をＰＷＭ変調器に入力するように構成し
たものである。

【００３４】

【発明の実施の形態】以下、この発明に係わるＰＤＰ表
示装置について、その実施の一形態を示す図面に基づい
て具体的に説明する。尚、以下に説明する図において、
従来のものと同一符号を付してあるものは従来と同一ま
たはこれに相当するのものを示している。

【００３５】実施の形態１．図１は実施の形態１のＰＤ
Ｐ表示装置の構成を示すブロック図である。図におい
て、２００は、ＰＤＰ処理部１０７からの出力をＰＤＰ
駆動部１１３に伝送する信号伝送手段であり、信号伝送
手段２００は水平分離器１および垂直分離器２を有す
る。水平分離器１は例えば光伝送方式または差動伝送方
式を用いて信号を伝送するものであり、入力段のグラン
ドと出力段のグランドとは分離している。以下、このよ
うに入力段のグランドと出力段とのグランドとを分離し
た構成を分離ユニットと称する。水平分離器１は入力段
のグランドが後述するＳＧＮＤと共通であり、出力段の
グランドが後述するＲＧＮＤと共通である。水平分離器
１はＰＤＰ処理部１０７から出力されたＰＷＭパルスを
ＰＤＰ駆動部１１３に伝送する。垂直分離器２も分離ユ
ニットであり、ＰＤＰ処理部１０７から出力された走査
パルスをＰＤＰ駆動部１１３に伝送する。垂直分離器２
は入力段のグランドが後述するＳＧＮＤと共通であり、
出力段のグランドが後述するＲＧＮＤと共通である。水
平分離器１および垂直分離器２は、入力段のグランドと
出力段のグランドとを分離しているため、ＰＤＰ駆動部
１１３で発生するノイズがグランドを介して出力段から
入力段に伝播しない。

【００３６】３は電源１１４から供給される電力を伝送
し出力するものであって、入力側のグランドが後述する
ＲＧＮＤ、出力側のグランドが後述するＳＧＮＤと共通
とした電力伝送手段としてのＤＣ／ＤＣ変換器である。
このＤＣ／ＤＣ変換器３の１次側（入力側）のグランド
である第１のグランドと２次側（出力側）のグランドで
ある第２のグランドとは絶縁分離されている。また、Ｄ
Ｃ／ＤＣ変換器３は１次側の電圧を適当な所定の値（例
えば５ｖ）に変換し２次側から出力する。

【００３７】ＲＧＮＤはＤＣ／ＤＣ変換器３の１次側の
グランドを表し、ＲＧＮＤは電源１１４のグランド、水
平分離器１の出力段のグランドおよび垂直分離器２の出
力段のグランドと共通である。ＳＧＮＤはＤＣ／ＤＣ変
換器３の２次側のグランドを表し、ＳＧＮＤは映像信号
入力端子１０１のグランド、Ａ／Ｄ変換器１０２のグラ
ンド、同期分離器１０３のグランド、ＰＤＰ処理部１０
７のグランド、水平分離器１の入力段のグランドおよび
垂直分離器２の入力段のグランドと共通である。

【００３８】Ｓ５ＶはＤＣ／ＤＣ変換器３の２次側から
出力される電圧であり、例えばその電圧の値が５ｖで、
Ａ／Ｄ変換器１０２、同期分離器１０３、ＰＤＰ処理部
１０７の電源電圧となる。Ｒ５ＶはＤＣ／ＤＣ変換器３
の１次側の電圧であり、例えばその電圧の値が５ｖで、
Ａ／Ｄ変換器１０２、同期分離器１０３、ＰＤＰ処理部
１０７に電源１１４からの電力を伝送し供給することが
可能となる。

【００３９】図１に示したＰＤＰ表示装置の動作を説明
する。図において、映像信号入力端子１０１より入力さ
れたアナログの映像信号ｖは、Ａ／Ｄ変換器１０２でデ
ジタルの映像データに変換される。また、同期分離器１
０３でアナログの映像信号ｖに含まれる水平同期信号
Ｈ、垂直同期信号Ｖを取り出し出力する。ＰＤＰ処理部
１０７は映像情報を入力し、従来例と同様な動作によっ
てＰＷＭパルスと走査パルスを出力する。ＰＷＭパルス
は水平分離器１に入力され、走査パルスは垂直分離器２
に入力される。

【００４０】水平分離器１はＰＤＰ処理部１０７の出力
であるＰＷＭパルスをＰＤＰ駆動部１１３の水平駆動器
１０８（図示せず）に送る。垂直分離器２はＰＤＰ処理
部１０７からの出力である走査パルスをＰＤＰ駆動部１
１３の垂直駆動器１１０（図示せず）に送る。一方、Ｄ
Ｃ／ＤＣ変換器３は１次側のグランドであるＲＧＮＤと
２次側のグランドであるＳＧＮＤとが絶縁分離されてい
る。このため、ＰＤＰ駆動部１１３で発生するノイズが
グランドを介してＳＧＮＤに伝播しない。ＰＤＰ駆動部
１１３と電源１１４は従来例と同様な動作を行い、映像
信号ｖをＰＤＰ駆動部１１３内のＰＤＰ１１２（図示せ
ず）によってカラー表示する。また、ＤＣ／ＤＣ変換器
３は電源１１４に含めてもよい。

【００４１】図２は実施の形態１のＰＤＰ表示装置にお
ける分離ユニットの具体的な構成を示すブロック図で、
図２（Ａ）は光伝送方式を用いてた分離ユニットの一例
を説明するためのブロック図、図２（Ｂ）は差動伝送方
式を用いた分離ユニットの一例を説明するためのブロッ
ク図である。図において、４は発光器、５は受光器、６
は差動送信器、７は差動受信器、８は差動伝送路であ
る。

【００４２】発光器４は例えばレーザやＬＥＤを用いて
構成している。受光器５は例えばフォトダイオードを用
いて構成している。差動送信器６および差動受信器７は
例えばＩＣを用いて構成している。差動伝送路８は例え
ばツイストペア線を用いて構成している。ＳＤはＰＤＰ
処理部１０７からＰＤＰ駆動部１１３にむけて送信され
る送信信号である。発光器４、差動送信器６のグランド
はＳＧＮＤであり、発光器４、差動送信器６の電源電圧
はＳ５Ｖである。ＲＤは受光器５または差動受信器７に
より復元された受信信号である。受光器５、差動受信器
７のグランドはＲＧＮＤであり、受光器５、差動受信器
７の電源電圧はＲ５Ｖである。

【００４３】図２（Ａ）のような構成では水平分離器
１、垂直分離器２に入力される送信信号ＳＤ（つまりＰ
ＤＰ処理部１０７からの出力であるＰＷＭパルス、走査
パルス）は発光器４に入力され、その信号は光に変換さ
れ、この光を受光器５が受けた後、受信信号ＲＤ（ＰＷ
Ｍパルス、走査パルス）に復元し出力する。図２（Ｂ）
のような構成では水平分離器１、垂直分離器２に入力さ
れる送信信号ＳＤ（つまりＰＤＰ処理部１０７からの出
力であるＰＷＭパルス、走査パルス）は差動送信器６に
入力され差動伝送信号に変換される。差動伝送信号は差
動伝送路８を介して差動受信器７に送られる。差動受信
器７は差動伝送信号を受け取った後、受信信号ＲＤ（Ｐ
ＷＭパルス、走査パルス）に復元し出力する。

【００４４】図２に示すような分離ユニットは基本的に
１つの信号を誤りなく送信側から受信側（つまり発光器
４から受光器５または差動送信器６から差動受信器７）
へ伝送する。また、分離ユニットは送信側のグランドで
あるＳＧＮＤと、受信側のグランドであるＲＧＮＤとが
分離しているため、ＰＤＰ駆動部１１３で発生するノイ
ズがこれらのグランドを介して伝播することはない。差
動伝送方式は経済性や製造性、伝送速度の点などから、
光伝送方式に比べて優れている。

【００４５】実施の形態１のＰＤＰ表示装置は、ＳＧＮ
Ｄが電源１１４のグランドであるＲＧＮＤと分離してい
るので、ＰＤＰ駆動部１１３で発生したノイズがグラン
ドを介してＡ／Ｄ変換器１０２、同期分離器１０３、Ｐ
ＤＰ処理部１０７に伝播するのを防止する。よって、Ｐ
ＤＰ駆動部１１３で発生するノイズがグランドを介して
伝播することに起因するアナログの映像信号ｖのＳ／Ｎ
の劣化が無くなり、ＰＤＰ１１２（図示せず）の表示画
像の劣化が無くなる。

【００４６】なお、ＰＤＰ駆動部１１３内のＰＤＰ１１
２（図示せず）の表示画素数が横６４０×縦４８０で、
１画素がＲとＧとＢの３セル構成のカラー表示の場合、
表示セル数は横１９２０×縦４８０となり、ＰＤＰ駆動
部１１３内の水平結合線１０９（図示せず）の総数は１
９２０となり、ＰＤＰ駆動部１１３内の垂直結合線１１
１（図示せず）の総数は４８０となる。このとき、１９
２０＝１２０×１６を応用し、１２０ビットのＰＷＭパ
ルスを１６回に分割して転送する処理が一般的である。
この逆の処理は、分割転送に時間がかかる欠点があり、
一般には使用されない。また、この他にも数種類のコン
トロール信号が必要である。走査パルスはシフトレジス
タ等（図示せず）を使用して４８０走査線中の１本を活
性にする処理を行うので、数種類の信号数になる。ビッ
ト毎に分離ユニットを設けた場合、水平分離器１および
垂直分離器２で必要とする分離ユニットの総数は１３０
程度になる。

【００４７】実施の形態２．図３は実施の形態２のＰＤ
Ｐ表示装置の構成を示すブロック図である。図におい
て、９はＡ／Ｄ変換器１０２から出力された映像データ
に含まれる赤、緑、青の成分を分離してＰＤＰ処理部１
０７に伝送する第１の信号伝送手段であるＲＧＢ分離器
である。１０は同期分離器１０３により取り出した水平
同期信号Ｈおよび垂直同期信号Ｖを分離してＰＤＰ処理
部１０７に伝送する第２の信号伝送手段であるＨＶ分離
器である。１１はＰＤＰ処理部から出力されるクランプ
パルスと標本化パルスとを分離してＡ／Ｄ変換器１０２
に伝送する第３の信号伝送手段であるパルス分離器であ
る。

【００４８】ＲＧＢ分離器９、ＨＶ分離器１０およびパ
ルス分離器１１は図２に示したような分離ユニットを有
する。８ビットの量子化ビットで転送する場合、各色の
各ビット毎に分離ユニットを１つ設けるとＲＧＢ分離器
１０内の分離ユニット数は２４となる。ＨＶ分離器１０
に設ける必要な分離ユニットの数は水平同期信号Ｈおよ
び垂直同期信号Ｖを転送するため１つずつ要するため２
つ、パルス分離器１１に設ける分離ユニットの数は基準
クロックＴを転送するため１つ要する。また、ＲＧＢ分
離器９の入力端子、ＨＶ分離器１０の入力端子、パルス
分離器１１の出力端子のグランドはＳＧＮＤと共通であ
り、ＲＧＢ分離器９の出力端子、ＨＶ分離器１０の出力
端子、パルス分離器１１の入力端子のグランドはＲＧＮ
Ｄと共通である。さらに、ＰＤＰ処理部１０７のグラン
ドはＲＧＮＤと共通である。

【００４９】このように構成されたＰＤＰ表示装置にお
いては、映像信号入力端子１０１より入力されるアナロ
グの映像信号ｖはＡ／Ｄ変換器１０２によりデジタルの
映像データに変換される。ＲＧＢ分離器９はこの映像デ
ータを各色の成分に分離し伝送する。また、ＨＶ分離器
１０は入力されたアナログの映像信号ｖから水平同期信
号Ｈおよび垂直同期信号Ｖを分離し伝送する。ＰＤＰ処
理部１０７は水平同期信号Ｈを基準にＡ／Ｄ変換器１０
２に入力するためのクランプパルスと標本化パルスを発
生する。パルス分離器１１はＰＤＰ処理部１０７内のタ
イミングパルス発生器１０６（図示せず）により発生し
たクランプパルスと標本化パルスとを分離し、Ａ／Ｄ変
換器１０２に伝送する。この他の動作はこれまでの説明
と同様である。

【００５０】以上のように構成されたＰＤＰ表示装置は
ＲＧＢ分離器９とＨＶ分離器１０とパルス分離器１１と
ＤＣ／ＤＣ変換器３とによりグランドを分離しているた
め、ＰＤＰ処理部１０７で発生するデジタルノイズとＰ
ＤＰ駆動部１１３で発生する放電ノイズ、スイッチング
ノイズがグランドを介して映像信号ｖに混入してＳ／Ｎ
を劣化するのを防止できるので、ＰＤＰ駆動部１１３内
のＰＤＰ１１２（図示せず）の表示画像の劣化が無くな
る。

【００５１】映像データの各色の成分の量子化ビット数
が８ビットで、各ビット毎に信号を伝送するための分離
ユニットを設けた場合、分離ユニットの数は映像データ
を伝送するために２４、水平同期信号Ｈと垂直同期信号
Ｖとを伝送するために２、標本化パルスとクランプパル
スとを伝送するために２であり、合計２８となる。よっ
て、実施の形態１に比べ分離ユニットの総数が大幅に減
少し、装置の構成が簡単になる。

【００５２】また、ＲＧＢ分離器９とＨＶ分離器１０の
信号は図３において、紙面右方向に伝送され、パルス分
離器１１の信号は左方向に伝送される。１つの分離ユニ
ットでは信号を単一方向にしか伝送できないため、双方
向に信号を伝送する場合には、分離ユニットの数を２つ
にする必要がある。よって、双方向に信号を伝送する場
合には分離ユニットの数は増加するので、装置の構成を
簡単にするには、信号の伝送方向は単一方向となるよう
に構成するのが望ましい。

【００５３】実施の形態３．図４は実施の形態３のＰＤ
Ｐ表示装置の構成を示すブロック図である。図におい
て、１２は同期分離器１０３から出力する水平同期信号
Ｈからクロック信号Ｔを再生するＰＬＬである。１３は
同期分離器１０３から出力する水平同期信号Ｈとクロッ
ク信号Ｔから標本化パルスとクランプパルスを作り、Ａ
／Ｄ変換器１０２に供給するＡＤパルス発生器である。

【００５４】ＲＧＢ分離器９、ＨＶ分離器１０およびパ
ルス分離器１１は図２に示したような分離ユニットを有
するため、ＲＧＢ分離器９は映像データを、ＨＶ分離器
１０は水平同期信号Ｈおよび垂直同期信号Ｖを、パルス
分離器１１はクロック信号Ｔを、それぞれ同一方向に分
離伝送するとともに、送信側と受信側のグランドも分離
されている。他の動作はこれまでの説明と同様である。

【００５５】このように構成されたＰＤＰ表示装置はＰ
ＤＰ処理部１０７で発生するデジタルノイズ、ＰＤＰ駆
動部１１３で発生する放電ノイズ、スイッチングノイズ
が映像信号ｖに混入するのを防止できるとともに、各種
信号を単一方向に分離伝送できる。伝送方向を単一方向
にした場合、差動伝送方式においては、双方向に伝送す
る場合に比べ分離ユニットを構成する送信用ＩＣと受信
用ＩＣの個数を少なくできる。

【００５６】実施の形態４．図５は実施の形態４のＰＤ
Ｐ表示装置の構成を示すブロック図である。図におい
て、１４はＰ／Ｓ（並列／直列）変換器、１５はＳ／Ｐ
（直列／並列）変換器であり、Ｐ／Ｓ変換器１４のグラ
ンドはＳＧＮＤと共通であり、Ｓ／Ｐ変換器１５のグラ
ンドはＲＧＮＤと共通である。

【００５７】Ｐ／Ｓ変換器１４はＡ／Ｄ変換器１０２が
出力する８ビットの各色の成分に対応する映像データを
それぞれ１つの直列データに変換する。この伝送速度は
標本化パルスのビット数倍だけ高速になるが、ＲＧＢ分
離器９内の分離ユニットは映像データＲを伝送するため
の分離ユニット、映像データＧを伝送するための分離ユ
ニット、映像データＢを伝送するための分離ユニットの
計３つとなる。Ｓ／Ｐ変換器１５は高速な直列データを
元の並列データに変換する。他の動作はこれまでの説明
と同様である。

【００５８】このように構成されたＰＤＰ表示装置は、
ＰＤＰ処理部１０７で発生するデジタルノイズ、ＰＤＰ
駆動部１１３で発生する放電ノイズ、スイッチングノイ
ズがグランドを介して映像信号ｖに混入するのを防止で
きる他に、ＲＧＢ分離器９内の分離ユニットの総数を３
つにでき、構成がより簡単になる。

【００５９】実施の形態５．図６は実施の形態５のＰＤ
Ｐ表示装置の構成を示すブロック図である。図におい
て、８０は映像データの表示画質を改善するための手段
である画質改善手段で、映像データを改善することによ
り表示画面より表示される画像の品質が向上する。

【００６０】画質改善手段８０は例えば、Ａ／Ｄ変換器
１０２とＰＤＰ処理部１０７との間に位置する。画質改
善手段８０は例えば、インターレース信号をノンインタ
ーレース信号に変換する手段、画質の各種調整、例えば
コントラスト、ブライト、シャープネスなどの調整を行
うものである。

【００６１】このように構成されたＰＤＰ表示装置は、
画質改善手段８０により映像データの品質が向上するた
め、ＰＤＰ１１２から表示される画像の品質が向上す
る。画質改善手段８０は、例えばＡ／Ｄ変換器１０２と
ＰＤＰ処理部１０７との間に設けたが、映像データの品
質を向上させることができればその位置は何処であって
もよい。

【００６２】図７は実施の形態５のＰＤＰ表示装置の他
の構成を示すブロック図である。図において、１６は演
算器、１７はＰ／Ｓ変換器１４、ＲＧＢ分離器９および
Ｓ／Ｐ変換器１５を統合した高速分離器、１８は強調器
である。この演算器１６および強調器１８は画質改善手
段８０の一例である。

【００６３】また、図において、演算器１６はＡ／Ｄ変
換器１０２の映像データに対して各種の高画質化処理を
行い、処理後の映像データ（Ｒ１、Ｇ１、Ｂ１）を出力
する。高速分離器１７は少ない配線数で映像データ（Ｒ
１、Ｇ１、Ｂ１）を分離伝送する。強調器１８は高画質
化処理を行うものであり、例えば映像データのシャープ
ネスを強調するアパーチャ補正を行う。また、強調器１
８のグランドはＲＧＮＤと共通である。他の構成、およ
び動作はこれまでの説明と同様である。また、高画質化
処理を行う強調器１８を高速分離器１７の前段に配置し
てもよい。さらに、高画質化処理を行う演算器１６を高
速分離器の後段に配置してもよい。

【００６４】図８は演算器１６の構成を示すブロック図
である。図において、１９ａ、１９ｂおよび１９ｃはオ
フセット補正器、２０は振幅検出器、２１ａ、２１ｂお
よび２１ｃは振幅補正器、２２はコントラスト検出器、
２３ａ、２３ｂおよび２３ｃはコントラスト補正器、２
４はモード制御器、２５ａ、２５ｂおよび２５ｃはγ
（ガンマ）補正器、２６ａ、２６ｂおよび２６ｃは８ビ
ットの被演算データＲ１、Ｇ１、Ｂ１の出力端子であ
る。Ｒ、Ｇ、Ｂは映像データの各色の成分に対応する信
号を示す。Ｒ１、Ｇ１、Ｂ１は映像データＲ、映像デー
タＧ、映像データＢに対する演算器１６の出力信号を示
す。

【００６５】このように構成された演算器１６におい
て、オフセット補正器１９ａは映像データＲのオフセッ
ト（黒の理想値と実際値の差）を補正する。また、オフ
セット補正器１９ｂは映像データＧのオフセット（黒の
理想値と実際値の差）を補正する。さらに、オフセット
補正器１９ｃは映像データＢのオフセット（黒の理想値
と実際値の差）を補正する。これらのオフセット補正器
１９ａ、オフセット補正器１９ｂ、オフセット補正器１
９ｃの出力は対応する振幅補正器２１ａ、振幅補正器２
１ｂ、振幅補正器２１ｃに入力されるとともに、振幅検
出器２０に入力される。振幅検出器２０は映像データか
ら白の出現頻度を調べた振幅検出データを出力し、振幅
補正器２１ａ、振幅補正器２１ｂおよび振幅補正器２１
ｃは該データによって白の出現頻度を正常化補正する。

【００６６】また、振幅検出器２１ａ、振幅検出器２１
ｂ、振幅検出器２１ｃの出力は対応するコントラスト補
正器２３ａ、コントラスト補正器２３ｂ、コントラスト
補正器２３ｃに入力されるとともに、コントラスト検出
器２２に入力される。コントラスト検出器２２は各階調
の出現頻度を調べたコントラスト検出データを出力し、
コントラスト補正器２３ａ、コントラスト補正器２３ｂ
およびコントラスト補正器２３ｃは該データによって各
階調の出現頻度を変えるコントラスト補正を行う。さら
に、コントラスト補正器２３ａ、コントラスト補正器２
３ｂおよびコントラスト補正器２３ｃの出力は対応する
γ補正器２５ａ、γ補正器２５ｂ、γ補正器２５ｃに入
力される。

【００６７】また、モード制御器２４は映像データのモ
ードデータを出力し、これをγ補正器２５ａ、γ補正器
２５ｂ、γ補正器２５ｃに入力する。γ補正器２５ａ、
γ補正器２５ｂおよびγ補正器２５ｃは、モードデータ
によって映像データを非線型特性から線形特性に変換す
る。その後、出力端子２６ａはγ補正器２５ａからの出
力信号であるＲ１、出力端子２６ｂはγ補正器２６ｂか
らの出力信号であるＧ１、出力端子２６ｃはγ補正器２
６ｃからの出力信号であるＢ１を出力する。以上のよう
に演算器１６を構成しているので、高画質化処理された
映像データを表示画面に良好に表示することができる。

【００６８】なお、図８に示したように演算器１６はオ
フセット補正器１９、振幅補正器２１、コントラスト補
正器２３、γ補正器２５を有する構成としたが、図７に
示した強調器１８、図８に示したオフセット補正器１
９、振幅補正器２１、コントラスト補正器２３、γ補正
器２５のうちの少なくとも１つを有するような構成にし
ても良い。

【００６９】実施の形態６．図９は実施の形態６のＰＤ
Ｐ表示装置の構成を示すブロック図である。図におい
て、３１は所望するテレビジョン放送電波から映像信号
ｖを生成するためのＴＶ信号処理部で、所望するテレビ
ジョン放送電波を選択するチューナ２７、チューナ２７
により選択した放送電波を復調した複合映像信号Ｙ／Ｃ
を出力するビデオ復調器２８、この複合映像信号Ｙ／Ｃ
を輝度信号Ｙとクロマ信号Ｃとに分離するＹ／Ｃ分離器
２９および輝度信号Ｙとクロマ信号Ｃとから映像信号ｖ
を生成するＲＧＢ復調器３０を有する。４３は符号部
で、Ａ／Ｄ変換器１０２、ＡＤパルス発生器１３、ＰＬ
Ｌ１２および同期分離器１０３を有する。また、Ｓ３０
Ｖは送信電圧が３０Ｖであり、ＤＣ／ＤＣ変換器３の２
次側のグランドはＳＧＮＤであり、その２次側の出力は
Ｓ３０Ｖ、Ｓ５Ｖである。Ｓ３０ＶまたはＳ５ＶはＴＶ
信号処理部３１、符号部４３、ＨＶ分離器１０、パルス
分離器１１および高速分離器１７の電源電圧となる。ま
た、ＴＶ信号処理部３１、符号部４３、ＨＶ分離器１
０、パルス分離器１１および高速分離器１７のグランド
はＳＧＮＤと共通である。

【００７０】図９に示したＰＤＰ表示装置の動作につい
て説明する。ＴＶ信号処理部３１は、所望のテレビジョ
ン放送電波を選択し、これから映像信号ｖを生成する。
Ａ／Ｄ変換器１０２は映像信号ｖを映像データに変換す
る。同期分離器１０３は複合映像信号Ｙ／Ｃから水平同
期信号Ｈ、垂直同期信号Ｖを分離する。他の構成要素の
動作については、これまでの説明と同様である。

【００７１】このように構成されたＰＤＰ表示装置は高
速分離器１７、ＨＶ分離器１０、パルス分離器１１およ
びＤＣ／ＤＣ変換器３によって回路（特にグランド）を
２分割しており、ＰＤＰ処理部１０７のデジタルノイズ
やＰＤＰ駆動部１１３の放電ノイズ、スイッチングノイ
ズがＴＶ信号処理部３１に混入して各種信号のＳ／Ｎを
劣化させるのを防止できるので、通常のテレビジョン放
送を良好な画質で表示できる。また、図７で述べたよう
に画質改善手段８０を設けてもよい。さらに、ＴＶ信号
処理部３１を実施の形態１のＰＤＰ表示装置に付加して
も同様の効果を奏する。

【００７２】実施の形態７．図１０は実施の形態７のＰ
ＤＰ表示装置の構成を示す図である。図において、４０
はアンテナ３４からの放送電波並びにＶＣＲ装置３５、
ＤＶＤ装置３６、ゲーム装置３７およびＰＣ装置３８と
いった関連装置からの出力を選択するとともに、この選
択した放送電波または出力信号から映像情報を生成し、
この映像情報を後述するＰＤＰ表示部３９に送る出力装
置となる映像制御部である。３３は映像制御部４０の構
成要素の一部であるＡＣコンセントである。３９は映像
制御部４０から出力される映像情報を受け取り、映像デ
ータをＰＤＰ１１２（図示せず）に表示するためのＰＤ
Ｐ表示部である。４１ａはＰＤＰ表示部３９に映像情報
を伝送するためのケーブル、４１ｂはＰＤＰ表示部３９
に電力を伝送するためのケーブルである。この構成では
映像制御部４０に関連装置（例えば、ＶＣＲ装置３５、
ＤＶＤ装置３６、ゲーム装置３７およびＰＣ装置３８）
と繋ぐケーブル１５０が集中するだけとなり、ＰＤＰ表
示部３９を壁に掛けた場合、壁に垂れ下がるケーブル数
が少なくなり、かつＰＤＰ表示部３９と映像制御部４０
との間のケーブル数が一定になるために、見栄えが良く
なる。さらに、ケーブルの長さを適宜に選択することで
ＰＤＰ表示部３９、映像制御部４０の設置条件に柔軟に
対応でき、さらに見栄えのよい設置形態が実現できる。

【００７３】さらに、図１１はＰＤＰ表示部３９および
映像制御部４０の具体的な構成を示すブロック図であ
る。図において、４２はマイコン、４３は映像情報およ
びクロック信号Ｔを生成し出力する符号部、４４は映像
情報、クロック信号Ｔおよび後述するマイコン信号（Ｍ
Ｄ、ＭＴ、ＭＣ）を差動伝送信号に変換し送信する送信
器である。４５ａは送信器４４から出力する差動伝送信
号を送信するための送信端子となる信号接続端子、４５
ｂは信号接続端子４５ａからの出力信号をケーブル４１
ａを介して差動伝送信号を受信する受信端子となる信号
接続端子である。４８は信号接続端子４５ｂからの差動
伝送信号を受け取り、これを映像情報、クロック信号Ｔ
およびマイコン信号（ＭＤ、ＭＴ、ＭＣ）に復元する受
信器である。４６は第１の電源となる制御電源、４７
ａ、４７ｂは電源接続端子、４９は第２の電源となる表
示電源である。また、符号部４３は図９に示したように
Ａ／Ｄ変換器１０２、同期分離器１０３、ＰＬＬ１２お
よびＡＤパルス発生器１３を有する。さらにまた、伝送
手段であるケーブル４１ａは例えばツイストペア線など
からなる。

【００７４】このように構成されたＰＤＰ表示装置の動
作を説明する。図において、ＴＶ信号処理部３１はアン
テナ３４（図示せず）からの受信電波から映像信号ｖを
復調する。符号部４３は映像信号ｖからデジタルの映像
データと水平同期信号Ｈと垂直同期信号Ｖを生成し出力
するとともに、クロック信号Ｔを出力する。マイコン４
２はＴＶ処理部３１のチャンネル選択信号、ＰＤＰ表示
装置３９（特にＰＤＰ処理部１０７）を制御するための
制御信号などのマイコン信号（ＭＤ、ＭＴ、ＭＣ）を３
線で出力し、これを送信器４４に送る。さらに、符号部
４３から出力される映像情報、クロック信号Ｔおよびマ
イコンから出力されるマイコン信号（ＭＤ、ＭＴ、Ｍ
Ｃ）は送信器４４により差動伝送信号に変換される。こ
の差動伝送信号は信号接続端子４５ａから信号接続端子
４５ｂに向けて差動伝送方式を用いて伝送される。この
とき、ケーブル４１ａは差動伝送信号を伝送する。

【００７５】信号接続端子４５ｂは差動伝送信号を受け
取り、受信器４８で差動伝送信号から映像情報、クロッ
ク信号Ｔ、およびマイコン信号（ＭＤ、ＭＴ、ＭＣ）を
復元し、これをＰＤＰ処理部１０７に送り、ＰＤＰ処理
部１０７においてＰＤＰ駆動部１１３を駆動するための
情報（例えばＰＷＭパルス、走査パルス）をＰＤＰ駆動
部１１３に送り、ＰＤＰ駆動部１１３ではこれをもとに
ＰＤＰ１１２（図示せず）を駆動する。このとき、ＰＤ
Ｐ処理部１０７はマイコン信号（ＭＤ、ＭＴ、ＭＣ）に
より制御される。

【００７６】制御電源４６のグランドであるＳＧＮＤは
ＴＶ処理部３１、マイコン４２、符号部４３、送信器４
４、信号接続端子４５ａのグランドと共通である。ま
た、表示電源４９のグランドであるＲＧＮＤは信号接続
端子４５ｂ、受信器４８、ＰＤＰ処理部１０７のグラン
ドと共通である。したがって、ＳＧＮＤとＲＧＮＤとは
分離している。よって、ＰＤＰ駆動部１１３で発生する
放電ノイズ、スイッチングノイズおよびＰＤＰ処理部１
０７で発生するデジタルノイズなどのノイズが信号接続
端子４５ｂから信号接続端子４５ａに向けてグランドを
介して伝播することはない。

【００７７】制御電源４６は、ＡＣコンセント３３から
電力を入力し、Ｓ３０ＶやＳ５Ｖを発生し映像制御部４
０の構成要素の電源電圧に供給するとともに、電源接続
端子４７ａ、ケーブル４１ｂ、電源接続端子４７ｂを介
して表示電源４９に交流または直流の電力を伝送する。
このように、電力接続端子４７ａ、電力接続端子４７
ｂ、ケーブル４１ｂにより制御電源４６からの電力を表
示電源４９に向けて伝送する電源電力伝送手段を構成す
る。

【００７８】表示電源４９は、１次側（ここでは電源接
続端子４７ｂから入力される側）のグランドと２次側
（ここではＲ５Ｖ、垂直電圧Ｖｖ、水平電圧Ｖｈおよび
基準グランドＧＤを発生する側）のグランド（つまりＲ
ＧＮＤ）とが絶縁分離されている。この表示電源４９
は、１次側で電源接続端子４７ｂからの電力を受け、２
次側でＲ５Ｖ、垂直電圧Ｖｖ、水平電圧Ｖｈおよび基準
グランドＧＤを発生する。そして、Ｒ５Ｖは受信器４
８、ＰＤＰ処理部１０７の電源電圧となり、垂直電圧Ｖ
ｖ、水平電圧Ｖｈおよび基準グランドＧＤはＰＤＰ駆動
部１１３に送られる。このように構成された表示電源４
９は１次側のグランドと２次側のグランドとが絶縁分離
しているため、ＰＤＰ駆動部１１３で発生する放電ノイ
ズ、スイッチングノイズおよびＰＤＰ処理部１０７で発
生するデジタルノイズなどのノイズが電源接続端子４７
ｂから信号接続端子４７ａに向けてグランドを介して伝
播することはない。

【００７９】またこのように構成されたＰＤＰ表示装置
は、ＰＤＰ表示部３９のグランドであるＲＧＮＤと映像
制御部４０のグランドであるＳＧＮＤとが分離してお
り、かつ表示電源４９の１次側のグランドと２次側のグ
ランドとが分離ているためＰＤＰ表示部３９で発生する
ノイズが映像制御部４０へグランドを介して伝播するこ
とを確実に防止する。これにより、ＰＤＰ表示部３９で
発生したノイズが映像制御部４０内のアナログの映像信
号に混入することによるＳ／Ｎの劣化をなくし、良好な
画像を表示することができる。また、ＰＤＰ表示部３９
を壁に掛けるような構成にした場合、壁に垂れ下がるケ
ーブル数が少なくなり、見栄えの良い使用形態を実現で
きる。さらに、ケーブルの長さを適宜に選択することで
ＰＤＰ表示部３９、映像制御部４０の設置条件に柔軟に
対応でき、さらに見栄えのよい設置形態を実現できる。

【００８０】さらにまた、映像制御部４０とＰＤＰ表示
部３９は機能や性能が異なる装置に簡単に置換でき、経
済性重視の安価な映像制御部４０、機能性重視のマルチ
メディア対応の映像制御部４０、あるいは３０インチＰ
ＤＰ表示装置、５０インチＰＤＰ表示装置などの組合わ
せを利用者が用途、目的に応じて自由に選択できるメリ
ットがある。なお、本実施の形態では信号接続端子４５
ａと信号接続端子４５ｂとの間の信号の伝送を差動伝送
方式を用いたが、光伝送方式を用いて伝送してもよい。

【００８１】実施の形態８．図１２は実施の形態８のＰ
ＤＰ表示装置の構成を示すブロック図である。図におい
て、５０は第２の電源である主電源、５１は第１の電源
である映像電源である。主電源５０はＡＣコンセント３
３から電力受け取り、電源接続端子４７ｂから電源接続
端子４７ａに向けて直流または交流の電力を伝送すとと
もに、Ｒ５Ｖ、垂直電圧Ｖｖ、水平電圧Ｖｈおよび基準
グランドＧＤを発生する。また、主電源５０はＰＤＰ駆
動部１１３に垂直電圧Ｖｖ、水平電圧Ｖｈおよび基準グ
ランドＧＤを供給する。さらに、主電源５０のグランド
はＲＧＮＤである。

【００８２】さらにまた、映像電源５１は１次側（ここ
では電源接続端子４７ａから入力される側）のグランド
と２次側（ここではＳ３０、Ｓ５Ｖを出力する側）のグ
ランド（ＳＧＮＤ）とが絶縁分離されている。また、映
像電源５１は１次側からの電力の供給を受け２次側から
Ｓ５Ｖ、Ｓ３０Ｖの電源電圧を発生し、映像制御部４０
の構成要素に供給する。

【００８３】このように構成されたＰＤＰ表示装置は、
ＰＤＰ表示部３９のグランドであるＲＧＮＤと映像制御
部４０のグランドであるＳＧＮＤとが分離しおり、かつ
映像電源５１の１次側のグランドと２次側のグランドと
が分離ているためＰＤＰ表示部３９で発生するノイズが
映像制御部４０へグランドを介して伝播することを確実
に防止する。これにより、ＰＤＰ表示部３９で発生した
ノイズが映像制御部４０内のアナログの映像信号に混入
することによるＳ／Ｎの劣化をなくし、良好な画像を表
示することができる。また、電力変動の大きなＰＤＰ表
示部５０の電源である主電源５０にＡＣコンセント３３
を設けたので電力変動に強くなる。さらにまた、ＰＤＰ
表示部３９を壁に掛けた場合、壁に垂れ下がるケーブル
数が少なくなり、かつＰＤＰ表示部３９と映像制御部４
０との間のケーブル数が一定になるとともに、見栄えの
良い使用形態を実現できる。さらに、ケーブルの長さを
適宜に選択することでＰＤＰ表示部３９、映像制御部４
０の設置条件に柔軟に対応でき、さらに見栄えのよい設
置形態を実現できる。

【００８４】また、図１２に示したＰＤＰ表示装置では
信号接続端子４５ａおよび信号接続端子４５ｂは映像デ
ータ、水平同期信号Ｈ、垂直同期信号Ｖ、クロック信号
Ｔ、およびマイコン信号（ＭＤ、ＭＴ、ＭＣ）を差動伝
送信号に変換したものを送信または受信するための端子
を統合していたが、必ずしも統合する必要はない。例え
ば、マイコン信号（ＭＤ、ＭＴ、ＭＣ）を差動伝送信号
に変換したものを送信、受信するための端子を別に設け
てもかまわない。

【００８５】図１３は実施の形態８のＰＤＰ表示装置の
他の構成を示すブロック図である。図において、４４ａ
は映像情報およびクロック信号Ｔを差動伝送信号に変換
し送信する送信器、４８ａは送信器４４ａからの差動伝
送信号を受信し、映像情報およびクロック信号Ｔに復元
する受信器である。４４ｂはマイコン信号（ＭＤ、Ｍ
Ｔ、ＭＣ）を差動伝送信号に変換し送信する送信器、４
８ｂは送信器４４ｂからの差動伝送信号を受信し、マイ
コン信号（ＭＤ、ＭＴ、ＭＣ）に復元する受信器であ
る。４１ｃはＰＤＰ表示部３９に差動伝送信号に変換し
たマイコン信号（ＭＤ、ＭＴ、ＭＣ）を伝送するための
伝送手段となるケーブルである。８１ａは送信器４４ｂ
から出力する差動伝送信号を送出する送信端子である信
号接続端子、８１ｂは信号接続端子８１ａからの出力信
号をケーブル４１ｃを介して差動伝送信号を受信するた
めの受信端子である信号接続端子であり、受信器４８ｂ
へ差動伝送信号が入力される。このように構成しても上
述と同様の効果を奏する。

【００８６】図１４は実施の形態８の主電源の構成を示
すブロック図である。図に基づいて、電力を伝送する場
合を説明する。図において、５３はＡＣコンセント３３
から供給されるＡＣ電源の変圧器、５４はＡＣコンセン
ト３３から供給されるＡＣ電源の整流器である。

【００８７】また、図１４（Ａ）ではＡＣコンセント３
３から供給されるＡＣ電圧をそのまま映像電源５１に供
給するものである。このとき、映像電源５１は１次側か
ら供給されるＡＣ電圧から直流電圧に変換するような構
成にする必要がある。さらに、図１３に示したケーブル
４１ｂはＡＣ電圧を伝送するためのケーブルが必要とな
る。さらに、図１４（Ｂ）では変圧器５３によって入力
されるＡＣ電圧を映像制御部４０で必要な電圧に変換し
て伝送するように構成したものであり、低圧の電源電圧
の供給が可能となる。しかし、このような構成では映像
制御部４０の内部にもＡＣコンセント３３から供給され
るＡＣ電圧から直流電圧に変換するような構成が必要と
なる。

【００８８】さらにまた、図１４（Ｃ）に示した構成で
は映像制御部４０で必要となる電源を整流器５４で作成
するため、全ての電源がＰＤＰ表示部３９側で作成する
ことになる。また、ＰＤＰ表示部３９の電源と映像制御
部４０で使用する電源はそれぞれ独立して作成され、グ
ランドも分離されている。よって、ＰＤＰ表示部３９
（特にＰＤＰ駆動部１１３）で発生する放電ノイズの影
響を映像制御部４０（特に符号部４３）が受けなくな
り、図１４（Ｃ）の構成では回路規模を小さくすること
ができる。

【００８９】なお、図１４では主電源５０の構成につい
て述べたが、例えば実施の形態７で示した制御電源４６
は図１４で示した電源１１４の２次側の出力をＳ５Ｖ、
Ｓ３０Ｖとし、かつそのグランドがＳＧＮＤとなるよう
に構成すればよい。

【００９０】実施の形態９．図１５は実施の形態９のＰ
ＤＰ表示装置の構成を示すブロック図である。図におい
て、図１１と同一の符号を付したものは同一またはこれ
に相当するものである。５２は映像受信器、５５は表示
送信器、６１はリモコン処理器、６２は表示識別器であ
る。

【００９１】リモコン処理器６１は光電変換素子（図示
せず）および２値化回路（図示せず）を有し、リモコン
送信器（図示せず）から発信された赤外線などの光を光
電変換処理または２値化処理によってチャンネル選択信
号を出力する。ついで、表示識別器６２は表示画素数が
６４０×４８０または７２０×４８０といったように表
示画素数の大きさを識別するための識別信号を出力す
る。また、表示送信器５５はチャンネル選択信号と識別
信号を差動伝送信号に変換してこれを信号接続端子４５
ｂから信号接続端子４５ａに向けて送る。この信号接続
端子４５ｂは表示送信器５５により変換された差動伝送
信号を送信するための端子を有する。また、信号接続端
子４５ａは表示送信器５５により変換された差動伝送信
号を送出する信号接続端子４５ｂからの出力信号をケー
ブル４１ａを介して受信するための端子を有する。

【００９２】さらに映像受信器５２は信号接続端子４５
ｂから信号接続端子４５ａに向けて送られた差動伝送信
号を受け取り、元のチャンネル選択信号と識別信号を復
元し、マイコン４２に送る。ついでマイコン４２はチャ
ンネル選択信号からＴＶ処理部３１内のチューナ２７を
制御する制御信号を生成し、これにもとづいて希望のチ
ャンネルの放送電波を選択する。さらに、識別信号から
ＰＬＬ１２（図示せず）に内蔵された分周カウンタの分
周カウンタ値を生成して符号部４３に伝達し、標本化パ
ルスの周波数を表示画素数に合致させる。例えば、画素
数が６４０×４８０の場合は約１２ＭＨｚが、７２０×
４８０の場合は約１４ＭＨｚの標本化パルスが必要にな
る。また、ＰＬＬ１２は分周カウンタ値と水平同期信号
Ｈを入力し、識別信号に対応した標本化パルスを出力す
る。

【００９３】このように構成されたＰＤＰ表示部３９と
映像制御部４０とを分離したＰＤＰ表示装置はＰＤＰ表
示部３９で発生するノイズが映像制御部４０にグランド
を介して伝播するのを確実に防止する。さらに、リモコ
ン機能を有しているため利用者がＰＤＰ表示装置を遠隔
操作できる。また、ＰＤＰ表示部３９から映像制御部４
０に表示画素数の識別信号を伝送するので、表示画素数
に最適の標本化パルスを選択する機能を実現できる。

【００９４】さらにまた、映像制御部４０内の制御電源
４６を映像電源５１とし、ＰＤＰ表示部３９内の表示電
源４９を主電源５０としても良い。また、識別信号には
表示画素数の他に画面のアスペクト比などの変数を用い
ても良い。

【００９５】実施の形態１０．図１６は実施の形態１０
のＰＤＰ表示装置の構成を示すブロック図である。図に
おいて、６４ａは映像情報、クッロクＴ信号、マイコン
信号（ＭＤ、ＭＴ、ＭＣ）を変換した差動伝送信号を伝
送するための信号接続端子および制御電源４６の電力を
伝送するための電力接続端子とを統合した統合接続端
子、６４ｂは差動伝送信号を受信するための信号接続端
子および制御電源４６から伝送された電力を受けるため
の電源接続端子を統合した統合接続端子である。統合接
続端子６４ａのグランドと統合接続端子６４ｂのグラン
ドとは分離している。６３は差動伝送信号を伝送するた
めのケーブルおよび制御電源４６の電力を伝送するため
のケーブルを１つに束ねた統合ケーブルである。

【００９６】このように構成されたＰＤＰ表示装置で
は、統合接続端子６４ａには送信器４４が出力する差動
伝送信号と制御電源４６が出力する電力が供給される。
ついで、統合ケーブル６３は統合接続端子６４ａから統
合接続端子６４ｂに向けて差動伝送信号と電力を統合ケ
ーブル６３を介して伝送する。これにより伝送された差
動伝送信号は受信器４８に入力され、伝送された電力は
表示電源４９に供給される。他の動作は図１１の説明と
同様である。

【００９７】以上のように構成されたＰＤＰ表示装置は
統合接続端子６４ａのグランドと統合接続端子６４ｂの
グランドとが分離しているためＰＤＰ表示部３９で発生
するノイズが映像制御部３９にグランドを介して伝播す
ることを防止する。しかもＰＤＰ表示部３９と映像制御
部４０から送るべき差動伝送信号および制御電源４６の
出力を１本の統合ケーブル６３で容易に接続でき、取り
扱いが簡単で経済的な装置を実現できる。なお、図１２
の構成、図１５の構成に本実施の形態を適用することも
できる。

【００９８】実施の形態１１．図１７は実施の形態１１
のＰＤＰ表示装置の構成を示すブロック図である。図に
おいて、３８は映像情報、クロック信号Ｔを生成し、差
動伝送信号に変換するとともに、これらを信号接続端子
４５ａより出力する出力装置に対応するＰＣ装置であ
る。このＰＣ装置３８は映像情報を生成するとともに、
映像情報およびＰＣ装置３８のクロック信号Ｔを出力す
るＰＣ処理部５８およびＰＣ処理部５８からの出力を差
動伝送信号に変換し送信するためのＰＣ送信器５９を有
する。以後、ＰＣ装置３８の映像情報とＰＣ装置３８の
クロック信号ＴとからなるデータをＰＣデータ１、ＰＣ
装置３８の映像情報（Ｒ、Ｇ、Ｂ、Ｈ、Ｖ）をＰＣデー
タ２と呼ぶことにする。また、信号接続端子４５ａは差
動伝送信号を送信するための端子、信号接続端子４５ｂ
は差動伝送信号を受信するための端子である。さらに、
６０は信号接続端子４５ｂからの差動伝送信号を受信し
これをＰＣデータ１に復元するためのＰＣ受信器であ
る。

【００９９】ＰＣ送信器５９はＰＣデータ１を差動伝送
信号に変換して信号接続端子４５ａから出力する。そし
て、ケーブル４１ａは差動伝送信号を信号接続端子４５
ｂに伝送する。一方、ＰＣ受信器６０は信号接続端子４
５ｂから受信したＰＣデータ１を復元し、その出力をＰ
ＤＰ処理部１０７に伝送する。これらの信号接続端子４
５ａのグランド（図示せず）と信号接続端子４５ｂのグ
ランド（図示せず）とは分離しているので、この間の信
号の伝送には例えば差動伝送方式を用いる。

【０１００】このように構成されたＰＤＰ表示装置は信
号接続端子４５ａのグランドと信号接続端子４５ｂのグ
ランドとが分離しているため、ＰＤＰ表示部３９で発生
するノイズがＰＣ装置３８に混入するのを確実に防止で
きる。また、ＰＤＰ表示部３９の表示画面（図示せず）
が大きい場合、ＰＣ装置の画像を拡大表示できる。この
利用形態は、ＰＣ装置３８とＰＤＰ表示部３９とを直接
接続するため、映像制御部４０を不要にし、設置スペー
スの縮小やシステム価格の大幅低減を図ることができ
る。

【０１０１】図１８は実施の形態１１のＰＤＰ表示装置
の他の構成を示すブロック図である。図において、６６
は基準クロック信号Ｔ１を再生するためのＰＣ−ＰＬＬ
である。このときの、ＰＣ送信器５９はＰＣデータ２を
差動伝送信号に変換し送信するとともに、ＰＣ受信器６
０はＰＣ送信器からの差動伝送信号を受信しこれをＰＣ
データ２に変換するものである。さらに、差動伝送方式
を用いてＰＣデータ２を信号接続端子４５ａから信号接
続端子４５ｂに向けて伝送する。

【０１０２】以上のように構成されているＰＤＰ表示装
置を説明する。ＰＣ送信器５９はＰＣデータ２を差動伝
送信号に変換して信号接続端子４５ａから出力する。そ
して、信号接続端子４５ａからの差動伝送信号をケーブ
ル４１ａを介して信号接続端子４５ｂに伝送する。

【０１０３】一方、ＰＣ受信器６０は受信した差動伝送
信号をＰＣデータ２に復元する。ついで、ＰＣ−ＰＬＬ
６６は水平同期信号ＨからそのＮ倍の基準クロック信号
Ｔ１を出力し、クロックを再現し、ＰＤＰ処理部１０７
で基準クロック信号Ｔ１に基づいて処理を行う。

【０１０４】このように構成した場合、上述の効果に加
え、クロック信号Ｔを伝送する必要が無くなり伝送線の
数が減少する。また、ＰＣ装置３８とＰＤＰ表示部３９
とのクロック信号が異なる場合にも適用することが可能
となる。

【０１０５】図１９は実施の形態１１のＰＤＰ表示装置
の他の構成を示すブロック図である。図におけるＰＤＰ
表示装置はＰＣデータ１とＰＣデータ２を選択的に用い
る様に構成したものである。

【０１０６】図において、ＰＣ送信器５９はＰＣデータ
１とＰＣデータ２の内、いずれか一方を選択し、これを
差動伝送信号に変換し出力する。そして、ケーブル４１
ａは差動伝送信号を信号接続端子４５ａから信号接続端
子４５ｂに向けて伝送する。

【０１０７】一方、ＰＣ受信器６０は受信した差動伝送
信号をＰＣデータ１またはＰＣデータ２に復元する。つ
いで、ＰＣ−ＰＬＬ６６は水平同期信号ＨのＮ倍の基準
クロック信号Ｔ１を出力し、選択器６７はクロック信号
Ｔと基準クロック信号Ｔ１の一方をクロック信号Ｔ２と
して出力する。また、表示制御器６８はＰＣ−ＰＬＬ６
６の分周カウンタ値Ｎ（８００前後の整数値）、選択器
６７の選択信号、ＰＤＰ処理部１０７の制御信号などを
出力する。

【０１０８】さらに、ＰＣ装置３８がＰＣデータ１に対
応する差動伝送信号を出力する場合には選択器６７でク
ロック信号Ｔを出力する。逆に、ＰＣ装置３８がＰＣデ
ータ２に対応する差動伝送信号を出力する場合には、水
平同期信号ＨのＮ倍のクロック信号Ｔ１をＰＣ−ＰＬＬ
６６で生成し、選択器６７からこれを出力する。さらに
また、表示制御器６８はＰＣデータがＰＣデータ１また
はＰＣデータ２のいずれであるかを識別するモード情報
を、例えばスイッチなどの手段（図示せず）で入力し、
ＰＣ−ＰＬＬ６６と選択器６７に制御信号を伝達する。
また、ＰＣ−ＰＬＬ６６の分周カウンタ値Ｎは、ＰＣデ
ータの種類を入力し、所定数値を設定する。このように
構成されたＰＤＰ表示装置は上述の効果に加え、ＰＣデ
ータ１またはＰＣデータ２を選択的に出力することがで
きる。

【０１０９】実施の形態１２．図２０は実施の形態１２
のＰＤＰ表示部の構成を示すブロック図である。図にお
いて、ＸはＰＤＰ表示部を制御するための制御信号であ
る。この制御信号ＸはＰＣ装置３８内で作成され、ＰＣ
送信器５９（図示せず）により差動伝送信号に変換さ
れ、信号接続端子４５ａ（図示せず）から信号接続端子
４５ｂに向けて伝送される。ついで、ＰＣ受信器６０で
は、差動伝送信号から制御信号Ｘを復元し、表示制御器
６８で制御信号Ｘの情報を解読する。また、表示制御器
６８は制御信号Ｘに応じて、ＰＣ−ＰＬＬ６６の分周カ
ウンタ値Ｎ、選択器６７の選択信号、タイミング発生回
路１０６、電源１１４を制御するための制御信号などを
出力する。

【０１１０】さらに、ＰＤＰ処理部１０７は階調制御器
６９、タイミング発生器１０６およびメモリ１０４を有
し、階調制御器６９およびタイミング発生器１０６から
の出力信号をＰＤＰ駆動部１１３に入力する。その後、
ＰＤＰ駆動部１１３は信号に基づいてＰＤＰ１１２（図
示せず）を駆動するものである。

【０１１１】また、制御信号Ｘは、例えば映像データに
あわせて、表示画面の静止（フリーズ）や分割表示を行
うための情報などがある。これらの情報をＰＣ受信器６
０を通して表示制御器６８で、解読しＰＣ−ＰＬＬ６
６、選択器６７、階調制御器６９、タイミング発生器１
０６、電源１１４を制御するための信号を出力し、ＰＣ
の画像を静止、あるいはコマ落としといった表示をした
り、画像の一部分を拡大表示したりする。これによりＰ
Ｃ装置３８から利用者の要求に応じた表示をすることが
できる。

【０１１２】実施の形態１３．図２１は実施の形態１３
のＰＤＰ表示装置の構成を示すブロック図である。図に
おいて、３９ａ、３９ｂ、３９ｃ、３９ｄはＰＤＰ表示
部である。これらのＰＤＰ表示部３９ａ、ＰＤＰ表示部
３９ｂ、ＰＤＰ表示部３９ｃおよびＰＤＰ表示部３９ｄ
は、受信器（図示せず）により復元した映像情報を再び
差動伝送信号に変換する送信器（図示せず）およびこの
差動伝送信号を伝送するための端子（図示せず）を有す
る。また、３３ａ、３３ｂ、３３ｃおよび３３ｄはＰＤ
Ｐ表示部３９ａ、ＰＤＰ表示部３９ｂ、ＰＤＰ表示部３
９ｃおよびＰＤＰ表示部３９ｄの主電源（図示せず）に
電圧を供給するためのＡＣコンセントである。さらに、
３８はＰＣ装置である。さらにまた、４１ａ、４１ｂ、
４１ｃ、４１ｄ、４１ｅはケーブルであり、ケーブル４
１ａ、ケーブル４１ｂ、ケーブル４１ｃ、ケーブル４１
ｃおよびケーブル４１ｄの入力側（つまり差動伝送信号
を送信する側）の端子（図示せず）のグランドと出力側
（差動伝送信号を受信する側）の端子（図示せず）のグ
ランドとは分離している。

【０１１３】また、ケーブル４１ａはＰＣ装置３８から
送られた差動伝送信号を伝送する。ついで、ＰＤＰ表示
部３９ａは差動伝送信号を受け取り、これを復元し、Ｐ
ＤＰ１１２ａ（図示せず）に表示するとともに、この復
元した信号を再び差動伝送信号に変換し、送信する。そ
して、ケーブル４１ｂはＰＤＰ表示部３９ａからの差動
伝送信号をＰＤＰ表示部３９ｂに伝送する。また、ＰＤ
Ｐ表示部３９ｂは差動伝送信号を受け取り、これを復元
し、ＰＤＰ１１２ｂ（図示せず）に表示するとともに、
この復元した信号を送信器（図示せず）により再び差動
伝送信号に変換する。さらに、ケーブル４１ｃはＰＤＰ
表示部３９ｂからの差動伝送信号をＰＤＰ表示部３９ｃ
に伝送する。また、ＰＤＰ表示部３９ｃは差動伝送信号
を受け取り、これを復元し、ＰＤＰ１１２ｃ（図示せ
ず）に表示するとともに、この復元した信号を送信器
（図示せず）により再び差動伝送信号に変換し、送信す
る。さらに、ケーブル４１ｄはＰＤＰ表示部３９ｃから
の差動伝送信号をＰＤＰ表示部３９ｄに伝送する。ま
た、ＰＤＰ表示部３９ｄは差動伝送信号を受け取り、こ
れを復元し、ＰＤＰ１１２ｄ（図示せず）に表示すると
ともに、この復元した信号を送信器（図示せず）により
再び差動伝送信号に変換し、送信する。さらに、ケーブ
ル４１ｅはＰＤＰ表示部３９ｄからの差動伝送信号をＰ
ＤＰ表示部３９ｅ（図示せず）に伝送する。

【０１１４】以上のように構成されたＰＤＰ表示装置
は、ＰＤＰ表示部を少なくとも２個設けるとともに、各
々のＰＤＰ表示部の受信器により受信し、復元した映像
情報を再び差動伝送信号に変換し、送信する送信器を設
け、送信器から出力信号を送出する端子と他のＰＤＰ表
示部の受信器により信号を受信する端子とをケーブルで
接続したため、１台のＰＣ装置３８から伝送した映像情
報を一度に複数の画面に映像を表示することが可能とな
る。

【０１１５】このようなＰＤＰ表示部３９ａに接続する
出力装置としてＰＣ装置３８を接続した例を挙げたが、
これに限定される必要はなく、ＶＣＲ装置３５、ＤＶＤ
装置３６、ゲーム装置３８、映像制御部４０といったよ
うに映像情報を生成し、ＰＤＰ表示部３９ａに映像情報
を伝送することができるものであれば出力装置は何であ
ってもよい。また、端子間の信号の伝送は差動伝送方式
以外にも光伝送方式を用いてもよい。

【０１１６】図２２は実施の形態１３のＰＤＰ表示部の
構成を示すブロック図である。図において５９はＰＣ送
信器である。このＰＣ送信器５９はＰＣ受信器６０によ
り復元されたＰＣデータ１またはＰＣデータ２を再び差
動伝送信号に変換し送信するためのものである。

【０１１７】このように構成されたＰＤＰ表示部の動作
について説明する。ＰＣ装置３８（図示せず）または他
のＰＤＰ表示部から伝送されるＰＣデータ１もしくはＰ
Ｃデータ２を変換した差動伝送信号は信号接続端子４５
ｂから入力される。ついでＰＣ受信器６０は差動伝送信
号を受信し、これをＰＣデータ１またはＰＣデータ２に
復元する。

【０１１８】また、表示制御器６８は演算器１６、ＰＣ
−ＰＬＬ６６、選択器６７、諧調制御器６９、タイミン
グ発生器１０６を制御するための制御信号を出力する。
さらに、ＰＣ受信器６０で復元されたＰＣデータ１また
はＰＣデータ２はＰＣ送信器５９により再び差動伝送信
号に変換され、信号接続端子７３から他のＰＤＰ表示部
（図示せず）に送られる。さらにまた、演算器１６は映
像データの画質の改善を行い、これをＰＤＰ処理部１０
７に送る。また、ＰＤＰ処理部１０７では、階調制御器
６９により表示する画像の階調を適切に制御し、これを
ＰＤＰ駆動部１１３に送り、ＰＤＰ駆動部１１３で表示
を行う。

【０１１９】以上のように構成されたＰＤＰ表示装置は
ＰＤＰ表示部内で発生するノイズが信号接続端子４５ｂ
または信号接続端子７３に接続されているＰＣ装置３
８、またはＰＤＰ処理部１０７にグランドを介して混入
するのを防止でき、しかも複数のＰＤＰ表示部に信号を
送ることができる。この利用形態は多数の表示装置を使
用する場合に信号分配器（図示せず）を不要にし、シス
テム価格の大幅低減を図ることができる。

【０１２０】さらにまた、図２３は実施の形態１３のＰ
ＤＰ表示装置におけるＰＤＰ表示部の他の構成を示すブ
ロック図である。図におけるＰＤＰ表示部はＰＣ装置３
８（図示せず）からＰＤＰ表示部を制御するための制御
信号を伝送し、この制御信号に応じてＰＤＰ表示部を動
作させるように構成したことを特徴とする。図におい
て、信号接続端子４５ｂはＰＣ装置３８からのＰＣデー
タ１と制御信号Ｘとを差動伝送信号に変換したもの、も
しくはＰＣデータ２と制御信号Ｘとを差動伝送信号に変
換したものを受信するための端子、または他のＰＤＰ表
示部からの差動伝送信号を受信するための端子でもあ
る。また、信号接続端子７３はＰＣ送信器５９により変
換された差動伝送信号を送信するための端子である。さ
らに、ＰＤＰ表示部には認識番号があらかじめ設定され
ているものとする。

【０１２１】このように構成されたＰＤＰ表示部の動作
を説明する。信号接続端子４５ｂに入力された差動伝送
信号はＰＣ受信器６０に入力される。また、ＰＣ受信器
６０は差動伝送信号からこれに対応するＰＣデータ１と
制御信号Ｘとを復元するかまたはＰＣデータ２と制御信
号Ｘとを復元する。

【０１２２】さらに、表示制御器６８は入力された制御
信号Ｘを解読する。ついで、この制御信号Ｘの中にはＰ
ＤＰ表示部の認識番号が含まれており、これがＰＤＰ表
示部の認識番号と一致したときには、演算器１６、ＰＣ
−ＰＬＬ６６、選択器６７、諧調制御器６９、タイミン
グ発生器１０６を制御するための制御信号を出力し、こ
れらを動作させる。さらにまた、ＰＣ受信器６０により
変換されたＰＣデータ１および制御信号ＸまたはＰＣデ
ータ２および制御信号ＸはＰＣ送信器５９で再び差動伝
送信号に変換され、信号接続端子７３から他のＰＤＰ表
示部（図示せず）に送信される。

【０１２３】また、制御信号ＸはそれぞれのＰＤＰ表示
部に対し、映像データにあわせて、表示画面の静止（フ
リーズ）や分割表示を行うための情報が含まれている。
そして、それぞれのＰＤＰ表示部側では、これら制御信
号Ｘに含まれる情報により、映像を静止、あるいはコマ
落とし表示をしたり、映像の一部分を拡大表示したりす
ることができる。

【０１２４】また、図２４は実施の形態１３のＰＤＰ表
示部の他の構成を示すブロック図である。図におけるＰ
ＤＰ表示部はＰＣ装置３８から映像データと、テレビジ
ョン放送電波から変換した映像データとを選択的に表示
できるＰＤＰ表示部の構成について説明する。図におい
て、統合接続端子６４ｂは、テレビジョン放送電波から
の映像情報、クロック信号Ｔおよびマイコン信号（Ｍ
Ｄ、ＭＴ、ＭＣ）を変換した差動伝送信号を受信する端
子を有する。また、統合接続端子６４ｂは主電源５０か
らの電力を伝送するための電源接続端子を有し、これに
より映像制御部４０などの出力装置（図示せず）の映像
電源５１（図示せず）に供給することができる。

【０１２５】さらに、信号接続端子４５ｂは例えばＰＣ
装置３８からのＰＣデータ１（すなわち映像情報（Ｒ、
Ｇ、Ｂ、Ｈ、Ｖ）、クロック信号Ｔ）を受信する。さら
にまた、７３は信号接続端子で、後述する複合送信器７
１から出力される差動伝送信号を送信するための端子で
ある。また、７８はＰＣ受信器６０からの出力信号また
は受信器４８からの出力信号のいずれかを選択するとと
もに、遅延量の制御を行う遅延選択器である。さらに、
７２は２次元もしくは３次元の適応型補間処理によって
インタレース映像からノンインタレース映像を生成する
走査線補間手段である走査線補間器である。ついで、走
査線補間器７２は受信器４８から復元される映像データ
を改善するためのものであり、画質改善手段８０の一例
である。また、走査線補間器７２は例えば走査線２４０
本のフィールド映像から走査線４８０本のフレーム映像
を生成する。

【０１２６】これによって、テレビジョン放送電波から
の映像情報の画素数は６４０×４８０、垂直同期信号Ｖ
の周波数は約６０Ｈｚ、水平同期信号Ｈの周波数は約３
２ＫＨｚとなるため、ＰＣ装置３８からの映像情報とほ
ぼ同一になる。また、７１は遅延選択器７８からの出力
である映像情報およびクロック信号Ｔを差動伝送信号に
変換し送信する複合送信器である。

【０１２７】このように構成されたＰＤＰ表示部の動作
を説明する。表示制御器６８は入力されるマイコン信号
（ＭＤ、ＭＴ、ＭＣ）により遅延選択器７８でＰＣ受信
器６０より復元される映像情報または、受信器４８より
復元される映像情報のいずれかを選択し、選択した映像
情報に応じた遅延を行う。また、表示制御器６８が受信
器４８より出力される映像情報を選択した場合、走査線
補間器７２は走査線２４０本のフィールド映像から走査
線４８０本のフレーム映像を生成する。

【０１２８】さらに、遅延選択器７８から出力された映
像データは演算器１６を介してＰＤＰ処理部１０７に送
られる。ついで、ＰＤＰ処理部１０７では表示制御器６
８からの制御信号、演算器１６から出力された映像デー
タおよび遅延選択器７８より出力された水平同期信号
Ｈ、垂直同期信号Ｖ、クロック信号Ｔを入力とし、ＰＤ
Ｐ駆動部１１３を駆動するための情報（例えばＰＷＭパ
ルスおよび走査パルス）を出力する。そして、ＰＤＰ駆
動部１１３はこれに応じてＰＤＰ１１２（図示せず）に
映像データを表示する。

【０１２９】以上のように構成されたＰＤＰ表示装置は
ＰＤＰ表示部で発生するノイズが信号接続端子４５ｂ、
統合接続端子６４ｂ、信号接続端子７３に接続されてい
る装置にグランドを介して混入するのを防止でき、しか
も複数のＰＤＰ表示部に信号を送ることができる。ま
た、ＰＣ装置３８から映像データと、テレビジョン放送
電波からの映像データとを選択的に表示できる。

【０１３０】実施の形態１４．図２５は実施の形態１４
のＰＤＰ表示装置の構成を示すブロック図である。図に
おけるＰＤＰ表示装置は画質改善手段の一例である走査
線補間器７２を備えたことを特徴とする。

【０１３１】図において、ＴＶ信号処理部３１から出力
される映像信号ｖは走査線補間器７２でノンインターレ
ース信号に変換されて画質が改善され高精細な画像信号
となる。そして、符号部４３を経由して出力される。他
の動作は図１６で説明したものと同様である。

【０１３２】このように構成されたＰＤＰ表示装置はＰ
ＤＰ表示部３９で発生するノイズがグランドを介してＰ
Ｃ装置３８に混入するのを防止でき、しかもデータの送
受信を行うためのケーブルが一本の統合ケーブル６３で
済むため、装置のセットアップを容易に行うことがで
き、走査線補間器７２によって高精細な画像の表示を行
うことが出来る。

【０１３３】実施の形態１５．図２６は実施の形態１５
のＰＤＰ表示部の構成を示すブロック図である。図にお
いて、７５は表示受信器５９またはＰＣ受信器６０から
の出力の選択を行う表示選択器である。また、統合接続
端子６４ｂは差動伝送信号に変換された映像情報、クロ
ック信号Ｔ、マイコン信号（ＭＤ、ＭＴ、ＭＣ）を受信
するための信号接続端子、表示送信器５５で差動伝送信
号に変換されたチャンネル選択信号と識別信号とを送信
するための端子、主電源５０からの電力を伝送するため
の電源接続端子を有する。さらに、信号接続端子４５ｂ
はＰＣ装置３８（図示せず）からの差動伝送信号を受信
するための端子である。

【０１３４】さらにまた、ＰＣ装置３８（図示せず）は
信号接続端子４５ｂに接続され、映像制御部４０（図示
せず）は統合接続端子６４ｂに接続されている。また、
ＰＣ受信器６０はＰＣデータ１を復元し、受信器４８は
映像情報、クロック信号Ｔ、マイコン信号（ＭＤ、Ｍ
Ｔ、ＭＣ）を復元する。さらに、表示選択器７５は２系
統の復元データ群（つまり受信器４８により復元された
映像情報、クロック信号ＴおよびＰＣ受信器６０により
復元した映像情報、クロック信号Ｔ）を入力とし、その
１系統を選択出力する。また、表示制御器６８はマイコ
ン信号（ＭＤ、ＭＴ、ＭＣ）やスイッチなどで生成した
表示切替信号を入力し、表示選択器７５の選択信号やＰ
ＤＰ処理部１０７の制御信号を出力する。

【０１３５】このように構成されたＰＤＰ表示装置はＰ
ＤＰ表示部で発生するノイズが出力装置であるＰＣ装置
３８や映像制御部４０にグランドを介して混入するのを
防止でき、しかもこれら出力装置のうちのいずれか一方
を選択して表示できるため、プレゼンテーション等に有
効活用できる。また、リモコン処理器６１を制御するリ
モコン装置（図示せず）を用いることにより利用者がＰ
ＤＰ表示装置を遠隔操作をすることができる。

【０１３６】実施の形態１６．図２７は実施の形態１６
のＰＤＰ表示部の構成を示すブロック図である。図にお
いて、４５ｄは受信端子である信号接続端子である。ま
た、遅延選択器７８は表示選択器７５、遅延器７６、遅
延制御器７７を用いて構成したものである。さらに、信
号接続端子４５ｄは映像情報およびクロック信号に対応
する差動伝送信号を受信し、受信器４８はこれを復元す
る。受信器４８およびＰＣ受信器６０により復元した２
系統の映像データ、水平同期信号Ｈ、垂直同期信号Ｖ、
クロック信号Ｔおよびマイコン信号（ＭＤ、ＭＴ、Ｍ
Ｃ）を復元する。さらにまた、遅延器７６はＰＣ受信器
６０の出力である映像データ（Ｒ、Ｇ、Ｂ）を所定の時
間だけ遅延させる。そして、遅延時間の最少量はゼロで
あり、また、最大量は垂直同期信号Ｖの時間（約１／６
０秒）である。また、遅延制御器７７は２系統の水平同
期信号Ｈ、垂直同期信号Ｖとクロック信号Ｔを入力し、
受信器４８の垂直同期信号Ｖを基準に２系統間の遅延時
間を算出し、遅延器７６の遅延時間を制御する。さら
に、表示選択器７５は遅延補正された映像データと基準
の映像データとを入力し、表示制御器６８の切替信号に
よってどちらか一方を選択する。他の構成要素の動作は
これまでの説明と同様である。

【０１３７】このように構成されたＰＤＰ表示装置はＰ
ＤＰ表示部で発生するノイズがＰＣ装置３８や映像制御
部４０にグランドを介して混入するのを防止でき、しか
も、２系統の映像の切替時に伴う表示ノイズが発生しな
くなり、プレゼンテーション等に有用である。

【０１３８】実施の形態１７．図２８は実施の形態１７
のＰＤＰ表示部の構成を示すブロック図である。図にお
いて、ＰＣ受信器６０はＰＣ装置３８（図示せず）が出
力するノンインタレース画像の映像データ（Ｒ、Ｇ、
Ｂ）を復元し、これを遅延選択器７８に供給する。一
方、受信器４８は出力装置である映像制御部４０（図示
せず）から出力されたインタレース映像の映像データ
（Ｒ、Ｇ、Ｇ）を復元し、これを走査線補間器７２を介
して表示選択器７５に供給する。また、走査線補間器７
２は２次元もしくは３次元の適応型補間処理によってイ
ンタレース映像からノンインタレース映像を生成する。
さらに、走査線補間器７２は例えば走査線２４０本のフ
ィールド映像から走査線４８０本のフレーム映像を生成
する。ついで、この処理によってＴＶ映像の画素数は６
４０×４８０、垂直同期信号Ｖの周波数は約６０Ｈｚ、
水平同期信号Ｈの周波数は約３２ＫＨｚとなるため、Ｐ
Ｃ装置３８からの画像がほぼ同一条件になる。

【０１３９】さらにまた、遅延選択器７８は表示制御器
６８の指示により受信器４８により復元された映像情報
およびクロック信号ＴまたはＰＣ受信器６０により復元
された、映像情報およびクロック信号Ｔのいずれかを選
択し選択した方の映像データを演算器１６に送る。つい
で、演算器１６は画質を改善するための高画質化処理を
行う。なお、ＰＣ装置３８からの画像はＴＶ映像からの
画像に比べ品質が充分に高いので、走査線補間器７２に
よる処理が必ずしも必要ではなく、表示制御器６８の指
示によって処理の有無を選択できる。他の動作はこれま
での説明と同様である。

【０１４０】このように構成されたＰＤＰ表示装置はＰ
ＤＰ表示部で発生するノイズがＰＣ装置へグランドを介
して伝播するのを防止でき、しかもノンインタレース画
像とインタレース映像の両方を同じ条件で表示すること
ができる。

【０１４１】実施の形態１８．図２９は実施の形態１８
のＰＤＰ表示装置の構成を示すブロック図である。図に
おけるＰＤＰ表示装置は、ＰＤＰ処理部１０７におい
て、ＰＷＭ変調器１０５へ配線するための配線数を少な
くしたことを特徴とする。図において、９１はＰＷＭ変
調器１０５に配線する配線数を減少させるための配線数
減少手段である配線数減少器である。また、ＰＤＰ処理
部１０７内のタイミング発生器１０６を省略している。
さらに、Ａ／Ｄ変換器１０２のグランドと、ＰＤＰ駆動
部１１３のグランドとは分離している。

【０１４２】図における映像信号の流れを説明する。入
力端子１０１に入力された映像信号ｖは、Ａ／Ｄ変換器
１０２に入力される。このＡ／Ｄ変換器１０２は映像信
号ｖの各々を映像データに所定の標本化周波数と所定の
量子化ビット数とでデジタル化する。

【０１４３】また、映像データはそれぞれ量子化ビット
数に応じた配線数でメモリ１０４に入力される。さら
に、メモリ１０４は映像データの情報を所定番地に順に
記憶し、水平同期信号Ｈの周期ごとに映像情報を読み出
す。ついで、メモリ１０４から水平同期信号Ｈの周期ご
とに読み出された量子化ビット数に応じた配線数の映像
データは配線数減少器９１に入力される。

【０１４４】この配線数減少器９１は量子化ビット数に
応じた配線数の映像データを多重化させ、多重映像デー
タ（ＲＸ、ＧＸ、ＢＸ）として出力する。

【０１４５】そして、多重映像データ（ＲＸ、ＧＸ、Ｂ
Ｘ）はＰＷＭ変調器１０５に入力される。このＰＷＭ変
調器１０５は基準クロックを多重映像データ（ＲＸ、Ｇ
Ｘ、ＢＸ）ごとに計数し、各々の水平電極に対応したＰ
ＷＭパルスを出力する。また、ＰＷＭ変調器１０５から
出力された５Ｖ系のＰＷＭパルスはＰＤＰ駆動部１１３
に入力され水平電圧Ｖｈに振幅変換される。

【０１４６】さらに、図３０は配線数減少器９１の具体
的な構成を示すブロック図で、図３０（Ａ）は並列デー
タの直列化手段、図３０（Ｂ）は並列データの多重化手
段の一例を示している。図において、９２ａ、９２ｂ、
９２ｃは並列／直列変換器であり、並列／直列変換器９
２ａは映像データＲに対応する並列データを直列データ
に変換する。また、並列／直列変換器９２ｂは映像デー
タＧに対応する並列データを直列データに変換する。さ
らに、並列／直列変換器９２ｃは映像データＢに対応す
る並列データを直列データに変換する。

【０１４７】さらにまた、並列／直列変換器９２ａの入
力の配線数は映像データＲの量子化ビット数に依存す
る。また、並列／直列変換器９２ｂの入力の配線数は映
像データＧの量子化ビット数に依存する。さらに、並列
／直列変換器９２ｃの入力の配線数は映像データＢの量
子化ビット数に依存する。これらの並列の映像データは
それぞれ並列／直列変換器９２ａ、並列／直列変換器９
２ｂ、並列／直列変換器９２ｃに入力され、それぞれ並
列の映像データが直列の映像データに変換される。よっ
て、各色成分に対応する並列の映像データは、単位時間
あたり量子化ビット数倍の情報量に変換されたところの
直列の映像データＲＸ、直列の映像データＧＸおよび直
列の映像データＢＸに変換される。したがって、並列／
直列変換器９２ａ、並列／直列変換器９２ｂ、並列／直
列変換器９２ｃにより多重映像データ（ＲＸ、ＧＸ、Ｂ
Ｘ）を得ることができる。この多重映像データ（ＲＸ、
ＧＸ、ＢＸ）がＰＷＭ変調器１０５に入力されるように
配線する。これによりＰＷＭ変調器１０５の入力の配線
数は（１／量子化ビット数）に減少する。

【０１４８】また、図３０（Ｂ）において、９３は配線
数減少器９１の一例である多重化回路である。この多重
化回路９３の入力の配線数は映像データの量子化ビット
数に対応した数を有する。ここでは、映像データの量子
化ビットの数が８ビットの場合を例に説明する。つま
り、並列の映像データＲ、並列の映像データＧおよび並
列の映像データＢの同じビット位置に対応する映像デー
タを多重化する多重化回路を有するものである。映像デ
ータの量子化ビットの数が８ビットの場合、多重化回路
９３は８つあり、各ビット位置ごとに単位時間当たり映
像データＲ、映像データＧ、映像データＢの情報が多重
化されるため、８つの多重化回路９３から多重映像デー
タ（ＲＧＢ１、ＲＧＢ２、・・・、ＲＧＢ８）を得るこ
とができる。さらに、多重化回路９３により得られる多
重映像データ（ＲＧＢ１、ＲＧＢ２、・・・、ＲＧＢ
８）をＰＷＭ変調器１０５に入力されるように配線す
る。これによりＰＷＭ変調器１０５に配線する配線数は
１／３に減少する。

【０１４９】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【０１５０】この発明のＰＤＰ表示装置は、Ａ／Ｄ変換
器のグランドである第１のグランドと電源のグランドで
ある第２のグランドとが分離しているため、ＰＤＰ駆動
部で発生するノイズがＡ／Ｄ変換器のグランドに伝播し
なくなり、ノイズがアナログの映像信号に混入するのを
防止でき、ＰＤＰ駆動部で発生するノイズに起因する表
示画像の劣化を防止する。

【０１５１】この発明のＰＤＰ表示装置は、Ａ／Ｄ変換
器のグランドである第１のグランドと電源およびＰＤＰ
処理部のグランドのである第２のグランドとが分離して
いるため、ＰＤＰ駆動部で発生するノイズおよびＰＤＰ
処理部で発生するノイズがＡ／Ｄ変換器のグランドに伝
播しなくなり、ノイズがアナログの映像信号に混入する
のを防止でき、ＰＤＰ駆動部またはＰＤＰ処理部で発生
するノイズに起因する表示画像の劣化を防止する。

【０１５２】この発明のＰＤＰ表示装置は、Ａ／Ｄ変換
器から出力される並列の映像データを並列／直列変換器
に入力し、この出力をＲＧＢ分離器に入力するようにし
たため、ＲＧＢ分離器に入力するための信号の配線数が
少なくなる。

【０１５３】この発明のＰＤＰ表示装置は、アナログ信
号としてＴＶ処理処理部から出力されるアナログ信号を
用いたので、テレビジョン放送を表示することが可能と
なる。

【０１５４】この発明のＰＤＰ表示装置は、出力装置の
送信端子のグランドとＰＤＰ表示部の受信端子のグラン
ドとを分離したので、ＰＤＰ表示部で発生するノイズが
グランドを介して出力装置に伝播しなくなり、ＰＤＰ表
示部で発生するノイズに起因する出力装置側の信号の劣
化を防止し、表示画像の劣化を防止する。

【０１５５】この発明のＰＤＰ表示装置は電力を伝送さ
れる側の電源は１次側のグランドと２次側のグランドと
を分離するように構成したので、ＰＤＰ表示部で発生す
るノイズがグランドを介して出力装置に伝播しなくな
り、ＰＤＰ表示部で発生するノイズに起因する出力装置
側の信号の劣化を防止し、表示画像の劣化を防止する。

【０１５６】この発明のＰＤＰ表示装置は、ＰＤＰ表示
部を少なくとも２つ備え、各ＰＤＰ表示部は受信器より
受信した信号を送信端子から送信する送信器を有し、そ
の受信端子に映像制御部からの信号を受ける一方のＰＤ
Ｐ表示部の送信端子と他方のＰＤＰ表示部の受信端子と
を接続したため、１つの出力装置から複数のＰＤＰ表示
部を駆動することができる。

【０１５７】この発明のＰＤＰ表示装置において、出力
装置はＰＤＰ表示部を制御するための制御信号を送信す
るように構成したので、ＰＤＰ表示部に適切な映像を表
示させることができる。

【０１５８】この発明のＰＤＰ表示装置は、制御信号を
リモコンからの信号に応じて調節するように構成したの
で、利用者は離れたところからＰＤＰ表示装置を操作す
ることができる。

【０１５９】この発明のＰＤＰ表示装置は、出力装置を
コンピュータ装置としたことにより、コンピュータ装置
からの映像データを表示することが可能となる。

【０１６０】この発明のＰＤＰ表示装置は、コンピュー
タ装置からの映像データまたは放送電波からの映像デー
タを選択して表示するように構成したので、必要に応じ
て映像を切り換えることが可能となる。

【０１６１】この発明のＰＤＰ表示装置において、差動
伝送方式または光伝送方式を用いてＰＤＰ処理部からの
出力の伝送、Ａ／Ｄ変換器からの出力および同期分離器
からの出力の伝送または映像情報の伝送を行うためノイ
ズがグランドを介して伝播しない。

【０１６２】この発明のＰＤＰ表示装置は、映像データ
の画質を改善する画像改善手段を備えたので画質が向上
する。

【０１６３】この発明のＰＤＰ表示装置において、画質
改善手段は、オフセット補正手段、振幅補正手段、コン
トラスト補正手段、γ補正手段、高域強調手段または走
査線補間手段の少なくとも１つを備えたので、画質が向
上する。

【０１６４】この発明のＰＤＰ表示装置において、ＰＤ
Ｐ処理部はＡ／Ｄ変換器からの出力をＰＷＭ変調するＰ
ＷＭ変調器およびＰＷＭ変調器に配線する配線数を減少
させる配線数減少手段を備えたので、ＰＷＭ変調器に配
線する配線数が少なくなる。

【０１６５】この発明のＰＤＰ表示装置において、ＰＤ
Ｐ処理部はＡ／Ｄ変換器からの出力をＰＷＭ変調するＰ
ＷＭ変調器およびＡ／Ｄ変換器から出力される並列の映
像データを直列の映像データに変換する並列／直列変換
回路を有し、並列／直列変換回路からの出力をＰＷＭ変
調器に入力するように構成したので、ＰＷＭ変調器に配
線する配線数が少なくなる。

【０１６６】この発明のＰＤＰ表示装置において、ＰＤ
Ｐ処理部はＡ／Ｄ変換器からの出力をＰＷＭ変調するＰ
ＷＭ変調器およびＡ／Ｄ変換器から出力される複数の並
列の映像データを多重化する多重化回路を有し、多重化
回路からの出力をＰＷＭ変調器に入力するように構成し
たので、ＰＷＭ変調器に配線する配線数が少なくなる。

【図面の簡単な説明】

【図１】実施の形態１のＰＤＰ表示装置の構成を示す
ブロック図である。

【図２】実施の形態１のＰＤＰ表示装置における分離
ユニットの具体的な構成を示すブロック図である。

【図３】実施の形態２のＰＤＰ表示装置の構成を示す
ブロック図である。

【図４】実施の形態３のＰＤＰ表示装置の構成を示す
ブロック図である。

【図５】実施の形態４のＰＤＰ表示装置の構成を示す
ブロック図である。

【図６】実施の形態５のＰＤＰ表示装置の構成を示す
ブロック図である。

【図７】実施の形態５のＰＤＰ表示装置の構成を示す
ブロック図である。

【図８】演算器の構成を示すブロック図である。

【図９】実施の形態６のＰＤＰ表示装置の構成を示す
ブロック図である。

【図１０】実施の形態７のＰＤＰ表示装置の構成を示
す図である。

【図１１】ＰＤＰ表示部および映像制御部の具体的な
構成を示すブロック図である。

【図１２】実施の形態８のＰＤＰ表示装置の構成を示
すブロック図である。

【図１３】実施の形態８のＰＤＰ表示装置の他の構成
を示すブロック図である。

【図１４】主電源の構成を示すブロック図である。

【図１５】実施の形態９のＰＤＰ表示装置の構成を示
すブロック図である。

【図１６】実施の形態１０のＰＤＰ表示装置の構成を
示すブロック図である。

【図１７】実施の形態１１のＰＤＰ表示装置の構成を
示すブロック図である。

【図１８】実施の形態１１のＰＤＰ表示装置の他の構
成を示すブロック図である。

【図１９】実施の形態１１のＰＤＰ表示装置の他の構
成を示すブロック図である。

【図２０】実施の形態１２のＰＤＰ表示装置における
ＰＤＰ表示部の構成を示すブロック図である。

【図２１】実施の形態１３のＰＤＰ表示装置の構成を
示すブロック図である。

【図２２】実施の形態１３のＰＤＰ表示部の構成を示
すブロック図である。

【図２３】実施の形態１３のＰＤＰ表示部の他の構成
を示すブロック図である。

【図２４】実施の形態１３のＰＤＰ表示部の他の構成
を示すブロック図である。

【図２５】実施の形態１４のＰＤＰ表示装置の構成を
示すブロック図である。

【図２６】実施の形態１５のＰＤＰ表示部の構成を示
すブロック図である。

【図２７】実施の形態１６のＰＤＰ表示部の構成を示
すブロック図である。

【図２８】実施の形態１７のＰＤＰ表示部の構成を示
すブロック図である。

【図２９】実施の形態１８のＰＤＰ表示装置の構成を
示すブロック図である。

【図３０】配線数減少器の構成を示すブロック図であ
る。

【図３１】Ａ／Ｄ変換器の具体的な構成を示すブロッ
ク図である。

【図３２】従来のＰＤＰ表示装置の構成を示すブロッ
ク図である。

【図３３】従来のＰＤＰ表示装置と他の関連装置との
接続した構成を示す図である。

【符号の説明】

１水平分離器２垂直分離器３ＤＣ／ＤＣ変換器４発光器
５受光器６差動送信器７差動受信器
８差動伝送路９ＲＧＢ分離器１０ＨＶ分離器１
１パルス分離器１２ＰＬＬ１３ＡＤパルス発生器
１４Ｐ／Ｓ変換器１５Ｓ／Ｐ変換器１６演算器
１７高速分離器１８強調器１９ａ、１９ｂ、１９ｃ
オフセット補正器２０振幅検出器２１ａ、２１ｂ、２１ｃ
振幅補正器２２コントラスト検出器２３ａ、２３ｂ、２３ｃ
コントラスト補正器２４モード制御器２５ａ、２５ｂ、２５ｃ
γ補正器２６データ出力端子２７チューナ
２８ビデオ復調器２９Ｙ／Ｃ分離器３０ＲＧＢ復調器
３１ＴＶ信号処理部３２ＰＤＰ表示装置３３ＡＣコンセント３４アンテナ
３５ＶＣＲ装置３６ＤＶＤ装置３７ゲーム装置
３８ＰＣ装置３９ＰＤＰ表示部４０映像制御部４１ａ、４１ｂ、４１ｃケーブル
４２マイコン４３符号部４４送信器４５ａ、４５ｂ信号接続端子４６制御電源４７ａ、４７ｂ電源接続
端子４８受信器４９表示電源
５０主電源５１映像電源５２映像受信器
５３変圧器５４整流器５５表示送信器
５６映像受信器５７ＰＣ接続端子５８ＰＣ処理部
５９ＰＣ送信器６０ＰＣ受信器６１リモコン処理器
６２表示識別器６３統合ケーブル６４ａ、６４ｂ統合接続
端子６６ＰＣ−ＰＬＬ６７選択器
６８表示制御器６９階調制御器７０ＰＣ処理部７２走査線補間器７３信号接続端子
７５表示選択器７６遅延器７７遅延制御器
７８遅延選択器８０画質改善手段８１ａ、８１ｂ接続端子９１接続線減少器９２並列／直列変回路
９３多重化回路１０１映像信号入力端子１０２Ａ／Ｄ変換器１０３同期分離器１０４メモリ１０
５ＰＷＭ変調器１０６タイミング発生器１０７ＰＤＰ処理部１１３ＰＤＰ駆動部１０８水平駆動器１０
９水平結合線１１０垂直駆動器１１１垂直結合線１１
２ＰＤＰ１１４電源１１５ａ、１１５ｂ、１１５ｃアンプ１１６ａ、１１６ｂ、１１６ｃクランプ回路１１７、１２０入力端子１１８ａ、１１８ｂ電圧
発生器１１９Ａ／Ｄ変換部１１９ａ、１１９ｂ、１１
９ｃＡ／Ｄ変換回路１２１ａ、１２１ｂ、１２１ｃ出力端子１２２デジタルグランド１２３アナロググランド１５０ケーブル２００信号伝送手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者一松明東京都千代田区丸の内二丁目２番３号三菱電機株式会社内

Claims

【特許請求の範囲】

【請求項１】入力されたアナログの映像信号をデジタ
ルの映像信号である映像データに変換するＡ／Ｄ変換器
と、前記アナログの映像信号に含まれる水平同期信号および
垂直同期信号を取り出す同期分離器と、前記Ａ／Ｄ変換器および同期分離器の出力からＰＤＰを
駆動するための情報を出力するＰＤＰ処理部と、前記ＰＤＰ処理部の出力に応じて前記ＰＤＰを駆動し、
前記映像データを前記ＰＤＰに表示するＰＤＰ駆動部
と、前記Ａ／Ｄ変換器、前記同期分離器および前記ＰＤＰ駆
動部に電力を供給する電源と、前記電源から供給される電力を伝送し出力するものであ
って、入力側の第１のグランドと出力側の第２のグラン
ドとを分離した電力伝送手段と、前記ＰＤＰ処理部からの出力を前記ＰＤＰ駆動部に伝送
するものであって、その入力段のグランドが前記第２の
グランドと共通であり、かつその出力段のグランドが前
記第１のグランドと共通である信号伝送手段とを備え、前記電力伝送手段からの出力を前記Ａ／Ｄ変換器の電源
電圧とし、前記Ａ／Ｄ変換器のグランドを前記第２のグ
ランドと共通にしたことを特徴とするＰＤＰ表示装置。
【請求項２】入力されたアナログの映像信号をデジタ
ルの映像信号である映像データに変換するＡ／Ｄ変換器
と、前記アナログの映像信号に含まれる水平同期信号および
垂直同期信号を取り出す同期分離器と、前記Ａ／Ｄ変換器および同期分離器の出力からＰＤＰを
駆動するための情報を出力するＰＤＰ処理部と、前記ＰＤＰ処理部の出力に応じて前記ＰＤＰを駆動し、
前記映像データを前記ＰＤＰに表示するＰＤＰ駆動部
と、前記Ａ／Ｄ変換器、前記同期分離器および前記ＰＤＰ駆
動部に電圧を供給する電源と、前記電源から供給される電力を伝送し出力するものであ
って、入力側の第１のグランドと出力側の第２のグラン
ドとを分離した電力伝送手段と、前記Ａ／Ｄ変換器からの出力を前記ＰＤＰ処理部に伝送
するものであって、その入力段のグランドが前記第２の
グランドと共通であり、かつその出力段のグランドが前
記第１のグランドと共通である第１の信号伝送手段と、前記同期分離器からの出力を前記ＰＤＰ処理部に伝送す
るものであって、その入力段のグランドが前記第２のグ
ランドと共通であり、かつその出力段のグランドが前記
第１のグランドと共通である第２の信号伝送手段とを備
え、前記電力伝送手段からの出力を前記Ａ／Ｄ変換器の電源
電圧とし、前記Ａ／Ｄ変換器のグランドを前記第２のグ
ランドと共通にしたことを特徴とするＰＤＰ表示装置。
【請求項３】並列の映像データを直列の映像データに
変換する並列／直列変換器と、直列の映像データを並列
の映像データに変換する直列／並列変換器とを備え、Ａ
／Ｄ変換器から出力される並列の映像データを並列／直
列変換器に入力し、この出力をＲＧＢ分離器に入力する
とともに、前記ＲＧＢ分離器からの出力を前記直列／並
列変換器に入力するように構成したことを特徴とする請
求項２に記載のＰＤＰ表示装置。
【請求項４】入力されるアナログの映像信号はテレビ
ジョン放送電波をアナログの映像信号に変換して出力す
るＴＶ処理処理部から出力されるアナログの映像信号で
あることを特徴とする請求項１から３のいずれか１項に
記載のＰＤＰ表示装置。
【請求項５】映像データ、水平同期信号および垂直同
期信号を有する映像情報を生成するとともに、前記映像
情報を送信端子から送信する出力装置と、前記出力装置から送信された映像情報を受信端子から受
信する受信器、前記受信器の出力からＰＤＰを駆動する
ための情報を出力するＰＤＰ処理部および前記ＰＤＰ処
理部の出力に応じてＰＤＰを駆動し、前記映像データを
前記ＰＤＰに表示するＰＤＰ駆動部を有するＰＤＰ表示
部と、前記出力装置の送信端子から前記ＰＤＰ表示部の受信端
子へ前記映像情報を伝送する伝送手段とを備え、前記出力装置の送信端子のグランドと前記ＰＤＰ表示部
の受信端子のグランドとを分離するように構成したこと
を特徴とするＰＤＰ表示装置。
【請求項６】出力装置に電力を供給する第１の電源
と、ＰＤＰ表示部に電力を供給する第２の電源と、前記第１の電源または前記第２の電源のいずれか一方か
ら他方へ電力を伝送する電源電力伝送手段とを有し、電力を伝送される側の電源は１次側のグランドと２次側
のグランドとを分離するように構成したことを特徴とす
る請求項５に記載のＰＤＰ表示装置。
【請求項７】ＰＤＰ表示部を少なくとも２つ備え、各ＰＤＰ表示部は受信器より受信した信号を送信端子か
ら送信する送信器を有し、その受信端子に出力装置からの信号を受ける一方のＰＤ
Ｐ表示部の送信端子と他方のＰＤＰ表示部の受信端子と
を接続したことを特徴とする請求項５または６のいずれ
かに記載のＰＤＰ表示装置。
【請求項８】出力装置はＰＤＰ表示部を制御するため
の制御信号を送信するように構成したことを特徴とする
請求項５から７のいずれか１項に記載のＰＤＰ表示装
置。
【請求項９】制御信号をリモコンからの信号に応じて
調節するように構成したことを特徴とする請求項８に記
載のＰＤＰ表示装置。
【請求項１０】出力装置はコンピュータ装置であるこ
とを特徴とする請求項５から９のいずれか１項に記載の
ＰＤＰ表示装置。
【請求項１１】ＰＤＰ表示部はコンピュータ装置から
の映像データまたはテレビジョン放送電波からの映像デ
ータを選択して表示するように構成したことを特徴とす
る請求項５から１０のいずれか１項に記載のＰＤＰ表示
装置。
【請求項１２】差動伝送方式または光伝送方式を用い
てＰＤＰ処理部からの出力の伝送、Ａ／Ｄ変換器からの
出力および同期分離器からの出力の伝送または映像情報
の伝送を行うことを特徴とする請求項１から１１のいず
れか１項に記載のＰＤＰ表示装置。
【請求項１３】映像データの画質を改善する画質改善
手段を備えたことを特徴とする請求項１から１２のいず
れか１項に記載のＰＤＰ表示装置。
【請求項１４】画質改善手段は、オフセット補正手
段、振幅補正手段、コントラスト補正手段、γ補正手
段、高域強調手段または走査線補間手段の少なくとも１
つを備えたことを特徴とする請求項１３に記載のＰＤＰ
表示装置。
【請求項１５】ＰＤＰ処理部はＡ／Ｄ変換器からの出
力をＰＷＭ変調するＰＷＭ変調器およびＰＷＭ変調器に
配線する配線数を減少させる配線数減少手段を備えたこ
とを特徴とする請求項１から１４のいずれか１項に記載
のＰＤＰ表示装置。
【請求項１６】配線数減少手段はＡ／Ｄ変換器から出
力される並列の映像データを直列の映像データに変換す
る並列／直列変換回路を有し、前記並列／直列変換回路からの出力を前記ＰＷＭ変調器
に入力するように配線したことを特徴とする請求項１５
に記載のＰＤＰ表示装置。
【請求項１７】配線数減少手段はＡ／Ｄ変換器から出
力される複数の並列の映像データを多重化する多重化回
路を有し、前記多重化回路からの出力を前記ＰＷＭ変調器に入力す
るように配線したことを特徴とする請求項１５に記載の
ＰＤＰ表示装置。