KR20020093875A - 인으로 실리콘을 도핑하고 증기 존재하에서 실리콘상에산화물을 성장시키는방법 - Google Patents

인으로 실리콘을 도핑하고 증기 존재하에서 실리콘상에산화물을 성장시키는방법 Download PDF

Info

Publication number
KR20020093875A
KR20020093875A KR1020027013080A KR20027013080A KR20020093875A KR 20020093875 A KR20020093875 A KR 20020093875A KR 1020027013080 A KR1020027013080 A KR 1020027013080A KR 20027013080 A KR20027013080 A KR 20027013080A KR 20020093875 A KR20020093875 A KR 20020093875A
Authority
KR
South Korea
Prior art keywords
temperature
silicon wafer
impurity source
solid
oxidation
Prior art date
Application number
KR1020027013080A
Other languages
English (en)
Other versions
KR100748282B1 (ko
Inventor
제임스 이. 래프
러셀 비. 로젠스키
Original Assignee
테크네글라스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테크네글라스 인코퍼레이티드 filed Critical 테크네글라스 인코퍼레이티드
Publication of KR20020093875A publication Critical patent/KR20020093875A/ko
Application granted granted Critical
Publication of KR100748282B1 publication Critical patent/KR100748282B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 웨이퍼를 도핑하는 방법은, 실리콘 웨이퍼의 표면에 인-함유층을 디포지션하기에 충분한 시간 동안 제 1 온도에서 고체 인 불순물 소스와 간격을 두고 실리콘 웨이퍼를 위치시키고, 이어서 상기 제 1 온도보다 낮은 제 2 온도에서 습윤 산소 또는 발열성 증기로 상기 도핑된 실리콘 웨이퍼를 산화시키는 것을 포함한다. 실리콘 웨이퍼는 상기 산화 단계 동안 상기 고체 인 불순물 소스와 간격을 두고 유지된다. 상기 온도는, 상기 고체 인 불순물 소스가 상기 제 1 온도에서 P2O5를 발생시키고, 상기 제 2 온도는 상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위하여 상기 제 1 온도보다 충분히 더 낮도록 선택된다.

Description

인으로 실리콘을 도핑하고 증기 존재하에서 실리콘상에 산화물을 성장시키는 방법{Method of doping silicon with phosphorus and growing oxide on silicon in the presence of steam}
실리콘 웨이퍼를 도핑하는 종래의 방법은 몇가지가 있다. 이들 중 한 방법에서, 실리콘 웨이퍼는 우선, 보통 약 950-1150℃ 범위의 고온에서 포스포러스 옥시클로라이드(POCl3) 또는 포스핀(PH3)을 이용하여 도핑된다. 기체 POCl3또는 PH3는어느 정도의 산소를 함유하는 질소를 가진 확산 튜브 아래로 옮겨진다. 그 결과 실리콘 표면상에 인산화물이 디포지션된다. 그 다음 인산화물은 실리콘 표면과 반응하여 원소 인을 형성하고, 이것이 실리콘 웨이퍼내로 조절된 깊이까지 확산된다. 디포지션에 이어 즉시, 약 30-60분 동안 대략 디포지션 온도 근처에서 상기 도핑된 실리콘 웨이퍼를 증기 산화시켜 원하는 산화물을 성장시킨다. 일반적으로 실리콘 웨이퍼 내로 확산된 인의 농도 및 깊이는 전체 디포지션 공정의 시간 및 온도에 비례한다. 증기 산화 단계 동안 실리콘 웨이퍼의 표면상에 형성되는 결과로서 얻어진 산화물층의 두께는 증기내에서의 시간 및 온도에 비례한다.
POCl3및 PH3를 사용하는 것과 관련하여 여러가지 어려움이 있다. 이들 어려움이란, 큰 직경의 실리콘 웨이퍼가 균일하게 도핑되지 않는다는 점(왜냐하면 불순물 기체가 실리콘 웨이퍼들 사이에 용이하게 얻어질 수 없기 때문), 실리콘 손상, 독성 및 기체의 부식을 유발하는 입자들이 확산 튜브 내에 발생한다는 점, 및 기타 처리상의 어려움을 포함한다.
Florence 등에 대한 미국 특허 제3,998,668호에 기재된 바와 같이, 가열에 의해 포스포러스 펜트옥사이드(P2O5)를 발생시키는 고체 불순물 소스가 기체 불순물과 관련된 상기 문제점들의 일부를 극복하기 위해 개발되었다. P2O5는 디포지션 단계 동안 실리콘 웨이퍼상에 디포지션된다. 참고로 여기에 기재되는 Rapp에 대한 미국 특허 제4,175,988호 및 제4,141,738호는 실리콘 웨이퍼를 도핑하기 위한 예시적인 고체 불순물 소스 및 고체 불순물 소스를 사용하는 방법을 개시한다.
고체 불순물 소스를 이용하여 실리콘 웨이퍼를 도핑하는 한가지 방법은 실리콘 웨이퍼를 약 1050℃에서 도핑하고, 이어서 대략 동일한 온도에서 건조 산소로 현장 산화시키는 것과 관련된다. 디포지션 단계 동안 실리콘 웨이퍼들은 그 표면이 인접한 고체 불순물 소스의 표면과 평행하고 매우 근접하게, 예를 들어 고체 불순물 소스 보트(boat) 내에 놓여진다. 고체 불순물 소스 및 실리콘 웨이퍼들은 확산 튜브 내로 삽입되며, 종래의 노 램프 기술(furnace ramping technique)을 이용하여 질소하에서 디포지션 온도까지 가열된다. 도핑된 실리콘 웨이퍼의 산화는, 건조 산소가 소스의 발생 비율을 변화시키지 않기 때문에 1050℃ 근처의 온도에서 현장에서 실행될 수 있다.
실리콘 웨이퍼를 고체 불순물 소스를 이용하여 도핑한 다음 건조 산소로 산화시키면, 산소가 증기보다 더 느리게 실리콘을 산화시키기 때문에, 원하는 산화물 두께를 얻기 위해 훨씬 더 많은 시간이 요구된다. 대략 1050℃에서의 이러한 지연된 산화 시간은 인이 실리콘 웨이퍼내로 지나치게 확산되는 결과를 초래한다. 원하는 접합이 매우 깊지 않다면, 이러한 추가의 확산 시간은 너무 깊은 접합을 초래하여 종종 제조되는 장치를 파손시킨다.
고체 불순물 소스를 이용하여 실리콘을 도핑하는 또 다른 방법은 약 1050℃에서 실리콘 웨이퍼를 도핑하고, 고체 불순물 소스 가까이로부터 실리콘 웨이퍼를 제거하고, 증기로 실리콘 웨이퍼를 산화시키는 것을 포함한다. 디포지션한 다음, 실리콘 웨이퍼는 보트 (및 고체 불순물 소스에 근접한 거리)로부터 제거되어, 증기 산화를 위해 확산노(diffusion furnace) 내로 재삽입된다. 별도의 증기 산화가 상술한 첫번째 방법에서의 온도와 유사한 온도에서 실행되어 원하는 산화물을 성장시킬 수 있다. 고체 불순물 소스는, 고온의 습기가 소스로부터 P2O5이 신속하게 발생되도록 하기 때문에, 증기 산화하는 동안 실리콘 웨이퍼로부터 분리되어야만 한다. 이러한 방법은 만족스런 결과를 낳지만, 시간이 많이 소모되며, 작동자의 많은 처리를 요한다. 이는 또한 P2O5를 함유하는 흡습성의 실리콘 표면을 습한 실내 공기에 노출시켜, 실리콘 표면이 손상되도록 할 수 있다.
실리콘 웨이퍼상에 요구되는 산화물층의 두께는 수백 Å 에서부터 20,000Å 이상에 이르기까지 적용에 따라 다양할 수 있다. 대부분의 이미터 확산(emitter diffusion)에서, 산화물의 두께는 약 1500-6000Å의 범위내일 것이며, 바람직하게는 약 2000-5000Å 범위일 것이다. 전형적인 이미터 확산은 약 4300-5000Å의 산화물 두께를 요한다. 이미터 확산에 대하여 바람직한 두께를 갖는 산화물층은 전형적으로 디포지션 온도 또는 그 근처, 전형적으로 약 950-150℃ 범위에서 성장된다. 이미터 확산에 대해 수용가능한 면적 저항(sheet resistivities)은 전형적으로 약 5.35-6.15 ohms/sq.의 범위이지만, 약 15 ohms/sq. 만큼 높거나 약 1ohms/sq. 만큼 낮을 수도 있다. 예를 들어, 대략 1025℃의 디포지션 온도 및 60분의 디포지션 시간이 보통 약 5 ohms/sq.의 면적 저항을 주기 위해 양극성 트랜지스터에 대해 사용된다.
본 발명의 목적은 고체 인 불순물 소스를 이용하여 실리콘 웨이퍼를 도핑하는 방법을 제공하는 것으로서, 여기서 도핑된 웨이퍼는 상기 고체 인 불순물 소스의 유효 수명을 유지하면서 상기 고체 소스에 매우 인접해 있는 동안 현장 산화된다.
본 발명의 또 다른 목적은, 과도하게 긴 산화 시간을 요하지 않고, 종래의 산화 방법에서 보다 더 낮은 온도에서 인-도핑된 실리콘 웨이퍼상에 만족스런 산화물 두께층을 얻을 수 있는 방법, 특히 저온에서 적당한 습식 산화 시간을 선택함으로써 원하는 두께의 산화물층을 얻는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 상승된 온도에서 종래의 습식 산화법을 이용하는 POCl3또는 PH3와 같은 도핑 방법을 이용할 경우 관찰되는 깊이에 필적할만한 깊이로 실리콘 내로 인의 확산을 유지하는 인-도핑된 실리콘 웨이퍼를 산화시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 고체 불순물 소스를 이용하는 종래의 습식 산화법에 비하여, 실리콘 웨이퍼의 취급 및 실리콘 웨이퍼를 습한 실내 공기에 노출시키는 것을 감소시키는, 실리콘 웨이퍼를 도핑 및 산화시키는 방법을 제공하는 것이다.
본 발명의 상기 및 기타의 목적은 아래의 상세한 설명, 특허청구 범위 및 첨부 도면으로부터 명백할 것이다.
본 발명은 일반적으로, 인(phosphorus)으로 실리콘 웨이퍼를 도핑하고 이어서 그 도핑된 실리콘 웨이퍼상에 산화물을 성장시키는 방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 고체 불순물 소스(solid dopant source)를 이용하여 인으로 실리콘 웨이퍼를 도핑한 다음, 고체 인 소스의 존재하에 발열성 증기 또는 습윤 산소 분위기에서 상기 도핑된 실리콘 웨이퍼의 표면상에 산화물층을 성장시켜, 상기 도핑된 실리콘 표면을 현장 산화시키는 방법에 관한 것이다. 여기서 사용되는 "현장 산화"는 고체 불순물 소스의 존재하에 도핑된 실리콘을 산화시키는 것을 의미한다.
도 1은 선택된 습식 산화 온도에 대한 유리 필름 두께 대 증기내 시간을 도시하는 그래프.
도 2a는 다양한 습식 산화 온도에서 실리콘 웨이퍼상의 유리 필름 두께의 균일도(uniformity) 대 증기내 시간을 도시하는 그래프.
도 2b는 다양한 습식 산화 온도에서 실리콘 웨이퍼상의 유리 필름 두께의 균일도 대 증기내 시간을 0 부터 10%까지의 균일도에 대하여 도시하는 도 2a 그래프의 상세도.
도 3은 선택된 습식 산화 온도에 대한 면적 저항 대 증기내 시간을 도시하는 그래프.
도 4는 다양한 온도에서 증기에 노출된 PhosPlus®TP-470 불순물 소스의 평균 누적 % 중량 손실 대 시간을 도시하는 그래프.
도 5는 습윤 산소내 PhosPlus®TP-470 불순물 소스로부터 P2O5의 중량 손실 대 온도를 도시하는 그래프.
본 발명은 종래의 고체 소스 도핑 방법과 관련된 문제점들을 극복한다. 본발명은 실리콘 웨이퍼를 고체 인 불순물 소스로 도핑한 다음, 확산 노로부터 상기 도핑된 실리콘 웨이퍼를 먼저 제거할 필요 없이, 또한 고체 불순물 소스의 수명을 현저하게 감소시키지 않으면서, 도핑된 실리콘 웨이퍼를 증기 산화시킬 수 있도록 한다.
본 발명의 방법은, 실리콘 웨이퍼의 표면에 인-함유 층을 디포지션하기에 충분한 시간 동안 제 1 온도에서 고체 인 불순물 소스와 간격을 두고 실리콘 웨이퍼를 위치시키고, 상기 제 1 온도보다 낮은 제 2 온도에서 습식 산화법에 의해 상기 도핑된 실리콘 웨이퍼를 산화시키고, 상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두고 유지하는 것으로 구성된다. 상기 제 1 및 제 2 온도는 상기 고체 인 불순물 소스가 제 1 온도에서 P2O5를 발생시키고, 제 2 온도는 상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위하여 상기 제 1 온도보다 충분히 더 낮도록 선택된다. 상기 제 2 온도는 약 900℃ 보다 더 낮거나 동일하도록 선택될 수 있으며, 특히 약 600 내지 900℃의 범위에서 선택될 수 있다.
본 발명의 방법에서, 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두고 유지하는 단계는, 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 매우 근접하게 실질적으로 평행하게 위치시키고, 상기 실리콘 웨이퍼는 산화 단계 동안 이 위치로 유지되도록 하는 것을 포함할 수 있다. 상기 온도는 상기 고체 인 불순물 소스가 제 1 온도에서 P2O5를 발생시키고, 제 2 온도는 산화 단계 동안 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위해 제 1 온도보다 충분히 더 낮도록 선택된다. 제 2 온도는 약 600 내지 900℃ 범위에 있도록 선택될 수 있다.
본 발명의 방법은 또한 탈이온화된 물을 통해 버블화된 산소로 산화시키는 습윤 산소 산화 및 발열성 증기 산화로부터 하나의 습식 산화법을 선택하는 단계를 포함할 수 있다. 본 방법은 또한 고온에서 분해되고, 알루미늄 메타포스페이트(Al(PO3)3) 불순물 소스, 희토류 원소의 메타포스페이트(Ln(PO3)3(여기서 "Ln"은 희토류 원소를 가리킴) 불순물 소스 및 희토류 원소의 펜타포스페이트(LnP5O14) 불순물 소스로부터 선택되는 고체 불순물 소스를 선택하는 단계를 포함할 수 있다.
본 발명의 방법은, 실리콘 웨이퍼 및 P2O5의 증기상 디포지션을 위한 고체 인 불순물 소스를, 상기 실리콘 웨이퍼의 표면상에 n-타입 전도층을 형성하기에 충분한 시간 동안 제 1 온도에서 증기상 전달(vapor phase communication) 상태로 유지시키고, 이어서 상기 도핑된 실리콘 웨이퍼를 습윤 산소 및 발열성 증기로부터 선택되는 산화제로 제 2 온도에서 일정 두께의 산화층을 상기 실리콘 웨이퍼의 표면상에 형성하기에 충분한 시간 동안 산화시키는 단계를 포함할 수 있는데, 여기서 상기 제 2 온도는, 상기 실리콘 웨이퍼가 산화 단계 동안 상기 고체 불순물 소스와 증기상 전달을 유지하는 동안, 상기 고체 불순물 소스로부터 P2O5의 발생 비율을 감소시키기 위해 상기 제 1 온도 보다 충분히 낮다. 제 2 온도는 약 600 내지 900℃범위에서 선택될 수 있다. 예를 들어, 상기 산화 단계는 약 775℃에서 약 3 시간 동안 실행되어, 약 4000Å의 두께를 갖는 산화물층을 실리콘 웨이퍼의 표면상에 형성할 수 있다. 상기 방법은 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 고체 불순물 소스를 선택하는 단계를 포함할 수 있다.
본 발명은 또한 실리콘 웨이퍼 및 고체 인 불순물 소스를 상기 실리콘 웨이퍼의 표면상에 n-타입 전도층을 형성하기에 충분한 시간 동안 제 1 온도에서 P2O5의 증기상 디포지션을 위해 매우 근접한 거리로 유지하고, 상기 제 1 온도 보다 낮은 제 2 온도에서 습윤 산소 및 발열성 증기로부터 선택된 산화제로 상기 도핑된 실리콘 웨이퍼를 산화시키고, 상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 매우 근접하게 유지하는 단계를 포함하는 실리콘 웨이퍼의 도핑 방법을 제공한다. 상기 산화 단계 동안 상기 고체 불순물 소스로부터 P2O5의 발생을 실질적으로 감소시키기 위해 상기 제 1 온도 보다 충분히 더 낮도록 선택되는 상기 제 2 온도는 약 600 내지 900℃의 범위에 있을 수 있다.
상기 산화 단계는 약 4000Å 두께와 같이 일정한 두께를 갖는 산화물층을 실리콘 웨이퍼의 표면상에 형성하기에 충분한 시간 동안 상기 제 2 온도에서 실행될 수 있다. 상기 방법은 또한 고온에서 분해되고, 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 선택되는 고체 불순물 소스를 선택하는 단계를 포함할 수 있다.
실리콘 웨이퍼를 도핑하는 방법은, 실리콘 웨이퍼의 표면상에 인-함유층을 디포지션하기에 충분한 시간 동안 제 1 온도에서 고체 인 불순물 소스와 간격을 두고 실리콘 웨이퍼를 위치시키는 단계, 상기 도핑된 실리콘 웨이퍼를 상기 제 1 온도 보다 낮은 제 2 온도에서 습식 산화법에 의해 산화시키는 단계, 및 상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두어 유지하는 단계를 포함할 수 있다. 상기 온도는, 상기 고체 인 불순물 소스가 제 1 온도에서 P2O5를 발생시키고, 제 2 온도는 상기 산화 단계 동안 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위해 상기 제 1 온도 보다 충분히 더 낮도록 선택된다. 제 2 온도는 약 900℃ 보다 낮거나 동일하도록 선택될 수 있으며, 특히 약 600 내지 900℃ 범위에서 선택될 수 있다.
상술한 방법은 상기 산화 단계 동안 실리콘 웨이퍼를 고체 인 불순물 소스에 매우 근접하고 실질적으로 평행하게 유지하는 단계, 및 습윤 산소로의 산화 및 발열성 증기로의 산화로부터 하나의 습식 산화법을 선택하는 단계 중 하나 이상을 포함할 수 있다. 상기 온도는, 상기 고체 인 불순물 소스가 제 1 온도에서 P2O5를 발생시키고, 제 2 온도는 상기 산화 단계 동안 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위해 상기 제 1 온도 보다 충분히 더 낮도록 선택된다. 제 2 온도는 약 600 내지 900℃ 범위에서 선택될 수 있다. 상기 방법은 또한 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 고체 불순물 소스를 선택하는 단계를 포함할 수 있다.
본 발명은 또한 도핑된 실리콘 웨이퍼를 습식 산화하는 단계를 포함하는, 실리콘 웨이퍼상에 산화물층을 성장시키는 방법을 제공하는데, 상기 습식 산화는 습식 산화 단계 동안 상기 실리콘 웨이퍼와 증기상 전달 상태를 유지하는 고체 인 불순물 소스의 P2O5발생 비율을 실질적으로 감소시키기에 충분한 온도에서 실행된다. 습식 산화 온도는 약 900℃ 보다 낮거나 동일하도록 선택될 수 있으며, 특히 약 600 내지 900℃ 범위에서 선택될 수 있다. 상기 습식 산화 단계는 상기 도핑된 실리콘 웨이퍼를 습윤 산소 및 발열성 증기로부터 선택되는 산화제에 노출시키는 것을 포함할 수 있다.
본 방법은 상기 도핑된 실리콘 웨이퍼의 표면상에 소정의 두께를 갖는 산화물층을 형성하기에 충분한 습식 산화 단계용 시간 및 온도를 선택하는 단계를 포함할 수 있다. 습식 산화 온도는 약 600 내지 900℃의 범위에서 선택될 수 있다. 예를 들어, 상기 습식 산화 단계는 약 775℃에서 약 3 시간 동안 수행될 수 있다. 상기 방법은 또한 고체 불순물 소스와 증기상 전달되는 실리콘 웨이퍼를 가열함으로써 도핑된 실리콘 웨이퍼를 형성하는 단계를 포함할 수 있다. 상기 고체 불순물 소스는 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 선택될 수 있다.
본 발명의 상기 목적 및 기타 목적은 아래의 상세한 설명으로부터 명백해질것이다.
본 발명은 이후에 실리콘 웨이퍼를 현장에서 습식 산화 또는 발열성 증기 산화시키는 것을 포함하는 실리콘 웨이퍼의 도핑 방법을 제공한다. 본 방법은 고체 인 불순물 소스의 유효 수명을 빨리 단축시키지 않고, 산화 단계 동안 실리콘 웨이퍼를 근접 위치(예를 들면 확산 튜브내에서 고체 불순물 소스와 증기상 전달되는 근접 위치)에 있도록 한다.
상기 방법은 도핑 단계 및 산화 단계가 서로 다른 공정 조건하에서 수행될 것을 요한다. 도핑 단계는 가능하면 소량의 산소를 함유하는 건조 질소 내에서 고온, 즉 약 1050℃에서 실행된다. 증기 또는 습식 산화는 더 낮은 온도, 즉 약 775℃에서 실행된다. 이러한 조건하에서, 고체 불순물 소스로부터의 P2O5의 발생 비율은, 더 높은 도핑 온도에서 습식 산화 또는 발열성 증기 산화시 기대되는 발생 비율에 비하여 현저하게 감소된다. 산화 온도를 조심스럽게 선택하면, 질소내 더 높은 도핑 온도에서의 P2O5발생 비율에 근접하는 저온에서의 P2O5발생 비율이 얻어진다. 따라서 실리콘 웨이퍼는 고체 불순물 소스에서 인을 빨리 고갈시키지 않고, 고체 불순물 소스의 존재하에 습윤 산소 또는 발열성 증기에 의해 산화될 수 있다. 본 방법은 또한 노(furnace)를 삽입 온도까지 경사적으로 내리는(ramping down) 단계, 확산 보트로부터 도핑된 실리콘 웨이퍼를 제거하는 단계 및 온도를 산화 온도까지 다시 경사지게 상승시키는 단계를 제거함으로써 공정 시간 및 작동자의 처리를 감소시킨다.
본 발명의 방법에서, 실리콘 웨이퍼는 전형적으로 확산 보트에서 고체 인 불순물 소스에 인접하여 실질적으로 평행하게 놓여진다. 일반적으로 자동 이송 장치와 양립 가능한, 표준 패들 및 캔틸레버 장치를 갖는 4-레일 석영이 바람직하지만, 다양한 디자인의 확산 보트가 사용될 수 있다. 실리콘 표면과 소스 표면 사이의 간격은 바람직하게 일정하여, 약 0.06-0.10 인치 범위 내에 있게 된다. 소스의 슬롯(slot)은 바람직하게 그 두께 보다 약 0.01 인치 더 넓다. 소스는 직경 인치당 적어도 0.01의 팽창을 위한 공간을 갖는 보트내에 느슨하게 맞아야 한다.
고체 불순물 소스는 알루미늄 메타포스페이트, 희토류 원소의 메타포스페이트, 희토류 원소의 펜타포스페이트(LaZrP3포함) 또는 기타 적당한 불순물 조성물로 구성되는 불순물 소스로부터 선택될 수 있다. 보트 당 적어도 세 개의 불순물 소스가 사용될 때 우수한 결과가 얻어지지만, 전형적인 반도체 생산은 50 내지 100 이상의 소스를 사용할 수 있다.
바람직하게는, 종래의 노 램프 기술(furnace ramping technique)이 도핑 또는 디포지션 사이클을 위해 이용된다. 이는 웨이퍼 및 불순물 소스를 함유하는 보트를 약 800℃ 이하의 온도 및 디포지션 온도 보다 적어도 100℃ 더 낮은 온도에서 확산 튜브내로 서서히 삽입하는 것을 포함한다. 바람직하게, 삽입 속도는 100 mm 직경의 소스에 대해 분당 4 인치를 넘지 않는다. 소스의 직경이 클수록 관련된 물질의 질량이 크기 때문에 더 느린 삽입 속도가 바람직하다.
노 및 보트가 열적 평형에 도달한 후에 노는 디포지션 온도까지 경사적으로 상승된다. 디포지션 온도는, 적용에 따라 다르겠지만, 바람직하게는 약 950-1150℃ 범위, 가장 바람직하게는 약 1025℃이다. 디포지션 단계는, 비록 소량의 산소가 약1000℃ 이상의 디포지션 온도에서 사용될 수 있을지라도, 전형적으로 질소 및/또는 아르곤 하에서 실행된다. 바람직한 산소 농도는, 약 5% 이하의 산소가 약 1100℃ 이상의 디포지션 온도에서 사용될 수 있을지라도, 약 1% 보다 낮다.
디포지션 동안의 가스 흐름 속도는 기본적으로 확산 장비, 즉 튜브 크기 및 엔드캡(end cap) 디자인과 같은 확산 장비에 의존한다. 흐름 속도는 적어도, 실내 공기가 확산 튜브 아래로 역류해서 흐르지 않도록 하기에 충분히 높아야 한다. 약 2 리터/분 내지 약 15 리터/분 범위의 흐름 속도가 135 mm 직경의 확산 튜브내에서 성공적으로 사용되었는데, 약 3-7 리터/분의 흐름 속도가 바람직하다.
상기 도핑 단계는 적당한 시간 내에 웨이퍼내 원하는 깊이까지 확산되는 웨이퍼 표면상의 인-함유층을 디포지션하기에 충분한 시간 동안 디포지션 온도에서 수행된다. 디포지션 시간은 디포지션 온도 및 당업계에 잘 알려진 다른 요소들에 따라 다르다. 예를 들어, 약 1050℃에서 알루미늄 메타포스페이트 고체 불순물 소스로 실리콘 웨이퍼를 도핑하는 디포지션 시간은 약 4-5 ohms/sq.의 면적 저항을 얻을 수 있도록 약 30-60분일 수 있다.
노 온도는 점차적으로 증기 산화를 준비하는 실리콘 웨이퍼 및 소스를 냉각시키기 위해 감소되며, 산화제는 노 내로 도입된다. 산화제는 발열성 증기(즉, 수소를 산소로 연소시킴으로써 얻어지는 증기) 및 습윤 산소(예를 들어 약 95℃로 유지된 탈이온화된 물을 통해 버블화된 산소)로부터 선택될 수 있다. 습윤 산소 또는 발열성 증기로 도핑된 실리콘 웨이퍼를 산화시키는 것을 "습식 산화"라 칭한다. "습윤 산소"는 적당한 온도, 예를 들어 약 95℃로 유지된, 또는 또 다른 적당한 방법에 의해 제조되는 탈이온화된 물을 통해 버블화된 산소를 포함한다.
도핑된 실리콘 웨이퍼는 디포지션 온도 보다 낮은 제 2 온도에서 산화된다. 습식 산화 온도는 가능한 한 짧게 산화 시간을 유지하기에 충분히 높아야 하며, 너무 높은 비율로 인 소스로부터 P2O5가 발생되지 못하도록 하기에 충분히 낮아야 한다. P2O5가 증기내 소스로부터 더 신속하게 발생될수록 소스는 더 신속히 고갈된다. 고체 인 불순물 소스는, 상기 제 2 온도가 제 1 온도 보다 충분히 낮아서 P2O5의 발생 비율을 수용가능한 수준까지 감소시키기 때문에, 산화 단계 동안 실리콘 웨이퍼에 매우 근접한 확산 튜브내에 잔존할 수 있다.
1050℃에서 45분간 PhosPlus®TP-470 불순물 소스로 도핑된 실리콘 웨이퍼는 적어도 약 1 리터/분의 흐름 속도로 약 1-3 시간 동안 775℃에서 습윤 산소내에서 산화될 수 있다. 좀 더 높은 흐름 속도는 꼭대기부터 바닥까지 실리콘 웨이퍼를 더 균일하게 산화시키는 것으로 믿어진다. 산화가 완결되면, 산화제의 노 내로의 흐름은 중단되며, 노 온도는 점차적으로 삽입 온도 범위내의 온도로 감소되며, 보트는 노로부터 서서히 당겨낸다. 산화는 2000 또는 4000Å과 같이 원하는 두께를 갖는 산화물층을 실리콘 웨이퍼의 표면상에 형성하기에 충분한 온도 및 시간 동안 수행될 수 있다.
본 방법의 더 낮은 산화 온도는 또한, 인이 실리콘내로 추가 확산되는 것이 상승된 온도에서의 종래 (건조 산소) 산화법의 높은 도핑 온도 또는 그 근처에서의 확산에 비해 매우 적다는 것을 의미한다. 본 발명의 습식 산화는 현장에서 수행되기 때문에 종래의 습식 산화법에 비해 본 방법을 사용할 경우 처리 단계가 감소된다. 본 방법은 또한 도핑과 산화하는 사이에 실내 공기 중의 습도의 영향을 제거한다.
본 방법을 이용하여 도핑되고 산화된 실리콘 웨이퍼는 약 5-7 ohms/sq.의 면적저항과 약 4000-5000Å 범위의 유리 필름(산화물) 두께를 갖는 것으로 밝혀졌다. 예를 들어, 1050℃에서 45분동안 PhosPlus®TP-470 불순물 소스로 도핑되고 775℃에서 약 3시간 동안 (95℃의 탈이온화된 물을 통해 버블화된) 습윤 산소 내에서 산화된 실리콘 웨이퍼는 약 5.7 ohms/sq.의 면적저항과 약 4000Å의 산화물 두께를 가졌다. 고체 불순물 소스는 약 775℃에서의 습식 산화 후에 약 1050℃에서 정상적으로 P2O5를 계속 발생시켰다. 테스트를 여러번 반복하였는데 유사한 결과가 얻어졌다. 따라서, 본 발명의 방법은 습식 산화 단계 동안 확산 튜브로부터 고체 불순물 소스를 제거하지 않고, 또한 고체 불순물 소스의 유효 수명을 현격히 감소시키지 않고 허용 가능한 유리 필름 두께와 면적 저항을 산출하는 것이 가능하다.
예:
실리콘 웨이퍼(직경 100mm, 5-20 ohms 및 111-p-타입 붕소)를 높은 %의 알루미늄 메타포스페이트를 함유하는 PhosPlus®TP-470 100mm직경의 평면 불순물 소스로 도핑하고 다음과 같은 사이클을 이용하여 산화시켰다:
700℃에서 3.0 인치/분으로 확산 튜브에 보트(boat)를 삽입
1050℃까지 5℃/분으로 램프(ramp)시키고 흐르는 N2내에서 30분간 유지
습식 산화 온도인 X까지 5℃/분으로 램프
시간 Y 동안 습식 산화 온도 유지
700℃까지 5℃/분으로 램프
3.0 인치/분으로 산화 튜브로부터 보트를 끌어냄
700℃, 750℃, 775℃, 800℃ 및 1000℃의 습식 산화 온도(X)와 1 내지 3시간의 습식 산화 시간(Y)이 평가되었다. 습식 산화 단계를 위해, 산소는 약 95℃로 유지된 탈이온화된 물을 통해 버블화되었다. 각각의 산화 온도에 대해 새로운 불순물 소스 세트가 사용되었다. 소스의 각 세트는 사용전에 약 25%의 O2로 N2내에서 약 12시간 동안 숙성(aging)되었다.
소스의 중량 손실 측정은 아날로그 저울을 이용하여 이루어졌다. 디포지션된 유리 필름 두께는 Gaertner 타원계를 사용하여 측정되었다. 면적 저항의 측정은 표준 4점 탐침(probe)을 사용하여 10:1 HF로 미리 에칭된 웨이퍼 상에서 이루어졌다.
소스는, 고체 소스의 중량 손실을 측정함으로써 고체 소스로부터 P2O5의 소모율을 평가하기 위해 특정 시간 동안 습윤 산소내에서 각 습식 산화 온도로 유지되었다. 중량 손실을 측정한 결과 인이 1050℃ 질소에서 0.01%/시간 보다 더 낮은 비율로 손실됨을 알았다(도 4 참조). 가스가 습윤 산소로 바뀌면, 그 비율은 1000℃에서 0.7%/시간 이상으로 증가한다. 습윤 산소내에서의 이러한 발생률은 습식 산화 온도가 1000℃로부터 감소됨에 따라 급격히 감소되며, 산화 온도가 약 630℃에 접근함에 따라 건조 질소 내에서의 비율에 접근한다(도 5 참조).
1050℃에서 30분 동안 도핑한 후 습윤 산소내 유리 필름 두께 대 시간은 각 습식 산화 온도에 대해 도 1에 도시된다. 디포지션된 유리 필름 두께는 고정된 시간 동안 증가하는 온도에 대해서 뿐만 아니라 고정된 온도에 대하여도 습윤 산소내 산화 시간에 따라 증가하는 것으로 나타났다. 따라서 본 발명에 의한 방법은 적절한 습식 산화 온도 및 시간을 선택함으로써 실리콘 웨이퍼의 표면상에 원하는 두께의 산화물층을 형성할 수 있도록 한다.
이러한 경우, 약 4000Å의 바람직한 유리 필름 두께는, 약 30분 동안 질소 내에서 1050℃에서 디포지션하고, 후속적으로 800℃에서 약 2시간 동안 습식 산화함으로써 도달되었다. 균일도는 약 800℃에서 증기내 소스 시간이 증가됨과 함께 급격히 감소했다. 그 결과 약 775℃의 낮은 산화 온도가 일반적으로 바람직하다.
면적 저항 균일도를 증가시키기 위한 노력으로, 습식 산화 온도는 800℃에서 775℃로 감소되었으며 산화 시간은 약 2시간에서 약 3시간으로 증가되었다. 도 1에도시된 바와 같이, 이러한 변화는 약 4000Å의 바람직한 유리 필름 두께를 얻게 하였다. 면적 저항 균일도는 도 2a 및 도 2b에 도시된 바와 같이 실질적으로 개선되었다. 775℃ 증기에서 11시간 후에도, 도핑된 실리콘 웨이퍼의 균일도는 2% 범위내에 해당한다(도 2a에서 가장 잘 나타남). 이는 775℃이하의 온도에서 수행된 기타 모든 습식 산화에 대해서도 사실이었다.
도 3에서, 면적 저항 대 증기내 시간은 각 습식 산화 온도에 대하여 도시되었다. 775℃에서의 습식 산화는 5와 6 ohms/sq. 사이의 평균 면적 저항값을 제공하였는데, 이는 몇몇 이미터 확산에 대하여 바람직한 범위 내이다.
775℃에서 약 5시간의 습식 산화 시간은 약 5100Å을 넘는 유리 필름 두께를 초래하는 것으로 나타났다. 그러나, 더 두꺼운 유리 필름은 면적 저항(약 6.3 ohms/sq. 범위내)을 댓가로 하여 달성된다. 더 높은 면적 저항은 더 많은 인-함유 실리콘의 산화에 기인하며, 따라서 p/n 접합 위에 존재하는 활성 인의 양을 감소시키는 것으로 여겨진다. 상기한 조건 하에서 약 1050℃에서 디포지션 유지 시간을 증가시키고 약 775℃에서 습식 산화시키면 수용가능한 균일도를 유지하면서 두꺼운 산화물층을 형성할 수 있을 것으로 믿어진다.
최근의 실험은, 높은 %의 알루미늄 메타포스페이트를 함유하는 PhosPlus®TP-470 불순물 소스 이외의 고체 불순물 소스가 본 발명의 방법에서 효과적으로 사용될 수 있음을 제안한다. 후술되는 바와 같이, 희토류 원소의 메타포스페이트 소스는 본 발명의 방법에 사용될 수 있다. 란타늄 메타포스페이트(La(PO3)3) 불순물 소스는 3개의 100mm PhosPlus®TP-250 (주로 란타늄 펜타포스페이트, LaP5O14) 불순물 소스를 975℃에서 약 16 시간 동안 가열(firing)한 다음 약 1050℃에서 2시간 더 가열(firing)함으로써 준비되었다. 고온의 온도가 펜타포스페이트를 메타포스페이트로 전환되도록 하였다. 2인치 직경의 네오디뮴 펜타포스페이트 (NdP5O14) 및 가도리늄 펜타포스페이트 (GdP5O14) 소스에 대하여도 유사하게 가열(firing)하여 그것이 대응하는 메타포스페이트들 (Nd(PO3)3및 Gd(PO3)3)로 전환되도록 하였다. 테스트는 또한 2인치 직경 어븀 메타포스페이트(Er(PO3)3) 및 프라세오디뮴(praseodymium) 메타포스페이트 (Pr(PO3)3) 소스를 사용하여 이루어졌으며, 초기 가열(firing) 동안 얻어진 중량 손실 데이타에 기초하면 메타포스페이트 형태인 것으로 믿어진다.
상기 언급한 희토류 원소의 메타포스페이트 소스들은, 중량 손실 비율을 얻기 위해 약 1050℃에서 (Er(PO3)3소스의 경우 1100℃) N2내에서 숙성(aging)시키기 전후에 무게를 측정했다. 그 다음, 또 다른 중량 손실 비율을 얻기 위해 습윤 산소(95℃ 탈이온화된 물을 거쳐 버블화된 산소) 내에서 숙성(aging)되기 전후에 무게를 측정했다. 1050℃(Er 소스에 대하여는 1100℃)의 질소에 대한 775℃의 습윤 산소내 중량 손실 비율(grams/hr/표면적 in2)은 P2O5발생률에 대한 습윤 산소의 영향을 결정하기 위해 계산되었다. 이러한 테스트의 결과는 표 1에 도시된다.
La Nd Gd Er* Pr
1050℃N2에서의 중량손실 × 10-2g/hr/in2 0.044 0.0160.015 0.0240.015 0.016* 0.075
775℃습윤 O2에서의 중량손실 × 10-2g/hr/in2 0.21 0.297 0.55 0.253* 1.04
비율, 습윤 O2/N2 5 15 28 15* 14
*1050℃가 아닌 1100℃ N2에서 숙성(aging)
중량 손실 비율은 5 내지 28의 범위인데, 더 낮은 비율을 갖는 불순물 소스는 본 발명의 방법에서 사용될 경우 더 만족스럽게 수행될 것이다. 이러한 제한된 테스트에 기초할 때, Er, Nd, Pr 및 Gd 메타포스페이트 소스들은 알루미늄 메타포스페이트 소스(중량 손실 비율 약 5.0) 보다 습윤 산소에 대해 저항력이 덜했으며 란타늄 메타포스페이트 소스는 습윤 산소에 대하여 대략 동일한 저항력을 가졌다.
각 소스는 면적 저항과 디포지션된 유리 필름 두께를 얻기 위해 N2내에서 45분 동안 1050℃에서 실리콘 웨이퍼를 도핑하기 위해 사용되었다. 그리고 나서 소스들은 산화된 실리콘 표면의 필름 두께 및 면적 저항을 얻기 위해, 1050℃에서 45분 동안, 이어서 습윤 산소에서 3시간 동안 775℃에서 실리콘을 도핑하는데 사용되었다. 결국 소스들은, 디포지션된 필름 두께가 소스들을 습윤 산소에 노출시킨 결과 어떻게 변화되었는지를 보기 위해, 1050℃에서 45분 동안 질소내에서 한번 더 실리콘을 도핑하는데 사용되었다. 이러한 테스트의 결과는 표 2에 도시된다.
La Nd Gd Er Pr
Rs, ohms/sq.(도핑 테스트, H2O 전 45분동안 1050℃ N2내) 3.1 4.1 6.2 5.0 4.8
t,Å (도핑 테스트, H2O 전45분동안 1050℃ N2내) ~600 740 470 550 590
Rs, ohms/sq.(도핑 테스트, H2O 후 45분동안 1050℃N2내 ) 6.9 4.8 5.1 5.8 5.4
t,Å (도핑 테스트, 45분동안 1050℃ N2, H2O 이후) 470 600 570 480 550
Rs, ohms/sq.(도핑 테스트, 45분동안 1050℃ N2내, 이어서 3시간 동안 775℃ 습윤 산소 뒤따름) 4.7 5.26.1 7.0 6.9 6.1
t,Å(도핑 테스트, 45분동안 1050℃ N2내, 이어서 3시간 동안 775℃ 습윤 산소 뒤따름) 4190 38503990 3820 3895 4025
표 2에 도시된 바와 같이, 모든 소스에 대하여 N2내에서 도핑할 경우 디포지션된 유리 필름 두께는 평균 약 590Å이었다. 소스가 습윤 산소 내에서 사용된 후 N2내에서 도핑할 경우 평균 필름 두께는 약 590Å이었다. 필름 두께의 60Å 감소는 적은 것으로 간주되며, 불순물 소스들이 3-6시간 동안 습윤 산소내에서 유지된 뒤에도 계속해서 효과적으로 실리콘을 도핑했음을 보여준다.
측정된 면적 저항은 약 5-6 ohms/sq.의 범위에 있었다. 이러한 면적 저항은 단일 소스로 45분 동안 1050℃에서 디포지션한 것에 대해 예상되는 범위 내에 있었다. (단지 하나의 소스가 실리콘을 도핑하기 위해 사용될 때는, 면적 저항이 보통 3개 이상의 소스들이 사용될 경우 보다 더 높다.)
실리콘 웨이퍼들은 모두 1050℃에서 45분간 디포지션하고 이어서 775℃에서 습윤 산소내에서 3시간 동안 있는 동안 거의 동일 양의 유리를 성장시켰다. 필름두께는 평균 3960Å이었다. 도핑되고 산화된 실리콘 웨이퍼들의 면적 저항은 약 6 ohms/sq.이었으며, 이는 다시 단일 불순물 소스를 사용하는 경우 예상되는 범위내에 있었다. 이러한 실험 데이타는 건조 질소내에서 희토류 원소의 메타포스페이트 소스를 도핑하고 희토류 원소의 메타포스페이트 소스에 대하여 습윤 산소내에서 저온으로 산화하는 것이 알루미늄 메타포스페이트 소스로부터 얻어진 것과 유사한 결과를 산출함을 나타낸다.
본 발명은 또한 실리콘 웨이퍼를 급속히 산화하는 방법을 제공한다. 전형적으로, 775℃ 증기에서 약 3시간 후에 도핑되지 않은 실리콘 웨이퍼상의 산화물 두께는 1000Å 이하가 될 것이다. 약 1050℃에서 도핑한 후에 습윤 산소 또는 775℃의 발열성 증기에서 산화를 수행할 경우, 산화물 두께는 동일한 산화 시간에 대하여 약 4000Å까지 증가될 것이다. 실리콘 표면은 인(활성 및 비활성)으로 두껍게(heavily) 도핑되기 때문에 산화율은 저온에서 매우 높고, 따라서 도핑되지 않은 실리콘을 산화하는 것에 비하여 필요한 산화시간을 단축시킨다. 이러한 높은 산화율은 또한 가스 도핑에서도 발생할 수 있으나, S. Wolf와 R. Tauber 저, Silicon Processing for the VLSI Era (Lattice Press, 1986), Vol. 1, p.214와 같은 공개 문헌은 고체 소스로 도핑된 실리콘 만큼 높이 향상된 산화율을 나타내지 않는 것으로 보인다.
이론에 구속되기를 바라지는 않지만, 775℃에서 산화율의 이러한 주목할 만한 증가는 부분적으로는 인-도핑된 실리콘 표면의 증가된 산화율에 기인할 수 있다. 산화율의 급속한 증가는 또한 부분적으로, 더 높은 온도의 디포지션 사이클에서 도핑된 실리콘 웨이퍼들의 표면에 종종 존재하는 전기적으로 불활성인 인과 관련될 수 있다.
본 발명은 규정된 조건하에서 수행될 경우 특정의 결과를 산출하는 방법에 대하여 기술되었다. 기타 디포지션 온도, 산화 온도 및 다른 반응 조건들은 일정 범위의 면적 저항과 산화물 두께를 산출할 것으로 기대된다.
본 명세서를 통해, 일정 범위의 조건 또는 일정 그룹의 물질이 본 발명의 특정한 특성들(예컨대, 온도, 얍력, 시간 등)과 관련하여 정의될 경우, 본 발명은 모든 특정의 요소와 그에 속하는 하위 범위 또는 하위 그룹의 조합과 관련되고 이를 명백히 포함한다. 어떠한 특정 범위 또는 그룹도 그것에 포함되는 모든 가능한 하부 범위 및 하부 그룹은 물론 개별적으로 하나의 범위 또는 그룹의 모든 요소를 언급하는 것으로 이해되어야 하며, 마찬가지로 그것에 속하는 어떠한 하위 범위 또는 하위 그룹과 관련되는 것으로 이해되어야 한다.
본 발명에 대한 특정 실시예만 상세히 기술되었지만, 본 발명의 정신 또는 첨부된 특허청구범위로부터 벗어나지 않는 한 당해 기술 분야의 당업자에 의한 다양한 변형이 이루어질 수 있음을 이해할 수 있을 것이다.

Claims (44)

  1. 실리콘 웨이퍼의 표면상에 인-함유층을 디포지션하기에 충분한 시간 동안 제 1 온도에서 고체 인 불순물 소스와 간격을 두고 실리콘 웨이퍼를 위치시키고;
    상기 제 1 온도보다 낮은 제 2 온도에서 습식 산화법에 의해 상기 도핑된 실리콘 웨이퍼를 산화시키고;
    상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두고 유지하는 단계로 구성되는 실리콘 웨이퍼의 도핑 방법.
  2. 제 1 항에 있어서, 상기 고체 인 불순물 소스가 상기 제 1 온도에서 P2O5를 발생시키고, 상기 제 2 온도는 상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위하여 상기 제 1 온도보다 충분히 더 낮도록, 상기 제 1 및 제 2 온도를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  3. 제 2 항에 있어서, 상기 제 2 온도는 약 900℃ 보다 더 낮거나 동일하도록 선택되는 실리콘 웨이퍼의 도핑 방법.
  4. 제 3 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃의 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  5. 제 1 항에 있어서, 상기 고체 인 불순물 소스가 P2O5를 발생시키기에 충분한 제 1 온도를 선택하고;
    상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위하여 상기 제 1 온도보다 충분히 더 낮은 상기 제 2 온도를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  6. 제 5 항에 있어서, 상기 제 2 온도는 약 900℃ 보다 더 낮거나 동일한 실리콘 웨이퍼의 도핑 방법.
  7. 제 6 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃의 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  8. 제 1 항에 있어서, 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두고 유지하는 상기 단계는 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 매우 근접하고 실질적으로 평행하게 위치시키는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  9. 제 1 항에 있어서, 상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인불순물 소스와 근접하고 실질적으로 평행하게 유지하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  10. 제 9 항에 있어서, 상기 고체 인 불순물 소스가 상기 제 1 온도에서 P2O5를 발생시키고, 상기 제 2 온도는 상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위하여 상기 제 1 온도보다 충분히 더 낮도록, 상기 제 1 및 제 2 온도를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  11. 제 10 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃의 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  12. 제 1 항에 있어서, 습윤 산소로의 산화 및 발열성 증기로의 산화로부터 습식 산화법을 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  13. 제 12 항에 있어서, 상기 습윤 산소로의 산화는 탈이온화된 물을 통해 버블화된 산소로 산화시키는 것으로 구성되는 실리콘 웨이퍼의 도핑 방법.
  14. 제 1 항에 있어서, 고온에서 분해되는(decompose) 고체 불순물 소스를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  15. 제 14 항에 있어서, 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스, 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 고체 불순물 소스를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  16. 실리콘 웨이퍼 및 P2O5의 증기상 디포지션을 위한 고체 인 불순물 소스를, 상기 실리콘 웨이퍼의 표면상에 n-타입 전도층을 형성하기에 충분한 시간 동안 제 1 온도에서 증기상 전달 상태(vapor phase communication)로 유지하고;
    일정한 두께를 갖는 산화물 층을 상기 실리콘 웨이퍼의 표면상에 형성하기에 충분한 시간 동안 제 2 온도에서 습윤 산소 및 발열성 증기로부터 선택되는 산화제로 상기 도핑된 실리콘 웨이퍼를 산화시키는 단계로 구성되며,
    상기 제 2 온도는, 상기 실리콘 웨이퍼가 상기 산화 단계 동안 상기 고체 불순물 소스와 증기상 전달 상태로 유지되는 동안, 상기 고체 불순물 소스로부터 P2O5의 발생 비율을 감소시키기 위해 상기 제 1 온도 보다 충분히 낮은 것을 특징으로 하는 실리콘 웨이퍼의 도핑 방법.
  17. 제 16 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃ 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  18. 제 17 항에 있어서, 상기 산화 단계는 약 775℃에서 약 3 시간 동안 실행되어, 약 4000Å의 두께를 갖는 산화물층을 상기 실리콘 웨이퍼의 표면상에 형성하는 실리콘 웨이퍼의 도핑 방법.
  19. 제 16 항에 있어서, 고온에서 분해되고, 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 선택되는 고체 불순물 소스를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  20. 실리콘 웨이퍼 및 고체 인 불순물 소스를 상기 실리콘 웨이퍼의 표면상에 n-타입 전도층을 형성하기에 충분한 시간 동안 제 1 온도에서 P2O5의 증기상 디포지션을 위해 매우 근접하게 유지하고;
    상기 제 1 온도 보다 낮은 제 2 온도에서 습윤 산소 및 발열성 증기로부터 선택된 산화제로 상기 도핑된 실리콘 웨이퍼를 산화시키고;
    상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 매우 근접하게 유지하는 단계로 구성되는 실리콘 웨이퍼의 도핑 방법.
  21. 제 20 항에 있어서, 상기 산화 단계 동안 상기 고체 불순물 소스로부터 P2O5의 발생을 실질적으로 감소시키기 위해 상기 제 1 온도 보다 충분히 더 낮은 제 2온도를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  22. 제 21 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃의 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  23. 제 21 항에 있어서, 상기 산화 단계는 일정 두께의 산화물층을 상기 실리콘 웨이퍼의 표면상에 형성하기에 충분한 시간 동안 상기 제 2 온도에서 수행되는 실리콘 웨이퍼의 도핑 방법.
  24. 제 23 항에 있어서, 상기 산화 단계는 약 4000Å의 두께를 갖는 산화물층을 상기 실리콘 웨이퍼의 표면상에 형성하기에 충분한 시간 동안 상기 제 2 온도에서 수행되는 실리콘 웨이퍼의 도핑 방법.
  25. 제 20 항에 있어서, 고온에서 분해되고, 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 선택되는 고체 불순물 소스를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  26. 실리콘 웨이퍼의 표면상에 인-함유층을 디포지션하기에 충분한 시간 동안 제 1 온도에서 고체 인 불순물 소스와 간격을 두고 실리콘 웨이퍼를 위치시키고;
    상기 도핑된 실리콘 웨이퍼를 상기 제 1 온도 보다 낮은 제 2 온도에서 습식 산화법에 의해 산화시키고;
    상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두어 유지하는 단계로 구성되는 실리콘 웨이퍼의 도핑 방법.
  27. 제 26 항에 있어서, 상기 고체 인 불순물 소스가 상기 디포지션 단계 동안 P2O5를 발생시키기에 충분한 제 1 온도를 선택하고;
    상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위해 상기 제 1 온도 보다 충분히 더 낮은 제 2 온도를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  28. 제 27 항에 있어서, 상기 제 2 온도는 약 900℃ 보다 낮거나 동일하도록 선택되는 실리콘 웨이퍼의 도핑 방법.
  29. 제 28 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃ 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  30. 제 26 항에 있어서, 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스와 간격을 두어 유지하는 상기 단계는, 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스에근접하고 실질적으로 평행하게 유지하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  31. 제 26 항에 있어서, 습윤 산소로의 산화 및 발열성 증기로의 산화로부터 습식 산화법을 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  32. 제 31 항에 있어서, 상기 산화 단계 동안 상기 실리콘 웨이퍼를 상기 고체 인 불순물 소스에 근접하고 실질적으로 평행하게 유지하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  33. 제 32 항에 있어서, 상기 고체 인 불순물 소스가 상기 제 1 온도에서 P2O5를 발생시키고, 상기 제 2 온도는 상기 산화 단계 동안 상기 고체 인 불순물 소스로부터 P2O5의 발생을 감소시키기 위해 상기 제 1 온도 보다 충분히 더 낮도록, 상기 제 1 온도 및 제 2 온도를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  34. 제 33 항에 있어서, 상기 제 2 온도는 약 600 내지 900℃ 범위 내에서 선택되는 실리콘 웨이퍼의 도핑 방법.
  35. 제 26 항에 있어서, 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 고체 불순물 소스를 선택하는 단계로 더 구성되는 실리콘 웨이퍼의 도핑 방법.
  36. 습식 산화 단계 동안 실리콘 웨이퍼와 증기상 전달 상태를 유지하는 고체 인 불순물 소스의 P2O5발생 비율을 실질적으로 감소시키기에 충분한 온도에서 도핑된 실리콘 웨이퍼를 습식 산화시키는 것으로 구성되는, 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  37. 제 36 항에 있어서, 상기 습식 산화 온도는 약 900℃ 보다 낮거나 동일하도록 선택되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  38. 제 37 항에 있어서, 상기 습식 산화 온도는 약 600 내지 900℃ 범위 내에서 선택되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  39. 제 36 항에 있어서, 상기 습식 산화 단계는 상기 도핑된 실리콘 웨이퍼를 습윤 산소 및 발열성 증기로부터 선택되는 산화제에 노출시키는 것으로 더 구성되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  40. 제 36 항에 있어서, 상기 도핑된 실리콘 웨이퍼의 표면상에 일정 두께를 갖는 산화물층을 형성하기에 충분한 습식 산화 단계용 시간 및 온도를 선택하는 것으로 더 구성되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  41. 제 40 항에 있어서, 상기 습식 산화 온도는 약 600 내지 900℃의 범위 내에서 선택되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  42. 제 41 항에 있어서, 상기 습식 산화 단계는 약 775℃에서 약 3 시간 동안 수행되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  43. 제 36 항에 있어서, 상기 고체 불순물 소스와 증기상 전달되는 실리콘 웨이퍼를 가열함으로써 도핑된 실리콘 웨이퍼를 형성하는 단계로 더 구성되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
  44. 제 43 항에 있어서, 알루미늄 메타포스페이트 불순물 소스, 희토류 원소의 메타포스페이트 불순물 소스 및 희토류 원소의 펜타포스페이트 불순물 소스로부터 고체 불순물 소스를 선택하는 단계로 더 구성되는 실리콘 웨이퍼상에 산화물층을 성장시키는 방법.
KR1020027013080A 2000-03-29 2001-03-22 인으로 실리콘을 도핑하고 증기 존재하에서 실리콘상에 산화물층을 형성하는 방법 KR100748282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/538,558 US6461948B1 (en) 2000-03-29 2000-03-29 Method of doping silicon with phosphorus and growing oxide on silicon in the presence of steam
US09/538,558 2000-03-29

Publications (2)

Publication Number Publication Date
KR20020093875A true KR20020093875A (ko) 2002-12-16
KR100748282B1 KR100748282B1 (ko) 2007-08-09

Family

ID=24147404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013080A KR100748282B1 (ko) 2000-03-29 2001-03-22 인으로 실리콘을 도핑하고 증기 존재하에서 실리콘상에 산화물층을 형성하는 방법

Country Status (8)

Country Link
US (1) US6461948B1 (ko)
EP (1) EP1281196A4 (ko)
JP (1) JP2003529221A (ko)
KR (1) KR100748282B1 (ko)
CN (1) CN1248291C (ko)
AU (1) AU2001249349A1 (ko)
RU (1) RU2262773C2 (ko)
WO (1) WO2001073828A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8691675B2 (en) * 2009-11-25 2014-04-08 International Business Machines Corporation Vapor phase deposition processes for doping silicon
CN102732967B (zh) * 2012-06-01 2015-03-11 上饶光电高科技有限公司 一种选择性发射极晶体硅太阳电池的磷浆扩散工艺
RU2524140C1 (ru) * 2013-01-10 2014-07-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Диффузия фосфора из нитрида фосфора (p2n5)
RU2567405C2 (ru) * 2014-01-31 2015-11-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ получения истоковой области силового транзистора
CN104517823B (zh) * 2014-05-29 2019-01-04 上海华虹宏力半导体制造有限公司 硅化钨成膜工艺方法
RU2612043C1 (ru) * 2015-10-21 2017-03-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский политехнический университет" Способ легирования полупроводникового кремния фосфором при формировании p-n переходов
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
CN111916347B (zh) * 2020-08-13 2023-03-21 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028150A (en) * 1973-05-03 1977-06-07 Ibm Corporation Method for making reliable MOSFET device
US3931056A (en) * 1974-08-26 1976-01-06 The Carborundum Company Solid diffusion sources for phosphorus doping containing silicon and zirconium pyrophosphates
JPS5626431A (en) * 1980-06-09 1981-03-14 Owens Illinois Inc Dopant source for diffusing in vapor phase phosphorus oxide
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
JPS6020510A (ja) * 1983-07-13 1985-02-01 Matsushita Electronics Corp 不純物拡散方法
JPS60211837A (ja) * 1984-04-06 1985-10-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS61258415A (ja) * 1986-05-09 1986-11-15 Hitachi Ltd 半導体ウェ−ハ加熱処理方法
JPH0812849B2 (ja) * 1991-05-31 1996-02-07 株式会社日立製作所 太陽電池の製造方法

Also Published As

Publication number Publication date
EP1281196A1 (en) 2003-02-05
AU2001249349A1 (en) 2001-10-08
WO2001073828A1 (en) 2001-10-04
RU2262773C2 (ru) 2005-10-20
CN1248291C (zh) 2006-03-29
JP2003529221A (ja) 2003-09-30
EP1281196A4 (en) 2008-12-31
US6461948B1 (en) 2002-10-08
CN1432192A (zh) 2003-07-23
KR100748282B1 (ko) 2007-08-09

Similar Documents

Publication Publication Date Title
JPH06168922A (ja) シリコンの気相エッチング法
KR100748282B1 (ko) 인으로 실리콘을 도핑하고 증기 존재하에서 실리콘상에 산화물층을 형성하는 방법
JP4682508B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH0684819A (ja) 高濃度にドープされた半導体物質の製造方法
US4514440A (en) Spin-on dopant method
US3806382A (en) Vapor-solid impurity diffusion process
US6124209A (en) Method for treating a surface of a silicon single crystal and a method for manufacturing a silicon single crystal thin film
Nishi et al. Effects of phosphorus diffusion on growth and shrinkage of oxidation‐induced stacking faults
Van Uitert et al. Time and temperature dependences of phosphorus evolution from InP
Finetti et al. Predeposition through a polysilicon layer as a tool to reduce anomalies in phosphorus profiles and the push-out effect in npn transistors
US4725564A (en) Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body
Frosch et al. Diffusion control in silicon by carrier gas composition
Braun et al. Local selective homoepitaxy of silicon at reduced temperatures using a silicon-iodine transport system
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
US4588454A (en) Diffusion of dopant into a semiconductor wafer
Campbell et al. Very thin silicon epitaxial layers grown using rapid thermal vapor phase epitaxy
Flemish et al. Phosphorus doping of silicon using a solid planar diffusion source at reduced pressures
JP4267810B2 (ja) 炭化珪素半導体装置の製造方法
El-Bahar et al. N-type porous silicon doping using phosphorous oxychloride (POCl 3)
Nihira et al. Abnormal Impurity Distributions in High‐Purity Epitaxial Silicon Layers
Wong et al. Suppression of the dominant recombination center in n‐type GaAs by proximity annealing of wafers
Morris et al. Reduction of excess phosphorus and elimination of defects in phosphorus emitter diffusions
Morazzani et al. Contribution of IBA techniques to the study of porous silicon films
JPH0247836A (ja) 半導体装置の製造方法
Hoonnivathana et al. Diffusion of phosphorus in CdTe

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee