KR20020089337A - 액정 디스플레이의 개선된 휘도 제어용 드라이버 회로 및그 방법 - Google Patents

액정 디스플레이의 개선된 휘도 제어용 드라이버 회로 및그 방법 Download PDF

Info

Publication number
KR20020089337A
KR20020089337A KR1020027009834A KR20027009834A KR20020089337A KR 20020089337 A KR20020089337 A KR 20020089337A KR 1020027009834 A KR1020027009834 A KR 1020027009834A KR 20027009834 A KR20027009834 A KR 20027009834A KR 20020089337 A KR20020089337 A KR 20020089337A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal cell
coupled
display driver
switches
Prior art date
Application number
KR1020027009834A
Other languages
English (en)
Other versions
KR100832049B1 (ko
Inventor
오도넬유진머피
Original Assignee
톰슨 라이센싱 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 에스.에이. filed Critical 톰슨 라이센싱 에스.에이.
Publication of KR20020089337A publication Critical patent/KR20020089337A/ko
Application granted granted Critical
Publication of KR100832049B1 publication Critical patent/KR100832049B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

메모리 소자 및 액정 셀(20)을 구비한 디스플레이 유닛(50)용 디스플레이 드라이버(10)는 제1 저장 커패시터(14)를 구비한 제1 디스플레이 드라이버 회로와, 제1 저장 커패시터와 액정 셀 사이에 결합된 제1 차동 증폭기(16)와, 제2 저장 커패시터(14')를 구비한 제2 디스플레이 드라이버 회로와, 상기 제2 저장 커패시터와 액정 셀 사이에 결합된 제2 차동 증폭기(16')를 포함한다. 또한, 상기 디스플레이 드라이버는 포지티브 프레임 동안의 제1 디스플레이 드라이버 회로와 네거티브 프레임 동안의 제2 디스플레이 드라이버 회로의 사이에서 디스플레이 드라이버의 스위칭을 가능하게 하는 제1 스위칭 메커니즘(22, 24)과, 공급 전압(VDD 및 VSS)에 결합된 제2 스위칭 메커니즘(26, 28)을 포함한다. 상기 제2 스위칭 메커니즘은 적어도 하나의 포괄적인 어드레스 라인(V3 또는 V4)에 의해 제어된다.

Description

액정 디스플레이의 개선된 휘도 제어용 드라이버 회로 및 그 방법{DRIVE CIRCUIT FOR IMPROVED BRIGHTNESS CONTROL IN LIQUID CRYSTAL DISPLAYS AND METHOD THEREFOR}
액정 온 실리콘(LCOS)은 실리콘 웨이퍼 상에 형성된 하나의 대형 액정이라고 생각할 수 있다. 실리콘 웨이퍼는 소형의 판 전극의 점증식 어레이로 분리된다. 액정에서 소형의 점증식 부분은 증가적 부분은 각각의 소형 판과 공통 판에 의해 발생되는 전계에 영향을 받는다. 각각의 상기 소형 판과 대응하는 액정 부분을 합쳐서 촬상기(imager)의 셀이라고 부른다. 각각의 셀은 개별적인 제어 가능한 화소에 대응한다. 공통 판 전극은 액정의 다른면에 배치된다. 구동 전압은 LCOS 어레이의 각 면의 판 전극에 공급된다. 각각의 셀 또는 화소는 입력 신호가 바뀔 때까지 동일한 세기로 휘도를 유지하므로, 샘플과 홀드로서의 역할을 한다(전압이 유지되는 한은 화소의 밝기는 감소하지 않는다). 공통 및 가변 판 전극의 각각의 세트는 촬상기를 형성한다. 통상적으로 각 색상마다 하나의 촬상기가 제공되며, 이 경우에있어서는 적색, 녹색, 청색 각각에 하나의 촬상기가 제공된다.
각 셀에 관련된 전극의 전압이 공통 전극의 전압에 대해 포지티브가 되는 정상 프레임(포지티브 화상)을 먼저 보낸 다음, 각 셀에 관련된 전극의 전압이 임의의 입력 화상에 응답하여 공통 전극의 전압에 대해 네거티브가 되는 반전 프레임(네거티브 화상)을 보냄으로써, 30 Hz 깜박임을 피하기 위해 프레임 2 중 신호로 LCOS 표시 장치의 촬상기를 구동하는 것이 일반적이다. 포지티브 화상과 네거티브 화상의 발생은 각 화소가 포지티브 전계에 이어 네거티브 전계에 의해 기록되는 것을 보증한다. 그 결과로 생긴 구동 전계는 DC 성분이 제로이며, 이는 잔상(image sticking)과, 궁극적으로는 촬상기의 영구적인 성능 저하(degradation)를 막기위해 필요하다. 프레임 속도가 120 Hz 이상인 한은 사람의 눈은 이들 포지티브 및 네거티브 화상에 의해 생성된 화소의 평균 휘도값에 반응한다고 한다.
LCOS 기술의 현황은 VITO로 표시되는 공통 모드 전극 전압이 LCOS에 포지티브 전계 구동과 네거티브 전계 구동간에 정밀하게 조절되는 것을 필요로 한다. 아랫 첨자 ITO는 산화 인듐 주석(indium tin oxide) 재료를 나타낸다. 잔상이라고 알려진 현상을 막고, 깜빡임을 최소화하기 위해 평균 밸런스가 필요하다.
현재의 기술에서, LCOS 구동 셀은 종래의 액티브 매트릭스 LCD 드라이버와 매우 유사해 보인다. 이것은 문헌에서 논의된 다양한 인공물에 기인하여 양호하게 동작하지 않는다. 그 주원인은 이온의 누출 및 LC 재료의 벌크 고유 저항(bulk resistivity)에 기인한, 기생 용량 크로스토크, LC 셀 내의 잔존 전압, 및 LC의 전압 강하이다. 주로, 이것은 다음에 의해 해결되고 있다. (1) (물리적 영역에 의해 제한된) 셀 용량을 증가시키고, (2) (유연성 및 응답 시간을 제한하는) LC 재료들의 고유 저항을 더 높게 변경하며, (3) 프레임 주사 속도를 (비싸고 더 큰 대역폭을 요하는) 60 Hz 이상으로 증가시키고, (4) 고전압 보전율(VHR; Voltage Holding Ratio)을 유지하기 위해 장치의 온도를 강력하게 제어한다. 모든 이러한 손실은 또한 액정 또는 LCOS 디스플레이에 있어서의 휘도 제어 능력에 영향을 준다.
디스플레이의 휘도 제어를 실행하는 종래의 방법은 디스플레이에 휘도 제어를 제공하기에 앞서 디지털 데이터 상의 수학적 가산 기능을 수행하는 것으로 구성된다. 이 방법이 갖는 문제점은 모든 휘도 범위는 전(前)처리 내에서 조정되어야만하기 때문에 색상의 농도가 크게 영향을 받는다는 것이다. 더욱이, 통상적인 아키텍춰 내의 데이터를 소실시키지 않고는 디스플레이를 블랭크 처리하는 방법이 없다.
본 발명은 액정 디스플레이(LCD) 또는 액정 온 실리콘(LCOS; liquid crystal on silicon)을 이용한 비디오 시스템 분야에 관한 것으로, 특히, LCOS/LCD 프로젝션 시스템에 있어서의 휘도 제어를 개선하기 위한 드라이버 회로에 관한 것이다.
도 1은 본 발명에 따른 액정 셀 드라이버의 블록도.
도 2는 본 발명에 따른 다른 액정 셀 드라이버의 블록도.
도 3은 본 발명에 따른 액정 셀 드라이버를 이용한 디스플레이 유닛의 블록도.
도 4는 본 발명에 따른 디스플레이를 구동하는 방법을 예시하는 흐름도.
도 5는 본 발명에 따른 디스플레이를 구동하는 다른 방법을 예시하는 흐름도.
본 발명의 제1 형태에 있어서, 액정 셀 어레이를 구비하는 디스플레이 유닛은 디스플레이 드라이버의 어레이를 포함하고, 여기서 주어진 액정 셀과 관련된 주어진 디스플레이 드라이버는 그 주어진 액정 셀용의 메모리 셀을 포함하는 드라이버 회로 및 상기 드라이버 회로 및 적어도 공급 전압원에 결합된 스위칭 배열을 포함하며, 상기 스위칭 배열은 디스플레이 드라이버에의 공급 전압을 포괄적으로 제어하고, 주어진 액정 셀용의 메모리 셀로부터의 전압이 액정 셀에 인가되는 때를 제어한다.
본 발명의 제2 형태에 있어서, 메모리 소자 및 액정 셀을 구비하는 디스플레이 유닛용 디스플레이 드라이버는 제1 저장 커패시터와 제1 차동 증폭기-이 제1 차동 증폭기는 상기 제1 저장 커패시터와 액정 셀 사이에 결합됨-를 구비하는 제1 디스플레이 드라이버 회로와 제2 저장 커패시터와 제2 차동 증폭기-이 제2 차동 증폭기는 상기 제2 저장 커패시터와 액정 셀 사이에 결합됨-를 구비하는 제2 디스플레이 드라이버 회로를 포함한다. 또한, 바람직하게 디스플레이 구동은 상기 액정 셀에 결합되어 포지티브 프레임 동안의 상기 제1 디스플레이 드라이버 회로와 네거티브 프레임 동안의 제2 디스플레이 드라이버 회로 사이에서 상기 디스플레이 드라이버를 스위칭 할 수 있게 하는 제1 스위칭 배열 및 적어도 공급 전압에 결합되는 제2 스위칭 배열-이 제2 스위칭 배열은 적어도 하나의 포괄적인 어드레스 라인에 의해 제어됨-을 포함한다.
본 발명의 제3 형태에 있어서, 로우 및 칼럼의 매트릭스 내에 배열된 복수 개의 디스플레이 소자 및 메모리 소자를 포함하는 디스플레이 유닛용 디스플레이 드라이버 및 액정 셀은 복수의 전압 중의 하나를 로우 및 칼럼의 적어도 하나의 매트릭스 상의 디스플레이 소자에 스위칭 가능하게 출력하기 위한 드라이버를 포함하고, 상기 드라이버는 디코더 및 각각이 상기 디코더에 의해 제어되는 복수 개의 아날로그 스위치를 포함한다. 상기 디스플레이 드라이버는 포지티브 프레임 동안의 제1 디스플레이 드라이버 회로와 네거티브 프레임 동안의 제2 디스플레이 드라이버 회로 사이에서 디스플레이 드라이버의 스위칭을 가능하게 하는 제1 스위칭 메커니즘과 적어도 공급 전압에 결합된 제2 스위칭 메커니즘을 더 포함하고, 상기 제2 스위칭 메커니즘은 적어도 하나의 포괄적인 어드레스 라인에 의해 제어된다.
본 발명의 제4 형태에 있어서, 액정 셀용의 복수 개의 드라이버 회로를 구비한 액정 온 실리콘(LCOS) 디스플레이를 구동하기 위한 방법은 복수 개의 드라이버 회로들 사이를 제1 쌍의 트랜지스터를 포함하는 제1 스위칭 메커니즘을 사용하여 스위칭하는 단계와 적어도 공급 전압에 결합된 제2 쌍의 트랜지스터를 포함하고, 적어도 하나의 포괄적인 어드레스 라인에 의해 제어되는 제2 스위칭 메커니즘을 사용하여 블랭킹 기능을 제어하는 단계를 포함한다.
본 발명의 제5 형태에 있어서, 복수 개의 드라이버 회로를 구비한 디스플레이를 구동하기 위한 방법은 각각의 복수 개의 드라이버 회로 내의 차동 증폭기를 사용하여 저장 커패시터와 액정 셀 사이를 분리하는 단계와, 제1 스위칭 메커니즘을 사용하여 액정 셀용의 복수 개의 드라이버 회로들 사이에서 스위칭하는 단계를 포함한다. 상기 디스플레이를 구동하는 방법은 제2 스위칭 메커니즘을 사용하여 기능들을 제어하는 단계를 포함하고, 상기 기능들은 휘도 제어, 디지털/아날로그 컨버터를 위한 동적 범위 제어, 또는 디스플레이의 포괄적인 빠른 블랭킹을 포함하는 기능의 그룹 중에서 선택된다.
본 발명의 배열에 따라, 2 개의 포괄적으로 제어되는 트랜지스터(26, 28)가 드라이버 셀 또는 회로(10)를 형성하기 위해 부가된다. 이를 행함으로써, 상기 포괄적으로 제어되는 트랜지스터(26, 28)를 통해 통전 시간(on time)을 제어함으로써 인가된 흑색 또는 백색 상태를 모든 LCOS 또는 액정(LC) 셀에 제공하는 것이 가능하다. 트랜지스터(26)나 트랜지스터(28) 중의 하나가 도통된 때, 트랜지스터(22, 24)는 비도통 상태로 되어야 한다. 이들 부가적인 소자(26, 28)는 다양한 기능을 수행할 수 있다. 첫 번째로, 이 소자들은 고정된 포괄적인 크기의 RMS 전압 또는 오프셋을 LC에 공급할 수 있다. 이 오프셋은 휘도 기능에 상당한다. 두 번째로 상부 트랜지스터(26) 또는 하부 트랜지스터(28)의 통전 시간을 제어함으로써 디스플레이의 포괄적인 빠른 블랭킹의 효과를 초래하는 저장 셀(14 또는 14') 내에 저장된 데이터를 오버라이트함이 없이 전체 디스플레이를 백색 또는 흑색으로 만드는 것이 가능하다. 데이터 셀로부터의 RMS 전압을 유용한 활성 영역 안으로 상부 방향으로 레벨 이동시키는 휘도 오프셋의 사용은 비디오 정보를 포함하는 칼럼 데이터를 대응하는 저장 셀(14, 14')에 제공하는 디지털/아날로그 컨버터(DAC)(도시 생략함)의 동적 영역을 증가시킨다.
도 1을 참조하면, 회로(10)는 LCOS 및 LCD 디스플레이의 휘도 제어 시스템의범위를 향상시키고, 드라이버 회로(11)를 더 통합한다. 도 2는 매트릭스 스위치(FET)의 형태로 공지된 드라이버 회로(32)와 결합되어 있는 회로(30)를 예시한다.
도 1을 참조하면, 상기 드라이버 회로(11)는 점선으로 표시된 블록 내에 도시되었다. 회로(11)의 기본적인 이점 및 LCOS 또는 LC 디스플레이를 구동하기 위한 방법은 회로가 2 개의 분리된 저장 소자(14, 14') 및 LC 셀을 구동하도록 스위칭된 드라이브 회로를 사용한다는 것이다. 이 회로는 빠른 스위칭 주파수를 허용하며, 이 빠른 스위칭 주파수는 LC 셀의 깜박임 율(flicker rate)을 인간의 눈으로 검출 가능한 주파수 이상으로 높게 만든다. 이 회로는 또한 공통 모드 전극 전압(VITO) 스위칭의 가능성을 허용하여 실리콘 뒷판의 주어진 동작 전압에 대한 LC 셀 상의 가능한 RMS 전압을 증가시키는 것을 돕는다.
트랜지스터(22)를 포함하는 상부 셀 드라이버는 포지티브 프레임 동안 LC를 구동하기 위한 전압을 포함하며, 트랜지스터(24)를 포함하는 하부 셀 드라이버는 네거티브 프레임 동안 LC를 구동하기 위한 전압을 포함한다. 이들은 LC 셀 상의 네트 DC 전압을 회피하기 위해서 VITO와 균형을 이뤄야만 하고, 결과로써 생기는 촬상기 보유력 및 신뢰도가 비롯된다. VDD 및 VSS는 CMOS 소자를 위한 상부 및 하부 동작 전압이다. VNN은 트랜지스터(15, 17)를 통하는 전류를 조절하기 위해 설정되며, 증폭기(16 또는 16')의 전력 소모를 제어한다. V1 및 V2는 어떤 증폭기(16 또는 16')가 액정 셀을 구동할지를 결정하는 포괄적인 스위칭 전압이다.
본 발명의 배열은 디스플레이 내의 모든 LC 셀에 대해 동일하거나 공통인 LC 셀에 고정된 RMS 전압을 공급하기 위해 점선 블록의 오른쪽에 도시된 2 개의 트랜지스터(26, 28)를 이용하는 포괄적인 스위치를 바람직하게 사용한다. 이 포괄적인 스위치의 효과는 3 개의 새롭고 이로운 특징을 장치에 제공하는 것이다. 그 첫 번째 이점은 윤곽 처리(contouring)의 개선이고, 이것은 통상의 전달 기능의 사용 불가능한 부분은 아날로그 DAC 범위를 사용함이 없이 제외될 수 있기 때문이다. 이 개선은 V3 및 V4가 예로서, 최대 휘도 레벨에 근접한 특정 휘도 레벨로 구동되거나 어두운 레벨에 이르게 되도록 LC 상에 가해지는 총 시간을 조작함으로써 달성될 수 있다. 두 번째 이점은 네트 휘도 오프셋 전압(net luminance offset voltage)이며, 이 네트 휘도 오프셋 전압은 DAC 내의 동적 범위를 소비함이 없이도 휘도 제어를 에뮬레이트할 수 있다. 세 번째 이점은 근원적인 비디오 데이터를 변경함이 없이 흑색이나 백색의 완전한 디스플레이를 만들기 위한 메커니즘이다. 이것은 LCD 및 LCOS 디스플레이에 아날로그 구동을 적용한다.
점선 블록 내에 도시한 회로(11)에 있어서, 차동 증폭기(16, 16')는 각각 메모리 소자(14, 14')로부터 LC 셀을 분리시키는 것이 유리하다. 이 아이디어에 관련하여, 본 발명의 배열은 VDD 및 VSS에 각각 접속된 부가적인 트랜지스터(26, 28)의 쌍을 추가하며, 이 트랜지스터(26, 28)의 쌍은 2 개의 포괄적인 어드레스 지정 라인(V3, V4)에 의해 각각 제어된다. 트랜지스터(26, 28) 형태의 이들 2 개의 부가적인 제어 스위치는 휘도 제어 수행과, 구동 DAC의 동적 범위 개선과, (백색이나 흑색) 디스플레이의 블랭킹을 허용한다. 휘도 기능은 절연 증폭기와는 독립적으로 수행될 수 있지만, 개선된 동적 범위의 다른 기능 및 블랭킹은 차동 증폭기에 의해 제공되는 분리를 필요로 한다.
전압(V3, V4)은 VDD 및 VSS가 LC 셀에 인가되는 시간을 제어한다. 전압(V1)은 메모리 셀 또는 저장 커패시터(14)의 전압이 액정(20)에 인가되는 때의 시간을 제어하며, 전압(V2)은 메모리 셀 또는 저장 커패시터(14')의 전압이 액정(20)에 인가되는 때의 시간을 제어한다. 전압(V1) 내지 전압(V4) 중 하나의 전압만이 임의의 주어진 시간에 활성화되어야 한다.
VITO가 고정된 시스템에 있어서, 본 발명은 VDD, VSS 및 각각의 저장 커패시터의 전압이 인가되는 총 시간을 제한함으로써 LC에 인가되는 최대 및 최소 RMS 전압을 제한한다. 따라서, 도 1에 대하여, LC에 인가되는 유효 전압은 4 개의 시간 간격과 4 개의 전압의 곱이다. 만일, TV1, TV2, TV3, 및 TV4가 각각의 트랜지스터(22, 24, 26 및 28)가 온으로 전환된 때의 시간 간격이고, V14및 V14'가 저장 커패시터(14) 및 저장 커패시터(14')의 각각의 전압이라면, LC의 유효 전압은 다음 수학식 1과 같이 계산될 수 있고,
여기서 RMS 전압은 상기 결과를 (TV1+ TV2+ TV3+ TV4)로 나눔으로써 결정된다.
또한, 본 발명의 배열은 도 2의 회로(30)에 도시한 바와 같은 종래 기술 매트릭스 스위치(FET) 드라이버 회로(32)와 결합하여 사용될 수 있다.
여기서, 설명한 본 발명의 배열은 VITO가 고정 상수이거나 변하는 제어 시스템과 함께 사용될 수 있다.
도 1에 도시한 바와 같이, 차동 증폭기(16)는 전술한 일부 문제점을 극복하기 위해 내부 저장 커패시터 또는 메모리 소자(14)와 LC 셀(20) 사이에 부가되는 것이 바람직하다. 다시 말해서, 구동 증폭기가 구동 셀에 부가된다. 이것은 저장 커패시터와 LC 셀 사이를 분리시킨다. 부가된 전류 구동 능력은 픽셀 상의 전압이 신속하게 원하는 전압이 되도록 보증한다. 또한, 이것은 저장 커패시터로부터의 누설 전류를 매우 작게 할 수 있고(FET는 입력 임피던스가 매우 높다), LC의 전압을 연속 리프레시 가능하게 하여, 셀 내에 축적된 잔존 볼타(voltaic) 전위뿐만 아니라 "강하(droop)"의 문제점도 제거한다. 이것은 셀 내의 DC 균형을 달성하지 못하게 하는 것과 관련된 "잔상 문제뿐만 아니라 깜빡임 발생도 개선할 수 있다. 또한, 이것은 셀이 약간 높아진 온도에서도 잘 동작하도록 한다.
이 기술의 단점은 LC 셀을 통하는 DC 전류를 증가시킨다는 것이다. 이러한 단점은 차동 증폭기의 밑부분에 전류원을 게이팅함으로써 부분적으로 극복될 수 있다. 이것은 상기 디바이스 내의 "화소 선택" 비트를 사용할 수 있다. 이러한 방법으로, 1/nrow만큼 전력 소비를 절감하는 한편, 전압의 주기적인 리프레쉬가 달성될수 있고, 여기서 nrow는 디바이스 내의 로우의 수이다. 가열은 일정하므로, 어떤 상황에 있어서는 이 게이팅이 필요하지 않을 수 있다.
드라이버의 CMOS 내에서의 통상적인 적용예를 도 1에 도시하며, 더 상세히 기술될 것이다. 구성 요소들은 개략적인 표현이고, 다른 대안의 구성들이 일반성의 손실 없이 사용될 수 있다. 상기 회로(11)는 상부 드라이버 회로 및 하부 드라이버 회로를 도시하고 있지만, 각각의 이들 드라이버 회로는 하부 드라이버 회로에 부가적인 "'" 표시를 붙여 도시한 비교 가능 구성 요소와 같다는 것이 실질적으로 바람직함을 주목하여야 한다. 요점은 폐쇠 루프 보정 전압을 LC 셀에 인가하는 버퍼 증폭기(16 또는 16')와, 전력 소모를 감소시킬 수 있는 게이트된 전류원이다.
통상적으로 증폭기(16 또는 16')는 3 개의 트랜지스터로 구현될 수 있고, 이 3 개의 트랜지스터는 LCOS 디스플레이 디바이스 내의 LC 셀 밑에 배치될 수 있다. 도 1의 배열에 있어서, 증폭기(16)는 메모리 소자(14)로부터 LC 셀을 분리시킨다. 도 1은 액정 디스플레이용 액정 셀 드라이버(10)를 도시하고 있다. 액정 셀 드라이버는 복수 개의 트랜지스터(12, 15, 17, 18)와, 저장 커패시터(14)와 같은 저장 커패시터와, 복수 개의 저항(19, 21)과, 액정 용량(20)으로 표시된 액정 셀을 포함하는 것이 바람직하다. 바람직하게는, 트랜지스터(15, 17, 18)와 같은 3 개의 트랜지스터는 바람직하게는 차동 증폭기 형태의 증폭기(16)를 형성한다. 상기 차동 증폭기(16)는 각각의 소스가 결합되고 트랜지스터(18)의 드레인이 액정 셀(2)로의 출력으로서 역할을 행하는 N 채널 트랜지스터들로 구성되는 것이 바람직하다. 이 외에도, 상기 차동 증폭기의 각각의 소스는 차동 증폭기 내의 균형 전류를 설정하는 트랜지스터(18)와 같은 다른 N 채널 트랜지스터인 전류 소스에 의해 결합 및 구동된다. 전술한 바와 같이, 차동 증폭기(16)는 저장 커패시터(14) 사이에 결합되고, 저장 커패시터(14)와 액정 셀(20) 또는 화소 사이를 분리시킨다. 도시한 바와 같이, 회로(10)는 2 개의 포괄적으로 제어되는 트랜지스터들(26, 28)을 더 포함하고, 이들은 2 개의 부가적인 스위치형 트랜지스터(26, 28)의 통전 시간을 제어함으로써 이전에 기술된 다른 기능들 중에서 모든 LCOS 또는 액정(LC) 셀에 강제적인 흑색 또는 백색 상태를 가능하게 한다.
도 2를 참조하면, 다른 액정 셀 드라이버(30)가 도 1의 액정 셀 드라이버(10)와 유사하게 도시되어 있다. 이 경우에 있어서, 매트릭스 스위치 형태의 공지된 휘도 제어 회로(32)는 도 1에 대하여 개시된 회로(11)를 대체한 것이다. 다시 한번, 액정 셀 드라이버(10)와 마찬가지로, 상기 액정 셀 드라이버(30) 역시 2 개의 포괄적으로 제어된 트랜지스터(26, 28)와, 도시한 바와 같은 액정 용량(20)을 포함하는 것이 바람직하다.
도 3을 참조하면, 디스플레이 유닛(50)은 앞서 전술한 바와 같은 디스플레이 드라이버(10 또는 30)를 이용할 수 있음을 나타내고 있다. 상기 디스플레이 유닛(50)은 로우 및 칼럼의 매트릭스 내에 배열된 복수 개의 디스플레이 소자 및 메모리 소자 및 액정 셀을 포함하는 것이 바람직하다. 드라이버는 복수 개의 전압 중의 하나를 로우 및 칼럼의 매트릭스 중의 적어도 하나 상의 디스플레이 소자에 스위칭 가능하게 출력하는 것이 바람직하고, 상기 디스플레이 유닛은 종래의 디코더(51)와 그 디코더(51)에 의해 제어되는 드라이버를 포함한다. 드라이버는 디코더와 반도체 스위치 사이에 결합된 저장 커패시터 또는 메모리 소자(14)와, 저장 커패시터와 액정 셀 사이에 결합된 차동 증폭기를 포함하고, 이에 의하여, 상기 차동 증폭기는 저장 커패시터와 액정 셀 사이를 분리시킨다. 이 드라이버는 디코더와, 그 디코더의 출력에 의해 제어되는 복수 개의 스위치를 포함한다. 도 3에 도시한 바와 같이, 상기 디스플레이 유닛(50)은 복수 개의 로우 (주사) 어드레스 라인(56)을 구비한 로우 구동 회로와, 복수 개의 칼럼(데이터) 어드레스 라인(58)을 구비한 칼럼 구동 회로(62)를 포함한다. 로우 및 칼럼의 매트릭스는 기판(54) 상에 있고, 다른 기판(52)과의 사이에 삽입되어 있다.
도 4를 참조하면 본 발명에 따른 디스플레이를 구동하는 방법(400)을 예시하는 흐름도가 도시되어 있으며, 여기서 복수 개의 드라이버 회로는 액정 셀을 구동하는 데에 사용된다. 상기 방법은 차동 증폭기를 사용하여 저장 커패시터와 액정 셀 사이를 분리시키는 단계(402)와, 제1 스위칭 메커니즘을 사용하여 LC 셀 용의 복수 개의 드라이버 회로 사이에서 스위칭하는 단계(404)와, 제2 스위칭 메커니즘을 사용하여 기능들을 제어하는 단계(406)를 포함하는 것이 바람직하고, 여기서 상기 기능들은 휘도 제어, DAC를 위한 동적 범위 제어 또는 디스플레이의 포괄적인 빠른 블랭킹을 포함하는 기능의 그룹 중에서 선택된다. 상기 방법(400)은 저장 커패시터 또는 메모리 셀 내에 저장된 데이터를 오버라이트 해야함이 없이 백색으로 블랭킹하거나 흑색으로 블랭킹하는 단계(408) 또는 차동 증폭기에 의해 제공되는 부가적인 전류를 사용하여 화소 또는 셀 상에서 신속한 원하는 전압 레벨을 보증하는 단계(410)에서 설명된 다른 기능을 더 포함할 수 있다. 이 외에도, 상기방법(400)은 LC 셀의 전압을 연속적으로 리프레쉬하는 단계(412) 또는 각각의 복수 개의 드라이버 회로의 내의 차동 증폭기에 제공되는 전류원을 게이팅하는 단계(414) 또는 고정된 포괄적인 포지티브 RMS 전압을 LC 디스플레이에 인가하는 단계(416)를 대안으로서 포함할 수 있다. 다른 대안의 기능은 단계(418)에서 도시한 바와 같이 제2 스위칭 메커니즘을 사용하여 제1 스위칭 메커니즘 내의 제1 트랜지스터 및 제2 트랜지스터의 통전 시간의 제어를 포함한다. 이것은 이전에 설명한 바와 같이, 저장 셀 내에 저장된 데이터를 오버라이트 해야함이 없이 블랭킹 제어를 가능하게 한다. 마지막으로, 상기 방법(400)은 데이터 셀로부터 활성 영역으로 RMS 전압을 이동시킴으로써 비디오를 변조하는데 사용되는 DAC의 동적 범위를 증가시키는 대안 또는 선택적인 단계(420)를 포함할 수도 있다.
도 5를 참조하면, 본 발명에 따른 디스플레이를 구동하는 대안의 방법(500)을 예시하는 흐름도가 도시되어 있다. 이 예에서, 상기 방법은 제1 쌍의 트랜지스터를 포함하는 제1 스위칭 메커니즘을 사용하여 복수 개의 드라이버 회로 사이에서 스위칭하는 단계(502)와, 제2 메커니즘을 사용하여 블랭킹 기능을 제어하는 단계(504)를 포함하는 것이 바람직하다. 바람직하게 상기 제2 스위칭 메커니즘은 적어도 공급 전압에 결합된 제2 쌍의 트랜지스터를 포함하고, 상기 제2 스위칭 메커니즘은 적어도 하나의 포괄적인 어드레스 라인에 의해 제어되는 것이 바람직하다.
비록 본 발명이 상기 기술된 실시예와 관련하여 기술되었지만, 전술한 실시예들은 예시를 위한 것이고, 청구 범위에 의해 규정된 바와 같은 본 발명의 범위를한정하는 것이 아님을 이해하여야 한다.

Claims (20)

  1. 메모리 소자 및 액정 셀을 구비한 디스플레이 유닛용 디스플레이 드라이버에 있어서,
    제1 저장 커패시터와 제1 차동 증폭기-이 제1 차동 증폭기는 상기 제1 저장 커패시터와 상기 액정 셀 사이에 결합됨-를 구비하는 제1 디스플레이 드라이버 회로와,
    제2 저장 커패시터와 제2 차동 증폭기-이 제2 차동 증폭기는 상기 제2 저장 커패시터와 상기 액정 셀 사이에 결합됨-를 구비하는 제2 디스플레이 드라이버 회로와,
    상기 액정 셀에 결합되어 포지티브 프레임 동안의 상기 제1 디스플레이 드라이버 회로와 네거티브 프레임 동안의 상기 제2 디스플레이 드라이버 회로 사이에서 상기 디스플레이 드라이버를 스위칭할 수 있게 하는 제1 스위칭 배열과,
    상기 액정 셀에 결합되고 적어도 공급 전압에 결합되는 제2 스위칭 배열-이 제2 스위칭 배열은 적어도 하나의 포괄적인 어드레스 라인에 의해 제어됨-
    을 포함하는 디스플레이 유닛용 디스플레이 드라이버.
  2. 제1항에 있어서, 상기 제1 및 제2 차동 증폭기는 상기 제1 저장 커패시터와 상기 액정 셀 및 상기 제2 저장 커패시터와 상기 액정 셀 사이를 분리시키는 것인 디스플레이 유닛용 디스플레이 드라이버.
  3. 제1항에 있어서, 상기 제1 스위칭 배열은 제1 포괄적인 스위칭 전압에 의해 구동되는 제1 트랜지스터와 제2 포괄적인 스위칭 전압에 의해 구동되는 제2 트랜지스터를 포함하는 것인 디스플레이 유닛용 디스플레이 드라이버.
  4. 제1항에 있어서, 상기 제2 스위칭 배열은 제1 포괄적인 어드레스 라인에 의해 구동되는 제1 트랜지스터와 제2 포괄적인 어드레스 라인에 의해 구동되는 제2 트랜지스터를 포함하는 것인 디스플레이 유닛용 디스플레이 드라이버.
  5. 제1항에 있어서, 상기 제1 및 제2 차동 증폭기의 각각은 한쌍의 N 채널 트랜지스터를 포함하는데, 상기 한쌍의 N 채널 트랜지스터는 개개의 소스가 결합되고, 상기 한쌍의 N 채널 트랜지스터 중의 하나로부터의 드레인은 액정 셀로의 출력으로서의 역할을 행하는 것인 디스플레이 유닛용 디스플레이 드라이버.
  6. 제1항에 있어서, 상기 제1 및 제2 차동 증폭기의 각각은 개개의 소스가 결합된 한쌍의 N 채널 트랜지스터와, 소정의 전류원을 포함하고, 상기 소정의 전류원은 또 다른 N 채널 트랜지스터에 의해 게이트되며, 상기 또 다른 N 채널 트랜지스터는 상기 소정의 전류원을 케이트시키고 화소의 미리 결정된 전압을 보증하는 것인 디스플레이 유닛용 디스플레이 드라이버.
  7. 액정 셀 용의 복수 개의 드라이버 회로를 구비한 액정 온 실리콘(LCOS) 디스플레이를 구동하기 위한 방법에 있어서,
    제1 쌍의 트랜지스터를 포함하는 제1 스위칭 배열을 사용하여 상기 복수 개의 드라이버 회로 사이에서 스위칭하는 단계와,
    적어도 공급 전압에 결합된 제2 쌍의 트랜지스터를 포함하고 적어도 하나의 포괄적인 어드레스 라인에 의해 제어되는 제2 스위칭 배열을 사용하여 블랭킹 기능을 제어하는 단계를 포함하는 액정 온 실리콘 디스플레이 구동 방법.
  8. 액정 셀의 어레이를 구비한 디스플레이 유닛에 있어서,
    디스플레이 드라이버의 어레이를 포함하고, 주어진 디스플레이 드라이버는,
    주어진 액정 셀과 관련되고,
    상기 주어진 액정 셀용이며 메모리 셀을 포함하는 드라이버 회로와,
    상기 액정 셀과 적어도 공급 전압원에 결합되는 스위칭 배열을 포함하고,
    상기 스위칭 배열은 상기 주어진 액정 셀용 드라이버 회로를 바이패스하는 신호 경로를 통해서 상기 주어진 액정 셀 내에서 발생되는 전압을 포괄적으로 제어하는 것인 디스플레이 유닛.
  9. 제8항에 있어서, 상기 스위칭 배열은 상기 메모리 셀 내에 저장된 데이터를 오버라이트 해야함이 없이 상기 디스플레이 드라이버 회로가 블랭킹을 제어할 수 있도록 하는 것인 디스플레이 드라이버.
  10. 제8항에 있어서, 상기 디스플레이 드라이버의 어레이는 매트릭스 스위치 드라이버를 포함하는 것인 디스플레이 드라이버.
  11. 제8항에 있어서, 상기 드라이버 회로는 제1 저장 커패시터와 제1 차동 증폭기-상기 제1 차동 증폭기는 상기 제1 저장 커패시터와 액정 셀 사이에 결합됨-를 구비하는 제1 디스플레이 드라이버 회로와, 제2 저장 커패시터와 제2 차동 증폭기-상기 제2 차동 증폭기는 상기 제2 저장 커패시터와 액정 셀 사이에 결합됨-를 구비하는 제2 디스플레이 드라이버 회로와, 포지티브 프레임 동안의 상기 제1 디스플레이 드라이버 회로와 네거티브 프레임 동안의 제2 디스플레이 드라이버 회로 사이에서 디스플레이 드라이버를 스위칭할 수 있게 하는 제1 스위칭 배열을 포함하는 것인 디스플레이 드라이버.
  12. 제11항에 있어서, 상기 스위칭 배열은 공급 전압(VDD)이 상기 액정 셀에 인가되는 때를 결정하는 제1 포괄적인 어드레스 라인에 의해 제어되는 제1 트랜지스터와, 공급 전압(VSS)이 상기 액정 셀에 인가되는 때를 결정하는 제2 포괄적인 어드레스 라인에 의해 제어되는 제1 트랜지스터를 포함하는 것인 디스플레이 드라이버.
  13. 로우 및 칼럼 내에 배열된 액정 셀의 어레이용 비디오 디스플레이 장치에 있어서,
    상기 액정 셀의 어레이의 로우 선택 라인에 결합된 로우 선택 신호원과,
    상기 액정 셀의 어레이의 칼럼 라인에 결합되고 화상 정보를 포함하는 칼럼 신호원과,
    제1 복수 개의 스위치와,
    제2 복수 개의 스위치를 포함하고,
    상기 제1 복수 개의 스위치 중의 하나의 주어진 스위치는 대응하는 칼럼 신호를 주어진 액정 셀에 결합하여 상기 주어진 액정 셀 내에 화상 정보를 포함하는 전압을 생성하기 위해 대응하는 로우 선택 신호에 응답하는 것인 제1 복수 개의 스위치와,
    상기 주어진 액정 셀 전압을 변경하기 위해 신호 경로를 통해 상기 주어진 액정 셀에 결합된 출력을 구비하는 제2 복수 개의 스위치 중의 대응하는 스위치가 상기 주어진 액정 셀에 결합된 상기 대응하는 칼럼 신호를 차단하는 제2 복수 개의 스위치
    를 포함하는 것인 비디오 디스플레이 장치.
  14. 제13항에 있어서, 상기 제2 복수 개의 스위치는 공통 제어 신호에 응답하고 공통으로 제어되는 것인 비디오 디스플레이 장치.
  15. 제13항에 있어서, 상기 제2 복수 개의 스위치의 각각은 상기 제2 복수 개의스위치의 다른 스위치들과 공통으로 상태를 변경하는 것인 비디오 디스플레이 장치.
  16. 제13항에 있어서, 상기 제2 복수 개의 스위치는 공통 전압을 상기 액정 셀의 각각에 인가하는 것인 비디오 디스플레이 장치.
  17. 제13항에 있어서, 상기 제2 복수 개의 스위치는 상기 액정 셀의 각각의 휘도 레벨을 공통으로 변화시키는 것인 비디오 디스플레이 장치.
  18. 제13항에 있어서, 상기 제2 복수 개의 스위치는 상기 액정 셀의 각각의 총 휘도 레벨을 공통으로 생성하는 것인 비디오 디스플레이 장치.
  19. 제13항에 있어서, 상기 제2 복수 개의 스위치는 상기 액정 셀의 각각의 어둡기 레벨(darkness level)을 공통으로 생성하는 것인 비디오 디스플레이 장치.
  20. 제13항에 있어서, 용량을 더 포함하고, 상기 주어진 액정 셀에 결합된 상기 제1 복수 개의 스위치의 상기 주어진 스위치는 증폭기를 통하여 상기 주어진 액정 셀에 결합된 상기 용량 내의 제2 전압을 발생시키기 위해 상기 용량에 결합되는 것인 비디오 디스플레이 장치.
KR1020027009834A 2000-11-30 2001-11-29 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버 KR100832049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25019600P 2000-11-30 2000-11-30
US60/250,196 2000-11-30

Publications (2)

Publication Number Publication Date
KR20020089337A true KR20020089337A (ko) 2002-11-29
KR100832049B1 KR100832049B1 (ko) 2008-06-04

Family

ID=22946692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009834A KR100832049B1 (ko) 2000-11-30 2001-11-29 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버

Country Status (9)

Country Link
US (1) US7508367B2 (ko)
EP (1) EP1275103A4 (ko)
JP (1) JP4242151B2 (ko)
KR (1) KR100832049B1 (ko)
CN (1) CN1248187C (ko)
AU (1) AU2002217946A1 (ko)
BR (1) BR0107946A (ko)
MX (1) MXPA02007366A (ko)
WO (1) WO2002045065A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782285B2 (en) * 2000-11-30 2010-08-24 Thomson Licensing Drive circuit for liquid crystal displays and method therefor
JP2005062535A (ja) * 2003-08-14 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
CN1294552C (zh) * 2004-07-27 2007-01-10 友达光电股份有限公司 液晶显示器及其方法
JP4413730B2 (ja) * 2004-09-28 2010-02-10 富士通株式会社 液晶表示装置及びその駆動方法
US9049412B2 (en) * 2005-03-30 2015-06-02 Tte Technology, Inc. System and method for projecting video onto a screen
US7281806B2 (en) * 2005-06-08 2007-10-16 Tte Technology, Inc. System and method for projecting a video image with a temporal LED combiner
TWI420971B (zh) * 2010-09-02 2013-12-21 Univ Ishou 發光裝置及其驅動電路
JP2014195243A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9520091B2 (en) * 2013-06-17 2016-12-13 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal cell and the liquid crystal display with the same
CN107428429A (zh) * 2015-04-03 2017-12-01 东洋制罐集团控股株式会社 多层容器
WO2023114979A1 (en) * 2021-12-16 2023-06-22 Ohio State Innovation Foundation Pixel circuits for liquid crystal on silicon phase modulator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951352B2 (ja) * 1990-03-08 1999-09-20 株式会社日立製作所 多階調液晶表示装置
DE69224959T2 (de) 1991-11-07 1998-08-13 Canon Kk Flüssigkristallvorrichtung und Steuerverfahren dafür
US5526014A (en) * 1992-02-26 1996-06-11 Nec Corporation Semiconductor device for driving liquid crystal display panel
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
WO1995001701A1 (en) * 1993-06-30 1995-01-12 Philips Electronics N.V. Matrix display systems and methods of operating such systems
JP3490147B2 (ja) * 1994-07-05 2004-01-26 株式会社半導体エネルギー研究所 情報処理装置
DE69533982T2 (de) * 1994-11-21 2006-01-05 Seiko Epson Corp. Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
US6181311B1 (en) * 1996-02-23 2001-01-30 Canon Kabushiki Kaisha Liquid crystal color display apparatus and driving method thereof
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JP3413043B2 (ja) * 1997-02-13 2003-06-03 株式会社東芝 液晶表示装置
US6414664B1 (en) * 1997-11-13 2002-07-02 Honeywell Inc. Method of and apparatus for controlling contrast of liquid crystal displays while receiving large dynamic range video

Also Published As

Publication number Publication date
JP2004514956A (ja) 2004-05-20
CN1422422A (zh) 2003-06-04
EP1275103A1 (en) 2003-01-15
US7508367B2 (en) 2009-03-24
JP4242151B2 (ja) 2009-03-18
EP1275103A4 (en) 2008-11-12
AU2002217946A1 (en) 2002-06-11
US20030001811A1 (en) 2003-01-02
KR100832049B1 (ko) 2008-06-04
CN1248187C (zh) 2006-03-29
BR0107946A (pt) 2002-10-22
WO2002045065A1 (en) 2002-06-06
MXPA02007366A (es) 2002-12-09

Similar Documents

Publication Publication Date Title
KR101013522B1 (ko) 액정 셀을 충전하기 위한 구동 회로 및 방법
US6078303A (en) Display system having electrode modulation to alter a state of an electro-optic layer
US8922470B2 (en) Liquid crystal display apparatus with row counter electrodes and driving method therefor
US20090146938A1 (en) Display device
KR100832049B1 (ko) 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버
JPH08314409A (ja) 液晶表示装置
US6636196B2 (en) Electro-optic display device using a multi-row addressing scheme
KR20050106125A (ko) 디스플레이 장치 및 그 제어 방법
US20040027321A1 (en) Switched amplifier drive circuit for liquid crystal displays
JP3481349B2 (ja) 画像表示装置
WO1998027537A1 (en) Display system which applies reference voltage to pixel electrodes before display of new image
JPH09211422A (ja) 表示装置の駆動方法及びその駆動方法を用いた液晶表示装置
JPH04223429A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 12