KR20020088892A - 단계별 보조 마크를 포함하는 레티클 - Google Patents

Abstract

본 발명은 반도체 소자의 레티클(reticle)에 관한 것으로, 종래 기술에 따른 레티클을 이용하여 형성된 정렬 마크(align mark)와 오버레이 마크(overlay mark) 등의 보조 마크는 단계별, 반도체 소자의 종류별로 동일한 크기와 형상을 가지므로, 정상 단계를 불량 단계로 오인식하거나, 잘못된 보조 마크 위치 선정 및 반도체 소자의 잘못된 분류 등으로 인해 제품의 질 및 생산성 저하 등의 문제가 발생된다.

따라서 본 발명은, 단계별로 다르게 형성된 보조 마크를 포함하는 레티클을 이용함으로써, 반도체 소자의 종류 및 단계별 미세 회로를 쉽게 구분 할 수 있으므로, 정상 단계를 불량 단계로 오인식하거나, 잘못된 보조 마크 위치 선정 및 반도체 소자의 잘못된 분류 등으로 인한 제품의 질 및 생산성 저하 등을 방지 할 수 있고, 종래 기술에 따른 레티클의 제작 장치와 방법을 그대로 이용 할 수 있으므로 추가의 장치와 제작 방법에 따른 경제적 소모를 줄일 수 있다.

Description

단계별 보조 마크를 포함하는 레티클{Reticle having step additional mark}

본 발명은 반도체 소자의 레티클(reticle)에 관한 것으로, 좀더 상세하게는 반도체 소자의 종류와 단계를 구분할 수 있는 단계별 보조 마크를 포함하는 레티클에 대한 것이다.

반도체 소자의 미세 패턴은 포토 마스크 공정(photo mask process)에 의해 형성된다. 포토 마스크 공정에서는 웨이퍼 상에 부분적으로 포토 레지스트(photo resist ;PR) 막을 형성한다. 이어, 포토 마스크(photo mask)를 이용하여 포토 레지스트 막을 광원에 노출시키는 노광(exposure) 공정을 거치는데, 이 때 포토 마스크에 형성된 패턴에 따라 포토 레지스트 막의 일부가 광원으로부터 노출된다. 광원에 의해 노출된 포토 레지스트 막은 화학 변화가 발생되며, 이를 이용하여 현상(development) 공정을 실시하면, 웨이퍼 상에는 포토 레지스트 막의 일부가 제거된다. 이 때, 사용되는 포토 마스크 중 반복되는 미세 회로가 한 개 또는 여러 개 형성된 것을 레티클이라 하며, 일반적으로 석영(quartz)판 상에 광원 차단에 효율적인 크롬(Cr)등의 금속막이 패턴으로 형성된다.

레티클에는 반도체 소자에 형성되는 미세 회로 외에도, 보조 마크(align mark), 오버레이 마크(over-lay mark)의 추가의 보조 마크가 형성된다. 이와 같은 보조 마크는 웨이퍼와 레티클의 정렬 시 사용되거나, 전 단계와 후에 실시될 단계에서 형성된 패턴들이 원하는 위치에 제대로 형성되었는지 확인하기 위해 형성되는 것으로 반도체 소자의 외곽의 스크라이브 라인(scribe line)에 배치된다.

도면을 참조하여 종래 기술에 따른 레티클을 이용하여 패턴이 형성된 반도체소자를 설명하겠다.

도 1은 종래 기술에 따른 레티클을 이용하여 패턴 형성이 완료된 웨이퍼의 평면도이다.

도 1의 종래 기술에 따른 레티클을 이용하여 형성된 웨이퍼(100)는, 반도체 소자용 미세 회로(1)와, 미세 회로(1) 사이에 형성된 복수개의 보조 마크(110)를 포함한다.

반도체 소자는 수회의 미세 회로 형성 단계를 거침으로서 형성된다. 이 때, 미세 회로(1)와 함께 미세 회로(1) 주위에 형성된 개개의 보조 마크(110)는 각 단계의 레티클과 웨이퍼(100)와의 정렬 정도, 또는 단계별로 미세 회로(1)가 제대로 형성되었는지를 나타낸다.

그러나 각각의 보조 마크(110)는 동일한 크기와 형상을 가지므로, 여러 가지 문제가 발생된다. 예컨대, 반도체 소자의 종류와 단계별 미세 회로(1)의 종류는 여러 가지이므로, 같은 형상의 보조 마크(110)를 이용하여 웨이퍼에 형성된 패턴을 반도체 소자의 종류별, 단계별로 구분하는 것은 어렵다. 따라서 정상 단계를 불량 단계로 오인식하거나, 보조 마크(110) 위치 선정 및 반도체 소자의 종류를 잘못 분류함으로 인한 제품의 질 및 생산성 저하 등의 문제가 야기된다.

따라서, 본 발명의 목적은 포토 마스크 공정 시, 단계별로 다른 위치와 형상으로 형성된 보조 마크를 포함하는 레티클을 제공하는데 있다.

도 1은 종래 기술에 따른 레티클을 이용하여 패턴 형성이 완료된 웨이퍼의 평면도,

도 2는 본 발명에 따른 레티클을 이용하여 패턴 형성이 완료된 웨이퍼의 평면도,

도 3a 내지 도 3c는 본 발명에 따른 단계별 보조 마크를 나타낸 평면도,

도 4는 본 발명의 실시예에 따른 레티클의 평면도이다.

* 도면의 주요 부분에 대한 설명 *

1 : 미세 회로

100, 200 : 웨이퍼

110, 210a, 210b, 210c, 310a, 310b, 310c : 보조 마크

120, 220 : 스크라이브 라인

300 : 레티클

311, 312, 313, 316 : 단위 형상

314, 315 : 단위 형상 그룹

상기 목적을 달성하기 위하여, 복수개의 반도체 소자용 미세 회로;와 단위 미세 회로를 둘러싼 상, 하, 좌, 우의 스크라이브 라인 중 적어도 어느 한 부분에 위치하는 보조 마크;를 포함하는 단계별로 형성된 복수개의 레티클에 있어서, 각각의 레티클에 따라 다른 위치에 형성되고, 다른 형상을 갖는 상기 보조 마크를 포함하는 것을 특징으로 한다.

여기서, 보조 마크는 소정의 넓이를 갖는 정사각형의 단위 형상이 소정의 간격으로 배열된 것, 또는 가장 긴 변이 마주보도록 소정의 간격으로 배열된 복수개의 직사각형 단위 형상으로 이루어진 단위 형상 그룹과, 90도 회전된 단위 형상 그룹이 교대로 배열된 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 2는 본 발명에 따른 레티클을 이용하여 패턴 형성이 완료된 웨이퍼의 평면도이다.

도 2의 웨이퍼(200)는, 복수개의 반도체 소자용 미세 회로(1)가 형성되어 있고, 그 미세 회로(1)간의 간격은 스크라이브 라인(220)으로 형성된다. 스크라이브 라인(220)의 상, 하, 좌, 우의 어느 한 부분에는 단계별로 형성된 복수개의 보조 마크(210a, 210b, 210c)가 형성되어 있으며, 각각의 보조 마크(210a, 210b, 210c)는 그 단계에 따라 다른 위치와 형상을 갖도록 형성된다. 각각의 보조 마크(210a, 210b, 210c)는 웨이퍼(200)의 패브리케이션(fabrication) 공정이 완료된 후 절단 공정 시 제거된다.

도 3a 내지 도 3c는 본 발명에 따른 단계별 보조 마크를 나타낸 평면도이다.

도 3a와 도 3b에 따른 보조 마크(310a, 310b)는 소정의 간격을 갖고 가로 및 세로 방향으로 배열된, 복수개의 정사각형의 단위 형상(311, 316)으로 구성된다. 도 3a에 따른 보조 마크(310a)는 각각의 단위 형상(311)간의 간격 중 세로(H) 방향으로의 간격보다 가로(W) 방향으로의 간격이 더 크며, 도 3b에 따른 보조 마크(310b)는 각각의 단위 형상(316)간의 간격 중 가로(W) 방향으로의 간격보다 세로(H) 방향으로의 간격이 더 크다. 이 때 각각의 단위 형상(316)의 가로(W) 방향으로의 간격들은 모두 동일하며, 세로(H) 방향으로의 간격들 또한 동일하다.

도 3c에 따른 보조 마크(310c)는, 소정의 간격으로 배열된 복수개의 직사각형의 단위 형상(312, 313)으로 이루어진 단위 형상 그룹(314, 315)을 기본으로 하고, 단위 형상 그룹(314, 315)이 90도 회전된 형상이 교대로 수 차례 배열된 것을 포함한다. 이 때, 단위 형상 그룹(314, 315)을 이루는 단위 형상(312, 313)들은 가장 긴 변이 마주보도록 배열되며, 단위 형상 그룹(314, 315) 자체의 높이(H)와 폭은 단위 형상(312, 313)의 네 변 중 가장 긴 변의 길이보다 길지 않도록 조절된다.

이와 같은 보조 마크(310a, 310b, 310c)는 그 폭과 길이가 동일하지 않은 것이 바람직하다. 예를 들어, 도 3a의 보조 마크(310a)는 가로(W) 720㎛ 이상, 세로(H) 280㎛ 이상으로, 도 3b의 보조 마크(310b)는 가로(W) 1200㎛ 이상, 세로(H) 280㎛ 이상으로, 도 3c의 보조 마크(310c)는 가로(W) 560㎛ 이상, 세로(H) 300㎛ 이상으로 형성될 수 있다.

이와 같은 보조 마크(310a, 310b, 310c)를 포함하는 레티클을 도 4를 참조하여 설명하면 다음과 같다.

도 4는 본 발명의 실시예에 따른 레티클(300)의 평면도이다.

본 발명의 실시예에 따른 레티클(300)은, 반도체 소자용 미세 회로(301)와 미세 회로(301) 주변의 스크라이브 라인 상의 어느 한 부분(a, b, c)에 형성된 보조 마크(도 3a의 310a, 도 3b의 310b, 도 3c의 310c)를 포함한다. 보조 마크(도 3a의 310a, 도 3b의 310b, 도 3c의 310c)는 각 단계에 따른 레티클(300)마다 다른 위치와 형태를 갖도록 형성된다.

이와 같은 레티클(300)은 굴절률이 낮고 투과율이 우수한 재질로 형성되는 것이 바람직하며, 종래 기술과 같은 석영 재질로 형성되는 것도 무방하다.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

예를 들면, 도 3a 내지 도 3b의 보조 마크(310a, 310b)를 이루는 단위 형상(311, 316)은, 직사각형이나 삼각형 등의 형상으로 형성될 수 있고, 단위 형상(311, 316)간의 가로 방향과 세로 방향의 간격이 동일하도록 형성될 수도 있다.

또한, 보조 마크는 레티클 상에서 같은 형상으로 형성되더라도, 단위 형상의 크기를 다르게 하거나, 포토 마스크 공정의 식각 방법에 따라 오목 또는 볼록의 형상으로 다르게 형성될 수 있다.

따라서, 본 발명의 구조를 따르면 각 단계별로 다른 위치와 형상으로 형성된 보조 마크를 포함하는 레티클을 제공함으로써, 반도체 소자의 종류 및 단계별 미세 회로를 쉽게 구분 할 수 있으므로, 정상 단계를 불량 단계로 오인식하거나, 잘못된 보조 마크 위치 선정 및 반도체 소자의 잘못된 분류 등으로 인한 제품의 질 및 생산성 저하 등을 방지 할 수 있다.

또한 종래 기술에 따른 레티클의 제작 장치와 방법을 그대로 이용 할 수 있으므로 추가의 장치와 제작 방법에 따른 경제적 소모를 줄일 수 있다.

Claims (3)

1. 복수개의 반도체 소자용 미세 회로;와

   상기 단위 미세 회로를 둘러싼 상, 하, 좌, 우의 스크라이브 라인 중 적어도 어느 한 부분에 위치하는 보조 마크;를 포함하는 단계별로 형성된 복수개의 레티클에 있어서,

   상기 각각의 레티클에 따라 다른 위치에 형성되고, 다른 형상을 갖는 상기 보조 마크를 포함하는 것을 특징으로 하는 단계별 보조 마크를 포함하는 레티클.
2. 제 1항에 있어서, 상기 보조 마크는 소정의 넓이를 갖는 정사각형의 단위 형상이 소정의 간격으로 배열된 것을 특징으로 하는 단계별 보조 마크를 포함하는 레티클.
3. 제 1항에 있어서, 상기 보조 마크는 가장 긴 변이 마주보도록 소정의 간격으로 배열된 복수개의 직사각형 단위 형상으로 이루어진 단위 형상 그룹과, 90도 회전된 상기 단위 형상 그룹이 교대로 배열된 것을 특징으로 하는 단계별 보조 마크를 포함하는 레티클.