KR20020087641A - 멀티 캐리어 인터리빙 구현장치 및 방법 - Google Patents

멀티 캐리어 인터리빙 구현장치 및 방법 Download PDF

Info

Publication number
KR20020087641A
KR20020087641A KR1020010026491A KR20010026491A KR20020087641A KR 20020087641 A KR20020087641 A KR 20020087641A KR 1020010026491 A KR1020010026491 A KR 1020010026491A KR 20010026491 A KR20010026491 A KR 20010026491A KR 20020087641 A KR20020087641 A KR 20020087641A
Authority
KR
South Korea
Prior art keywords
interleaver
interleaving
input
memory
block
Prior art date
Application number
KR1020010026491A
Other languages
English (en)
Other versions
KR100782214B1 (ko
Inventor
조경국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010026491A priority Critical patent/KR100782214B1/ko
Publication of KR20020087641A publication Critical patent/KR20020087641A/ko
Application granted granted Critical
Publication of KR100782214B1 publication Critical patent/KR100782214B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 이동통신 시스템의 인터리빙에 관한 것으로서 특히, 블록 인터리버(Block Interleaver)에서 MC(Multi Channel) 인터리빙을 간단한 구조로 구현하고인터리버의 메모리 블록의 끝부분을 버퍼링 구조로 한 MC 인터리빙을 위한 장치 및 방법에 관한 것이다.
본 발명은 이동통신 시스템의 인터리빙에 있어서, 입력심벌 N개를 저장하는 메모리블럭을 포함하는 인터리버와; 상기 입력심볼을 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와; 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부로 구성하여, 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼을 입력하는 단계와; 읽기(Reading)제어부의 제어에 의해 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하는 단계를 포함하는 것을 특징으로 한다.

Description

멀티 캐리어 인터리빙 구현장치 및 방법 {Apparatus and Method for embodying multi-carrier interleaving}
본 발명은 이동통신 시스템의 인터리빙에 관한 것으로서 특히, 블록 인터리버(Block Interleaver)에서 MC(Multi Channel) 인터리빙을 간단한 구조로 구현하며, 입출력 데이터 충돌을 방지하기 위해 인터리버의 메모리 블록의 끝부분을 버퍼링 구조로 하므로써 인터리빙을 효과적으로 수행하는 장치 및 방법에 관한 것이다.
더욱 상세하게는 본 발명은, 이동통신 시스템의 인터리빙에 있어서, 상기 인터리빙시 입출력 데이터 충돌을 방지하기 위해 상기 메모리 블록의 끝부분을 버퍼링구조로 구성한 임의의 심볼크기에 해당하는 메모리 블록이 포함된 블록 인터리버와, 상기 인터리버에 입력되는 심볼이 미리 주어진 식에 의해 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와, 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부를 포함된 장치에서, 상기 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼을 입력하고, 읽기(Reading)제어부의 제어에 의해 메모리에 저장되어 있는 데이터를 순차적으로 읽어 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하게 하며, 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터간의 충돌을 방지하기 위해 메모리 블록의 끝부분에 버퍼 구조를 구비한 인터리빙 장치와 방법에 관한 것이다.
일반적으로 데이터의 전송에 따른 오류정정을 목적으로 부호기에서 부호화된 데이터를 정해진 규칙에 따라 정보심볼(비트)의 순서를 배열하는 것을 인터리빙이라 한다.
일반적인 유무선 통신시스템에서는 전송성능 향상 즉, 전송 다이버시티(Diversity)를 얻기 위해 인터리버가 부가되며, 인터리버의 종류에는 블록 인터리버 (Block Interleaver)와 길쌈 인터리버(Convolutional Interleaver)등이 있다.
이하 본 출원에서는 상기의 인터리버중 블록 인터리버에 관련된 내용을 설명하며, 블록 인터리버는 전체 입력 심볼들을 버스트(burst)하게 처리하고 출력심볼들은 인터리버 심볼수와 전송 프레임의 주기에 맞추어 일정 간격으로 연속하게 다음단으로 출력된다.
좀 더 구체적으로 상기의 인터리빙 방법에는, 블록 인터리빙(BlockInterleaving), 대각 인터리빙(Helical Interleaving) 및 랜덤 인터리빙(Random Interleaving) 있다.
상기의 블록 인터리빙(block interleaving)은 매우 간단한 인터리빙 방법이며, 입력 비트의 시퀀스를 행렬로 보고 행으로 데이터를 읽고 열로 데이터를 쓰는 방식이다.
블록 인터리빙 방법의 가장 큰 장점은 구조가 간단하다는 점이다. 그러나 전체 프레임에 걸쳐서 발생한 연집 오류에 대해서는 여전히 상관이 존재하게 되는 단점이 있다. 블록 인터리빙을 사용하면 채널에서의 연집 오류는 M 만큼 분산되어 나타나게 된다.
상기의 대각 인터리빙(Helical Interleaving) 역시 간단한 인터리빙 방법이며 입력 비트의 시퀀스를 N * (N+1)행렬로 보고 행으로 데이터를 읽고 대각으로 데이터를 쓰는 방식이다. 대각 인터리빙을 사용할 경우 연집 오류는 N+1 만큼 분산되어 나타나게 된다.
상기의 랜덤 인터리빙(Random Interleaving)은 Turbo Code 에서 가장 우수한 성능을 나타내는 랜덤 인터리버를 위한 lookup-table 을 만드는것으로 그 알고리즘은 다음과 같다.
Step1: 크기가 2M인 배열 A 를 0 으로 초기화하고 m=0 로 둔다.
Step2: m2M-1에 대하여, 0 과 2M-1사이의 난수 p 를 얻는다.
Step3: if A[p]=0 이면 A[p] 를 1 로 두고 m 위치의 배열 B 에 p 를 저장한다. 즉, B[m]=p, m=m+1, Step 2 로 간다. else Step 2 로 간다.
배열(array) B 는 소스(source) 와 목적지(destination)의 관계를 결정하고, 만약 B[m]=p 이면 주소 m 에 위치한 비트는 주소 p 로 보내진다.
IS-2000 통신 시스템에 적용된 블록 인터리빙 방법은, BRO(Bit Reverse Order) Interleaver, Forward-Backward BRO Interleaver, MC(Multi-Carrier)(캐리어가 3개이상) Interleaver로 구분된다.
상기의 MC 모드는 현재 전송 캐리어가 3개로 이루어진이며, 이하 MC 인터리빙에 대한 효율적인 구현방법과 장치를 설명한다.
도 1은 종래의 MC Interleaving 구현을 위한 블록도이다.
도면에서 보는바와 같이 인터리빙 할 심볼수 N(3의 정수배)개가 입력된 심볼(input symbols)들을 역 다중화하는 역 다중화기(10)(DEMUX)와, 상기 역다중화기에서 출력되는 디먹싱된 심볼을 제어부(미도시)의 제어에 의해 주소 0에서 N/3-1까지 차례대로(sequentially) 저장하는 블록인터리버 메모리 블록(11)과, 상기 메모리 블록(11)의 데이터를 다중화부(MUX)(13)에 순환적으로 출력하게 하는 순환이동블록(12)를 포함하여 구성된다.
도 1의 동작을 간단히 설명하면, 블록 인터리버는 심볼수가 N인 입력심볼을 역다중화부(10)에서 디먹싱하여 심볼수가 N/3의 크기인 3개의 블록인터리버 메모리 블록 k (k=0,1,2)(11)에 쓰기 제어부(미도시)의 제어에 의해 주소 0에서 N/3-1까지 차례대로 저장한다.
상기 메모리 블록(11)의 i 번째 출력심볼의 인터리버 읽기(reading)주소에대한 수식은 다음과 같다.
상기에서 i() = 0 ~ N/3-1 (메모리 i 는 입력 심볼 N에서 -1 한 갯수임)
또한 m, J는 인터리버 매개변수이며,는 x보다 크지 않은 최대정수를 나타낸다.
또한는 비트 반전 연산자를 의미한다. 예를 들어,은 6의 이진수인 110을 3의 이진수인 011로 변환하는 것이다.
상기의 3개의 블록인터리버 메모리 블록 k (k=0,1,2)(11)에 쓰기 제어부(미도시)의 제어에 의해 주소 0에서 N/3-1까지 차례대로 저장된 데이터 즉, 심볼은 읽기 제어부(미도시) 제어에 의해 순차적으로 순환이동블록(12)에 입력되고 먹싱부(13)(다중화부)로 출력된다.
그러나 종래의 MC 인터리빙은, 도면에서 보는 바와 같이 역다중화부, 메모리부, 순환이동블록 및 다중화부를 구비하여 구현하므로 구조가 복잡하고, 또한 데이터 충돌을 방지하기 위해 상기 각 메모리에 별도의 메모리 공간을 각각 부여하므로써 메모리 운용에 있어서도 비 효율적 이었다.
본 발명은 이동통신 시스템의 MC 인터리빙을 위한 블록인터리버의 구성에 있어, 종래의 MC 인터리빙의 입력단에 있는 역다중화부(DEMUX) 및 출력단에 있는 다중화부(MUX) 구성이 필요하지 않으며, 종래의 3개의 N/3크기의 인터리버 메모리 블록과 2개의 순환적 이동블록의 구성을, 1개 N 크기의 블록 인터리버로 통합된 구성을 제안하고자 한다.
또한 인터리빙 처리시간으로 인해 인터리버 프레임 사이의 데이터 충돌 현상이 발생할 수 있는데, 이를 방지하기 위해서는 충돌하는 심볼에 대한 버퍼가 있어야 된다. 이를 위해 메모리의 끝부분에 일정크기를 갖는 입출력 버퍼를 하나만 두어 구현하므로써 버퍼링 처리 및 메모리 공간을 효율적으로 활용할 수 버퍼링 구조를 제안한다.
도 1은 종래의 MC Interleaving 구현을 위한 블록도
도 2는 본 발명의 MC 인터리빙을 위한 개념도
도 3은 본 발명에서 데이터 충돌을 방지하기 위한 버퍼 구성을 나타낸 블록도
본 발명의 이동통신 시스템에서 MC 인터리빙을 위한 장치에 관한 것으로,이동통신 시스템의 인터리빙에 있어서, 입력심벌 N개를 저장하는 메모리블럭을 포함하는 인터리버와; 상기 입력심볼을 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와; 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부로 구성되는 것을 특징으로 한다.
또한 본 발명에서 바람직하게 인터리빙시 입출력 데이터 충돌을 방지하기 위해 상기 메모리 블록의 끝부분을 버퍼링구조로 구성한것을 특징으로 한다.
또한 본 발명의 이동통신 시스템에서 MC 인터리빙을 위한 방법에 관한 것으로써, 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼을 입력하는 단계와; 읽기(Reading)제어부의 제어에 의해 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명에서 바람직하게 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터간의 충돌은 메모리에 저장되어 있는 데이터를 순차적으로 읽기때문에 메모리 블록의 끝부분에서 발생하는 것을 특징으로 한다.
또한 본 발명에서 바람직하게 쓰기(Writing)제어기는 i번째 입력심볼에 대해 Ai의 주소로 메모리에 입력되도록 식)에 의해 제어하며, i= 0 ~N-1값, k = mod(i,3)이고, m 및 J는 인터리버 매개변수인것을 특징으로 한다.
본 발명의 다른 목적, 특징들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 MC 인터리빙 장치와 방법을 설명한다.
도 2는 본 발명의 MC 인터리빙을 위한 개념도이다.
도면에서 보는 바와 같이, 입력심벌 N개를 저장하는 메모리 블록이 포함된 블록인터리버(20)와, 상기 인터리버에 입력되는 심볼을 일정한 주소에 입력되도록 데이터와 어드레스를 제어하는 쓰기(Writing)제어기(21)와, 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어기(22)를 포함하여 구성된다.
도 3은 본 발명에서 데이터 충돌을 방지하기 위한 버퍼 구성을 나타낸 블록도이다.
도면에서 보는바와 같이, 임의의 심볼크기 N의 메모리 블록이 포함된 블록인터리버(20)에는 식 2에 의해 메모리에 입력되는 심볼의 충돌을 방지하기 위한 버퍼부(20a)와, 상기 메모리에 입력된 심볼을 읽기 제어부(22) 제어에 의해 읽어(reading)심볼을 출력하는데 있어, 입출력 데이터간의 충돌을 방지하기 위한 버퍼부(20b)를 나타 내었다.
상기의 도 2와 3를 참고로 하여 본 발명을 설명한다.
먼저 본 발명의 메모리 쓰기 제어부(21)은 i 번째 입력심볼에 대해 Ai의 인터리버 주소를 생성한다.
상기의 인터리버 쓰기(writing) 주소에 대한 식은 다음과 같다.
상기에서 i= 0 ~N-1값의 심볼수를 나타내며, k = mod(i,3)이고, m 및 J는 인터리버 매개변수이다.
인터리빙 처리를 상기 2식과 같은 메모리 쓰기 방법으로 블록 인터리버(20)의 메모리에 입력하게 되면, 상기 입력/저장된 심볼을 출력하기 위한 메모리 읽기 제어부(22)의 동작은 간단하다.
즉, 메모리 읽기 제어부(22)는 인터리빙 시간에 따라 순서대로 증가하는 구조이므로, 인터리버 출력심볼을 도면에서 나타난바와 같이 인터리버 메모리 주소 0 에서 N-1까지 순서대로 읽으면 된다.
따라서, 인터리빙 처리시점이 블록인터리버 프레임의 마지막이라면, 인터리빙 하는데 걸리는 시간으로 해서 발생하는 데이터(심볼) 충돌 구간은 항상 메모리 끝부분에 위치하게 된다. 그러므로 상기 메모리 블록(20)의 끝부분을 버퍼링 구조로 변경하면 도 3과 같이 된다.
즉, N 크기의 인터리버 메모리내에 데이터 충돌 영역에 해당하는 메모리(20a 및 20b)를 추가하여 인터리버 심볼의 충돌현상을 보상하는 것이다.
상기한 바와같이 본 발명에서는 MC 인터리빙을 위한 블록 인터리버를 간단히 구성하였고, 또한 상기의 수학식 2값의 주소에 심볼을 쓰고(writing), 읽을(reading)때는 순차적으로 수행하므로써 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터(심볼)간의 충돌에 대해 종래보다 훨씬 효율적으로 보상할 수 있다. 즉 순차적인 인터리버 영역만을 부분 버퍼링 구조로 하여 수행하였다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다.
따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
본 발명은 MC 인터리빙을 수행하는데 있어, N크기로 된 하나의 메모리 블록만으로 구현하여 구성을 간단히 하였으며, 상기 메모리 블록에 데이터를 효율적으로 쓰고 읽어 출력할때 발생할 수 있는 데이터의 충돌을 방지하기 위해 메모리의 끝부분에 버퍼를 부가하므로써 입출력 데이터간의 충돌에 대한 보상 및 메모리 활용을 증대하는 효과가 있다.

Claims (5)

  1. 이동통신 시스템의 인터리빙에 있어서,
    입력심벌 N개를 저장하는 메모리블럭을 포함하는 인터리버와; 상기 입력심볼을 일정한 주소에 입력되도록 제어하는 쓰기(Writing)제어부와; 상기 인터리버에 저장된 심볼을 순서대로 출력하도록 제어하는 읽기(Reading)제어부로 구성되는 것을 특징으로 하는 멀티 캐리어 인터리빙 구현장치.
  2. 제 1항에 있어서, 인터리빙시 입출력 데이터 충돌을 방지하기 위해 상기 메모리 블록의 끝부분을 버퍼링구조로 구성한것을 특징으로 하는 멀티 캐리어 인터리빙 구현장치.
  3. 쓰기(Writing)제어부의 제어에 의해 인터리버 메모리의 일정한 주소에 심볼을 입력하는 단계와; 읽기(Reading)제어부의 제어에 의해 상기 메모리에 저장되어 있는 심볼을 순서대로 출력하는 단계를 포함하는 것을 특징으로 하는 멀티 캐리어 인터리빙 구현방법.
  4. 제 3항에 있어서, 인터리빙 처리시간에 따라 발생할 수 있는 입출력 데이터간의 충돌은 메모리에 저장되어 있는 데이터를 순차적으로 읽기때문에 메모리 블록의 끝부분에서 발생하는 것을 특징으로 하는 멀티 캐리어 인터리빙 구현방법.
  5. 제 1항에 있어서, 쓰기(Writing)제어기는 i번째 입력심볼에 대해 Ai의 주소로 메모리에 입력되도록 식)에 의해 제어하며, i= 0 ~N-1값, k = mod(i,3)이고, m 및 J는 인터리버 매개변수인것을 특징으로 하는 멀티 캐리어 인터리빙 구현방법.
KR1020010026491A 2001-05-15 2001-05-15 멀티 캐리어 인터리빙 구현장치 및 방법 KR100782214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010026491A KR100782214B1 (ko) 2001-05-15 2001-05-15 멀티 캐리어 인터리빙 구현장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010026491A KR100782214B1 (ko) 2001-05-15 2001-05-15 멀티 캐리어 인터리빙 구현장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020087641A true KR20020087641A (ko) 2002-11-23
KR100782214B1 KR100782214B1 (ko) 2007-12-05

Family

ID=27704991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026491A KR100782214B1 (ko) 2001-05-15 2001-05-15 멀티 캐리어 인터리빙 구현장치 및 방법

Country Status (1)

Country Link
KR (1) KR100782214B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764011B1 (ko) * 2005-12-10 2007-10-08 한국전자통신연구원 인터리빙 및 디인터리빙을 수행하는 저장 장치 및 그의제어 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221972A (ja) * 1995-02-14 1996-08-30 Toshiba Corp アドレス発生装置、アドレス発生方法、データ形成装置、データ形成方法、データ再生装置及びデータ再生方法
KR100215565B1 (ko) * 1996-09-30 1999-08-16 전주범 정적 램을 이용한 길쌈 인터리버/디인터리버 및정적 램의 주소 생성 방법
US5737337A (en) * 1996-09-30 1998-04-07 Motorola, Inc. Method and apparatus for interleaving data in an asymmetric digital subscriber line (ADSL) transmitter
KR100288808B1 (ko) * 1998-08-14 2001-05-02 정규석 하나의 버퍼를 사용하는 블록 인터리버의 구성방법
JP3535833B2 (ja) * 1999-03-15 2004-06-07 松下電器産業株式会社 ブロックインタリーブ装置，ブロックデインタリーブ装置，ブロックインタリーブ方法，およびブロックデインタリーブ方法
KR100499467B1 (ko) * 2000-03-10 2005-07-07 엘지전자 주식회사 블록 인터리빙 방법 및 그를 위한 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764011B1 (ko) * 2005-12-10 2007-10-08 한국전자통신연구원 인터리빙 및 디인터리빙을 수행하는 저장 장치 및 그의제어 방법

Also Published As

Publication number Publication date
KR100782214B1 (ko) 2007-12-05

Similar Documents

Publication Publication Date Title
ES2243203T3 (es) Adaptacion de velocidades y entrelazado de cables para un sistema de comunicaciones.
ES2962918T3 (es) Transmisor con un dispositivo intercalador y receptor para una señal generada por el emisor
JP4955049B2 (ja) ターボ符号化のためのブロック・インターリーブ
KR100584426B1 (ko) 고속 패킷 이동통신시스템에서 심벌 매핑을 위한 인터리빙장치 및 방법
JP3415693B2 (ja) インターリーブプロセス
EP1931035A1 (en) Turbo decoder and turbo decoding method
CA2363410C (en) Highly parallel map decoder
WO2006082923A1 (ja) 並列インターリーバ、並列デインターリーバ及びインターリーブ方法
KR200299226Y1 (ko) 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용 물리층 처리 장치
JP3239084B2 (ja) マルチキャリア伝送インターリーブ装置及び方法
CN106105041B (zh) 时间交织器和时间解交织器、以及时间交织方法和时间解交织方法
WO2010061184A1 (en) Interleaving or de-interleaving for variable data block sizes and continuous data reception
KR20020028639A (ko) 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
US8358988B2 (en) Interface between chip rate processing and bit rate processing in wireless downlink receiver
US7886203B2 (en) Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
US20080080542A1 (en) Architecture for downlink receiver bit rate processor
KR100782214B1 (ko) 멀티 캐리어 인터리빙 구현장치 및 방법
WO2002099994A1 (en) System and method for interleaving data in a wireless transmitter
KR100499467B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
US20080080444A1 (en) Transport channel buffer organization in downlink receiver bit rate processor
KR100439029B1 (ko) 씨디엠에이 통신시스템의 병렬 디인터리버 및 그를 구비한수신기
US7746944B2 (en) Electronic transmitter/receiver
Wu et al. A high speed interleaver for emerging wireless communications
US7899022B2 (en) Block de-interleaving system
KR100447177B1 (ko) 인터리빙 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee