KR20020076315A

KR20020076315A - 적어도 두 개의 전송 스트림과 대응하는 디지털 스트림에대한 디멀티플렉싱 디바이스 및 프로세스

Info

Publication number: KR20020076315A
Application number: KR1020027010798A
Authority: KR
Inventors: 르이앙드끄르필립
Original assignee: 톰슨 라이센싱 소시에떼 아노님
Priority date: 2000-03-03
Filing date: 2001-03-01
Publication date: 2002-10-09
Also published as: JP2003525544A; CN1411656A; ATE399435T1; WO2001065831A2; MXPA02008393A; DE60134542D1; EP1269743B1; JP4731784B2; US7602819B2; US20030031211A1; AU5617601A; EP1269743A2; WO2001065831A3

Abstract

본 발명은 적어도 두 개의 전송 스트림(21-22)에 대한 디멀티플렉싱 디바이스(1)와 프로세스에 관한 것이다. 본 디멀티플렉싱 디바이스는, 적어도 두 개의 전송 스트림을 수신하며 원본 패킷(P1, P2)의 병합된 배열을 포함하는 하나의 병합된 스트림(23)을 생성하는 적어도 하나의 병합 유닛(2)을 포함한다. 본 병합 유닛은 각 패킷을 하나의 식별자로 마킹하며 그 식별자에는 각 수신된 전송 스트림에 대하여 정해진 값을 할당하는 수단(4)을 포함한다. 본 디멀티플렉싱 디바이스는 디멀티플렉서에 대응하는 병합 유닛에 의해 생성된 병합된 스트림을 수신하며 디멀티플렉싱하는 적어도 하나의 디멀티플렉서(3)를 또한 포함한다. 이 디멀티플렉서는 식별자를 필터링하며 이에 의해 대응하는 패킷이 유도되는 수신된 전송 스트림을 결정한다. 본 발명은 디지털 TV 수신기에 응용 가능하다.

Description

적어도 두 개의 전송 스트림과 대응하는 디지털 스트림에 대한 디멀티플렉싱 디바이스 및 프로세스{DEMULTIPLEXING DEVICES AND PROCESS FOR AT LEAST TWO TRANSPORT STREAMS AND A CORRESPONDING DIGITAL STREAM}

병합형 디지털 응용과 특히 신 새대 셋톱 박스 또는 디지털 TV 세트에 있어서, 하나를 초과하는 디지털 프런트엔드(front-ends)의 존재는 최종 고객에 대한 새로운 서비스를 가능하게 한다. 특히, 디지털 매체에 하나의 프로그램을 녹화하는 동안 다른 하나의 프로그램을 시청하는 것은 최종 고객들의 매우 강한 요청인데, 그 이유는 그 기능이 VCR(비디오 카세트 리코더)와 함께 TV 세트를 갖는, 아날로그 세계에서는 당연한 것이었기 때문이다.

이것은, 디지털 시스템이 두 개의 디지털 프런트엔드로부터 오는 서로다른 두 개의 전송 스트림을 처리할 수 있다는 것을 의미한다. 이것에 대한 직접적인 대답은 시스템에 두 개의 디멀티플렉서를 구현하는 것이다.

현재, 오늘날 대부분의 디지털 MPEG 디코더는 다만 하나의 전송 스트림 입력 및 디멀티플렉싱을 지원한다.

본 발명은 적어도 두 개의 전송 스트림 즉 TS에 대한 디멀티플렉싱 디바이스 및 프로세스 뿐만 아니라 이와 연관된 응용에 관한 것이다.

도 1은 두 개의 입력 전송 스트림에 대하여 제공된, 본 발명에 따른 디멀티플렉싱 디바이스의 제 1 실시예를 도시하는 도면.

도 2는 도 1의 디멀티플렉싱 디바이스에 사용되는 마킹 수단의 제 1 실시예를 통해 얻은, 전송 스트림 식별자를 포함하는 헤더를 도시하는 도면.

도 3은 도 1의 디멀티플렉싱 디바이스에 사용되는 마킹 수단의 제 2 실시예를 통해 얻은, 전송 스트림 식별자를 포함하는 헤더를 도시하는 도면.

도 4a는 도 1의 디멀티플렉싱 디바이스에 사용되는, 동기화 수단의 제 1 실시예를 개략적으로 예시하는 도면.

도 4b는 도 1의 디멀티플렉싱 디바이스에 사용되는, 동기화 수단의 제 2 실시예를 개략적으로 예시하는 도면.

도 4c는 도 1의 디멀티플렉싱 디바이스에 사용되는, 동기화 수단의 제 3 실시예를 개략적으로 예시하는 도면.

도 5는 4개의 입력 전송 스트림에 대하여 제공된, 본 발명에 따른 디멀티플렉싱 디바이스의 제 2 실시예를 도시하는 도면.

본 발명은, 특히 적어도 두 개의 프런트엔드로부터 각각 오는, 적어도 두 개의 전송 스트림에 대한 디멀티플렉싱 디바이스에 관한 것으로, 이는 전송 스트림의 수보다 더 작은 수의 디멀티플렉서의 사용을 가능하게 한다.

또한 본 발명은 위 잇점을 갖는 대응하는 디멀티플렉싱 프로세스와, 이 디멀티플렉싱 디바이스 및 프로세스의 응용에 관한 것이다.

본 발명은 본 발명에 따른 디멀티플렉싱 디바이스를 포함하는 디지털 TV 수신기 및 이러한 디멀티플렉싱 디바이스에서 생성될 수 있는 디지털 스트림에 더 관한 것이다.

이것은 청구항 1에서 한정된 디멀티플렉싱 디바이스와 청구항 10에서 한정된 디멀티플렉싱 프로세스에 의하여 달성된다.

실지로, 전형적인 전송 스트림 데이터 속도는 40 내지 60Mb/s 정도이지만, 현재 사용되고 있는 집적 회로(IC) 기술은 디멀티플렉서가 100Mb/s를 초과하는 데이터 속도로 전송 스트림을 처리할 수 있을 만큼 충분히 빠르게 실행할 수 있게 해준다. 그래서, 단일 디멀티플렉서로 약 40 내지 60Mb/s의 두 개의 서로다른 그리고 별개의 스트림을 처리할 수 있기 위해 더 높은 용량의 디멀티플렉서가 이용된다. 즉, 두 개의 인입 스트림은 디멀티플렉서로 들어가기 전에 하나의 스트림으로 병합된다. 이 동작은 병합 유닛에서 수행된다.

디멀티플렉서로 하여금 각 패킷이 어느 원본 스트림에 속하는지를 인식할 수 있게 하기 위해, 각 인입 패킷에는 하나의 식별자가 추가된다. 이것은 동일한PID("PacketIDentifiers")가 두 개(또는 이보다 많이 포함된 ) 스트림에 존재할 수 있기 때문에 유용하다.

본 발명은 셋탑 박스(예를 들어, 독립형 디지털 위성, 케이블 또는 지상 수신기/디코더) 또는 디지털 TV 세트(예를 들어, 디지털 수신기/디코더 기능을 포함하는 것)에 대하여 특히 적절하다.

바람직하게는, 원본 전송 스트림은 예컨대 MPEG2 또는 MPEG4와 같은 MPEG 표준에 따라 유리하게 코딩된 오디오 비디오 데이터와 같은 동일 타입의 정보를 수송한다. 이에 의해 디멀티플렉싱 디바이스에 의한 프로세싱이 보다 효율적이 될 수 있다.

디멀티플렉싱 디바이스의 바람직한 실시예는 종속 청구항 2 내지 청구항 9에 한정되어 있다.

특히, 하나의 유리한 가능성은 각 패킷을 마크(mark)하기 위해 각 전송 패킷의 헤더에 위치되어 있는 "전송_우선권_비트(transport_priority_bit)"를 사용하는 것이다. 이 비트는 하나의 스트림으로부터 오는 모든 패킷에는 "0"으로 하고, 다른 스트림으로부터 오는 모든 패킷에는 "1"로 한다. 이리하여 디멀티플렉서는 13-비트 PID에 대해서 뿐만 아니라 "전송_우선권_비트"에 대해서도 필터링하여야 한다. 이 "전송_우선권_비트"가 PID의 상위 비트와 동일한 바이트에 속하기 때문에, 이 비트에까지 필터링을 확장하기 위해(현재 대부분의 디멀티플렉서는 이미 이 비트의 필터링을 지원하고 있다) PID 필터를 변경하는 것은 매우 쉽다.

다른 실시예에 따라, "전송_우선권_비트"를 수반하지 않는, 병합 유닛 밖으로 나오는 각 패킷은 "태그(tag)" 앞에 오거나 뒤에 오는데, 즉 이 태그는 이 패킷이 속하는 원본 스트림이 어느 것인지를 보여주는 다수의 비트일 수 있다.

이 "태그"는 아래에서 기술되는 해법 B를 구현하는 것을 도와주며, 대응하는 패킷이 병합 유닛에 도달한 시간에 대응하는 시간 소인(time stamp)을 또한 수송한다는 것은 흥미롭다.

두 개의 (또는 이를 초과하는) 스트림을 단 하나의 스트림으로 병합하는 프로세스는 여러 방식으로 실행될 수 있다. 제한된 양의 메모리를 차지하는 몇몇 로직이 이 동작을 수행하는데 필요하다. 전형적인 알고리즘은 각 인입 비트 스트림에 대한 FIFO 메모리를 가지는 것이며 완전한 패킷이 FIFO 메모리에 도달할 때마다 디멀티플렉서에 출력된다. FIFO의 사이즈는 전형적으로 두 개의 전송 패킷이다.

두 개(또는 이를 초과하는) 인입 스트림은 서로다른 비트 속도를 가질 수 있다. 패킷을 디멀티플렉서에 출력하는 클록 주파수는 두 개(또는 이를 초과하는) 적어도 인입 스트림의 주파수의 합이어야 한다.

전형적으로, 인입 스트림 각각은 고유한 27M㎐의 클록 시간축(clock time base)을 가지고 있다. 클록 복구는 직접 디코딩되고 디스플레이되는 스트림에 대해 유리하게 수행된다. 변형예에서, 두 개(또는 이를 초과하는) 독립적인 27M㎐의 클록 복구 모듈이 구현된다.

다음의 기재는 각각의 개별적인(예를 들어 27M㎐) 클록 복구에 적용된다.

몇몇 대안적인 접근안(A, B, 및 C)이 고려된다. 이들 접근안 중 몇몇은 병합 유닛의 부분으로 사용되며 다른 접근안은 다른 병합 유닛의 부분으로 사용되는 한,이들 접근안은 결합될 수 있다는 것을 주목하여야 한다.

A - PCR ("Program Clock Reference") 값은 변경되지 않으며, 로컬 클록은 패킷이 디멀티플렉서에 도달한 때 샘플링된다: PCR을 수송하는 패킷은 패킷의 이론적인 도달 시간에 대하여 얼마의 지터(jitter)를 가질 수 있다. 클록 복구 시스템은 이 지터를 흡수하여야 한다.

B - 로컬 클록은 인입 패킷이 병합 유닛에 도달한 때 샘플링된다: 지터는 유발되지 않는다.

C - PCR을 수송하는 패킷의 PCR 값은 병합 유닛에서 소비되는 시간에 따라 변경된다.

디멀티플렉싱 세트의 제 1 구현에 따라, 병합 회로는 TS를 발송하는 프런트엔드와 디멀티플렉싱을 수행하는 백엔드 IC 사이에 외부 IC와 함께 사용된다. 제 2 구현에 따라, 병합 회로는 디멀티플렉서로부터 상류 방향에 백엔드 IC 내에 매립(embeded)된다.

본 발명은 특히 두 개의 전송 스트림에 관심을 두고 있다. 그러나, 세 개 또는 이를 초과하는 TS에도 적용가능하다. 그러므로, 바람직하게는, 모든 TS가 하나의 병합 유닛과 하나의 디멀티플렉서(DMX : demultiplexer)에 의하여 처리되거나, 또는 모든 TS가 한 쌍씩 그룹화되어 각 병합 유닛과 DMX에 의하여 처리되거나, 또는 두 기술이 결합된다.

본 발명은 이하의 비-제한적인 예에 의하여 첨부된 도면을 참조하여 상세히 설명되고 예시될 것이다.

도면에서, 여러 실시예의 유사한 소자는 동일 참조 번호로 지시되어 있다.

예를 들어, 셋탑 박스에 병합되도록 의도된 디멀티플렉싱 디바이스(1)(도 1)는, 두 개의 프런트엔드(11 및 12)로부터 각각 나오는 두 개의 입력 TS(21 및 22)를 수신하며 백엔드(13)에서 출력 스트림(24-28)을 생성할 수 있다. 각 스트림(24-28)은 TS(21 및 22)의 특정 프로그램에 대응한다. 예를 들어, 스트림(24 내지 26)은 TS(21)로부터 유도되며 TS(22)로부터 스트림(27 및 28)이 유도된다. 예시된 예에서, 백엔드(13)는 IC 상에 구성된다.

특정 실시예에서, 스트림(24-28)은 TS의 형태로 코딩된 스트림이며, 백엔드(back-end)(13)는 디코더 및/또는 저장 지원부(storing support)와 연결된다. 이리하여 디멀티플렉싱 디바이스(1)는 디코딩 후 스크린 위에 디스플레이 될 특정 프로그램 및 압축 형태로 하드 디스크 드라이드(HDD) 상에 동시에 저장될 다른 프로그램을 선택가능하게 한다. 다른 실시예에서, 디코더는, 스트림(24-28)이 디코딩된 프로그램을 수송하도록, 백엔드(13) 내에 포함된다.

디멀티플렉싱 디바이스(1)는 입력 TS(21 및 22)을 병합하며 병합된 TS(23)을 생성하기 위한 병합 유닛(2) 및 병합된 TS(23)을 전체적으로 디멀티플렉싱 하는 디멀티플렉서(DMX)(3)를 포함한다.

병합 유닛(2)은,

- 각각 패킷(P1 및 P2)을 가지는 인입 TS(21 및 22)을 수신하도록 하며,

- 인입 패킷(P1 및 P2) 각각에 하나의 식별자를 마크하고 TS(21) 및 TS(22)와 각각 연관된 두 개의 값 중 하나를 이 식별자에 할당하도록 하며,

- 마킹 후에 TS(21 및 22)의 인입 패킷(P1 및 P2)으로부터 각각 유도된 패킷(P'1 및 P'2)의 병합 배열을 포함하는 병합된 TS(23)을 생성하도록 한다.

예시된 실시예에서, 병합 유닛(2)은 백엔드(13) IC와는 분리되어 있으며, 다른 지정 IC 상에 포함된다. 변형예에서, 이 병합 유닛은 백엔드(13) IC 내에 포함된다.

병합 유닛(2)은 인입 TS (21 및 22)을 수신하도록 각각 의도된 두 개의 FIFO 메모리(5 및 6), 마킹 수단을 포함하는 병합 블록(4), 및 병합 유닛(2)의 소자를 제어하는 제어 유닛(7)을 본질적으로 포함한다. FIFO 메모리(5 및 6) 각각의 사이즈는 패킷(P1 또는 P2) 사이즈의 예컨대 두 배이다. 제어 유닛(7)은 완전한 패킷이 이미 메모리에 도달한 때에만 그리고 메모리에 도달하자마자, 메모리(5 및 6) 중 어느 하나로부터 패킷이 출력되는 것을 제공한다.

병합 블록(4)은, 수신된 패킷(P1 및 P2)을 마킹하고, 그리고 FIFO 메모리(5 및 6)로부터 인입 패킷(P1 및 P2)을 수신하는 순서로, 대응하는 패킷(P'1 및 P'2)을 발송한다. 즉, 두 입력 TS(21 및 22)의 패킷은 병합된 TS(23) 내에 그 수신 순서로 배열되며, 그리고 정렬되지 않는다. 일 변형예로서, 패킷(P'1 및 P'2)은 그 수신 순서에 뿐만 아니라 정해진 기준에 따라 전송된다. 예를 들어, 유저에 의해 각 TS(21 및 22)(사실상, 대응하는 희망 프로그램)에 대해 정해진 우선권 레벨이 사용되며, 각 패킷은 도달 순서의 가중치와 우선권 레벨로부터 발생되는 계수와 연관된다.

병합 블록(4)의 마킹 수단(marking means)(도 2)의 제 1 실시예에서, 마킹 수단은 패킷(P1 및 P2) 각각에 이미 존재하는 지정 비트 값을 지정하게 하기 위해 제공된다. 즉, 패킷 Pi(i=1,2) 각각은 헤더(30)를 포함하며, 이 헤더는 패킷 PID(31)에 대한 12개의 비트, 그 뒤에 전송_우선권_비트(transport_priority_bit)(비트13), 페이로드_단위_시작_표시자(payload_unit_start_indicator)(비트14), 및전송_에러_표시자(transport_error_indicator)(비트15)를 연속적으로 포함하며, 마킹 수단은,

- 수신된 TS, 예컨대 TS(21)의 어느 하나에 대해 이 전송_우선권_비트(비트13)를 0으로 하게 하며,

- 수신된 TS, 즉 TS(22)의 다른 하나에 대해 이 전송_우선권_비트(비트13)를 1로 하게 하도록 제공한다.

병합 블록(4)의 마킹 수단(도 3)의 제 2 실시예에서, 마킹 수단은 패킷(P1 및 P2) 각각에 TS 식별자를 포함하는 태그(41)를 추가하도록 하기 위해 제공된다. 도시된 예에서, 이 태그(41)는 패킷(Pi)의 헤드 부분(40) 앞에 배열된다. 일 변형예에서, 이 태그는 패킷(Pi)의 끝에 배열된다.

백엔드(13)에 포함된 DMX(3)는,

- 각 패킷이 속하는 입력 TS(21 또는 22)를 결정하기 위하여, 수신된 패킷(P'1 또는 P'2)의 식별자를 필터링하는 것과,

- 이 수신된 패킷의 PID로부터 이 패킷이 관련된 프로그램을 결정하는 것을 통해 병합된 TS(23)를 수신하도록 하며 디멀티플렉스 하도록 의도된 것이다.

이후, 디멀티플렉서(3)는 여러 프로그램에 대해 명확하게 대응하는 출력 스트림(24-28)을 생성할 수 있다. 사실, 비록 동일한 PID가 두 개의 프로그램 각각에 대해 TS(21)와 TS(22)에 사용된다 하더라도, DMX(3)는 원본 TS(21 또는 22)도 식별한다. 더구나, 단지 DMX(3)만으로도 이에 의해 동일한 시간에 두 개의 TS(21 및 22)를 디멀티플렉싱 하는데 충분하다.

도 4a, 도 4b, 및 도 4c에 도시된 3개의 실시예를 참조하여 클록 복구가 이제 상세히 설명된다. 3개의 실시예에서, 기준 시간 정보를 얻기 위한 기준 클록(50)의 사용이 이루어진다. 클록(50)은 직접 디코딩되고 디스플레이 되는 프로그램에 예를 들어 동기화된다. 제 1 실시예(도 4a)에 따라, TS(21 및 22) 각각이 로컬 클록과 연관되며, 디멀티플렉싱 디바이스(1)는 병합된 스트림(23)의 패킷(P'i)이 DMX(3)에 도달할 때 그 로컬 클록을 샘플링하도록 의도된 샘플링 수단(51)을 포함한다.

제 2 실시예(도 4b)에 따라, TS(21 및 22) 각각이 로컬 클록과 연관되며, 디멀티플렉싱 디바이스(1)는 입력 스트림(21 및 22)의 패킷(Pi)이 병합 유닛(2)에 도달할 때, 그 로컬 클록을 샘플링하도록 의도된 샘플링 수단(52)을 포함한다. 이 클록 복구의 실시예는 패킷(Pi) 각각에 TS 식별자를 수송하는 태그를 추가하여 유리하게 결합된다. 이 태그는 이때 이 패킷이 병합 유닛(2)에 도달하는 시간에 대응하는 시간 소인을 또한 수송한다.

제 3 실시예(도 4c)에 따라, 입력 TS(21 및 22)의 패킷(Pi) 일부가 PCR을 수송하며, 디멀티플렉싱 디바이스(1)는 병합 유닛(2)에서 대응하는 패킷에 의해 소비된 시간에 따라 이들 PCR 값을 변경하도록 하기 위한 PCR 변경 수단(53)을 포함한다.

예컨대 셋탑 박스에 포함하도록 의도된, 디멀티플렉싱 디바이스(1)(도 1)는 두 개의 프런트엔드(11 및 12)로부터 각각 나오는 두 개의 입력 TS(21 및 22)를 수신하며 백엔드(13)에서 출력 스트림(24-28)을 생성할 수 있다. 스트림(24-28) 각각은 지정 프로그램에 대응한다. 도시된 예에서, 백엔드(13)는 IC 위에 구성된다.

10(도 5)으로 언급된 디멀티플렉싱 디바이스의 다른 실시예에서, 이 디멀티플렉싱 디바이스는 4개의 프런트엔드(14 내지 17)로부터 각각 나오는 4개의 입력 TS(61 내지 64)를 수신하며 출력 스트림(67 내지 73)을 생성할 수 있다. 전술된 디멀티플렉싱 디바이스(1)(도 1)와는 대조적으로, 이 디멀티플렉싱 디바이스(10)는 두 개의 병합 유닛(81 및 82)과 두 개의 각각 이와 연관된 디멀티플렉서(83 및 84)를 포함한다.

병합 유닛(81)은 앞선 실시예에서와 유사한 방식으로, 프런트엔드(14 및 15)로부터 오는 TS(61 및 62)를 수신하며 병합된 TS(65)를 생성하도록 의도된다. 또한 DMX(83)는 병합된 스트림(65)을 수신하도록 하며 그리고 입력 TS(61 내지 62)에 의해 수송되는 프로그램과 각각 연관된 출력 스트림(67 내지 69)을 생성하기 위하여, 이 병합된 스트림을 전체적으로 디멀티플렉싱 하도록 의도된다. 마찬가지로, 병합 유닛(82)은 프런트엔드(16 및 17)로부터 오는 TS(63 및 64)를 수신하며 병합된 TS(66)를 생성하도록 의도되는 반면, DMX(84)는 이 병합된 TS(66)를 디멀티플렉스하며, 출력 스트림(70 내지 73)을 생성하도록 의도된다. 디멀티플렉싱 디바이스(10)는 이리하여 두 부분{한편으로는, 병합 유닛(81)과 DMX(83), 다른 한편으로는, 병합 유닛(82)과 DMX(84)}으로 나누어지고, 이들 각각은 디멀티플렉싱 디바이스(1)에 대해 전술된 실시예의 어느 하나의 특징을 가지고 있다.

변형예에서, 디멀티플렉싱 디바이스는 두 개를 초과하는 TS, 예컨대 3개 또는 4개의 TS를 병합할 수 있는 병합 유닛을 포함한다. 그러나, 이것은, 이와 연관된 디멀티플렉서가 얻어진 병합된 스트림을 예정 시간(due time)에 디멀티플렉싱할 수 있는 성능(하이 스피드 프로세싱)을 가지는 것을 수반한다.

전술한 바와 같이, 본 발명은 적어도 두 개의 전송 스트림 즉 TS에 대한 디멀티플렉싱 디바이스 및 프로세스 뿐만 아니라 이와 연관된 응용에 이용가능하다.

Claims

패킷(P1, P2)을 각각 포함하는 적어도 두 개의 전송 스트림(21-22, 61-64)에 대한 디멀티플렉싱 디바이스(1, 10)에 있어서,

- 적어도 두 개의 상기 전송 스트림(21-22, 61-64)을 수신하도록 하며, 상기 수신된 전송 스트림(21-22, 61-64)의 패킷(P1, P2)의 병합된 배열을 포함하는 하나의 병합된 스트림(23, 65-66)을 생성하도록 의도된 적어도 하나의 병합 유닛(2, 81-82)으로서, 상기 병합 유닛(2, 81-82)은, 상기 패킷(P1, P2) 각각을 식별자(비트13, 41)로 마킹하며 상기 수신된 전송 스트림(21-22, 61-64) 각각에 대해 정해진 값을 상기 식별자에 할당하기 위한 수단(4)을 포함하는, 적어도 하나의 병합 유닛(2, 81-82)과,

- 상기 병합 유닛(2, 81-82) 각각에 각각 대응하는 적어도 하나의 디멀티플렉서(3, 83-84)로서, 상기 디멀티플렉서(3, 83-84) 각각은 상기 디멀티플렉서(3, 83-84)에 대응하는 상기 병합 유닛(2, 81-82)에 의해 생성된 병합된 스트림(23, 65-66)을 수신하고 디멀티플렉싱 하도록 의도되며, 상기 디멀티플렉서는 상기 식별자(비트13, 41)를 필터링하고 이에 의해 대응하는 패킷(P'1, P'2)이 유도되는 수신된 전송 스트림(21-22, 61-64)을 결정할 수 있는, 적어도 하나의 디멀티플렉서(3, 83-84)를

포함하는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 1 항에 있어서,

- 전송 스트림(21-22)의 수는 2와 같으며,

- 상기 패킷(P1, P2) 각각은 전송_우선권_비트(transport_priority_bit)(비트13)를 포함하는 헤더(30)를 가지며, 상기 마킹 수단(4)은 상기 수신된 전송 스트림 중 하나에 대해서는 상기 전송_우선권_비트(비트13)를 0으로 하게 하고 다른 하나의 수신된 전송 스트림에 대해서는 1로 하게 하기 위한 수단인 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 1 항에 있어서, 상기 마킹 수단(4)은 상기 식별자를 포함하는 태그(41)를 상기 패킷(P1, P2) 각각에 추가하기 위한 수단인 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 3 항에 있어서, 상기 태그(41)는 대응하는 패킷(P1, P2)이 대응하는 병합 유닛(2, 81-82)에 도달하는 시간을 나타내는 시간 소인(time stamp)을 또한 포함하는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 병합 유닛(2, 81-82) 각각은, 상기 수신된 전송 스트림(21-22) 각각을 수신하도록 하며, 상기 전송 스트림의 완전한 패킷(P1, P2)이 도달하자마자 상기 전송 스트림을 발송(release)하도록 각각 의도된, 적어도 두 개의 FIFO(5-6)를 포함하는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 5 항에 있어서, 상기 FIFO(5-6) 각각은 상기 FIFO(5-6)에 따라 전송 스트림(21-22)의 두 개의 패킷에 달하는 사이즈를 가지는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 수신된 전송 스트림(21-22)의 적어도 하나는 로컬 클록과 연관되며, 상기 디멀티플렉싱 디바이스(1, 10)는 상기 수신된 전송 스트림(21-22)으로부터 유도된 대응하는 병합된 스트림(23)의 패킷(P'1, P'2)이 대응하는 디멀티플렉서(3)에 도달할 때 상기 로컬 클록을 샘플링하는 수단(51)을 포함하는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 수신된 전송 스트림(21-22)의 적어도 하나는 로컬 클록과 연관되며, 상기 디멀티플렉싱 디바이스는 상기 전송 스트림(21-22)의 패킷(P1, P2)이 대응하는 병합 유닛(2)에 도달할 때 상기 로컬 클록을 샘플링하는 수단(52)을 포함하는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 수신된 전송스트림(21-22, 61-64)의 패킷(P1, P2)의 적어도 하나는 PCR 값과 연관되며, 상기 디멀티플렉싱 디바이스는 대응하는 병합 유닛(2)에서 상기 전송 스트림 패킷에 의하여 소비된 시간에 따라 상기 PCR 값을 변경하는 수단(53)을 포함하는 것을 특징으로 하는, 디멀티플렉싱 디바이스.
패킷(P1, P2)을 각각 포함하는, 적어도 두 개의 전송 스트림(21-22, 61-64)의 디멀티플렉싱 프로세스에 있어서,

- 적어도 하나의 병합 유닛(2, 81-82)에서 상기 전송 스트림(21-22, 61-64)의 적어도 두 개를 수신하며, 그리고 적어도 상기 패킷(P1, P2) 각각을 식별자(비트13, 41)로 마킹하는 것과 상기 수신된 전송 스트림(21-22, 61-64) 각각에 대해 정해진 값을 상기 식별자에 할당하는 것에 의하여, 상기 병합 유닛(2, 81-82)에 의하여 상기 수신된 전송 스트림(21-22, 61-64)의 패킷(P1, P2)의 병합된 배열을 포함하는 하나의 병합된 스트림(23, 65-66)을 생성하는 단계와;

- 상기 식별자(비트13, 41)를 필터링하며 그리고 이에 의해 대응하는 패킷(P'1, P'2)이 유도되는 전송 스트림(21-22, 61-64)을 결정하며, 대응하는 디멀티플렉서(3, 83-84)에 의하여 상기 병합 유닛(2, 81-82) 각각에 의해 생성된 병합된 스트림(23, 65-66)을 디멀티플렉싱하는 단계를

포함하는 것을 특징으로 하는, 디멀티플렉싱 프로세스.
제 1 항 내지 제 9 항 중 어느 한 항에 기재된 디멀티플렉싱 디바이스(1,10)를 포함하는 디지털 TV 수신기.
패킷(P'i)을 포함하며, 상기 패킷 각각은 적어도 3개의 프로그램 중 하나와 연관되며, 상기 프로그램은 상기 패킷(P'i)의 패킷 식별자(30, 40)에 의하여 식별되는, 디지털 스트림(23, 65-66)에 있어서,

상기 패킷 각각은 적어도 두 개의 원본 전송 스트림(21-22, 61-64) 중 하나와 또한 연관되며, 상기 원본 전송 스트림은 다른 식별자(비트13, 41)에 의하여 식별되는 것을 특징으로 하는, 디지털 스트림.