KR20020074897A - 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 - Google Patents
평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 Download PDFInfo
- Publication number
- KR20020074897A KR20020074897A KR1020010014965A KR20010014965A KR20020074897A KR 20020074897 A KR20020074897 A KR 20020074897A KR 1020010014965 A KR1020010014965 A KR 1020010014965A KR 20010014965 A KR20010014965 A KR 20010014965A KR 20020074897 A KR20020074897 A KR 20020074897A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gate
- substrate
- pixel electrode
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000005401 electroluminescence Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 150000002500 ions Chemical class 0.000 claims description 93
- 239000010409 thin film Substances 0.000 claims description 90
- 239000010408 film Substances 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 3
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 평판 디스플레이 장치에서 디스플레이될 영상을 제어하기 위한 표시 소자(display device)를 반도체 공정에 의하여 제작할 때, 필요한 패턴 마스크를 저감시켜 표시 소자의 제조 공정을 단축시킴과 더불어 표시 소자의 디스플레이 특성이 더욱 향상 되도록 한 평판 디스플레이 장치용 표시 소자 및 이의 제조 방법에 관한 것으로, 본 발명에 의하면, 액정표시장치 또는 유기 전계발광 디바이스에 사용되는 평판 디스플레이용 표시 소자가 전기적 특성을 향상시키는 LDD 구조 또는 오프셋 구조를 갖으면서도 이를 제작하는데 소요되는 패턴 마스크의 개수를 감소시킬 수 있도록 함으로써 제조에 소요되는 공정을 감소시킬 수 있도록 한다.
Description
본 발명은 디스플레이 분야에 관한 것으로, 더욱 상세하게는 평판 디스플레이 장치에서 디스플레이될 영상을 제어하기 위한 표시 소자(display device)를 반도체 공정에 의하여 제작할 때, 게이트 전극을 투명전극과 게이트 메탈의 이중 구조를 채용하여 LDD 영역 또는 오프셋 영역을 구현함으로써 필요한 패턴 마스크를 저감시켜 표시 소자의 제조 공정을 단축시킴과 더불어 표시 소자의 디스플레이 특성이 더욱 향상 되도록 한 평판 디스플레이 장치용 표시 소자 및 이의 제조 방법에관한 것이다.
또한, 본 발명은 패턴 마스크의 저감 및 표시 소자의 특성이 향상된 평판 디스플레이 장치용 표시 소자를 이용하여 제작된 유기 전계발광 디바이스에 관한 것이다.
일반적으로 디스플레이 장치는 사용자가 입력한 데이터를 처리하는 정보처리장치에서 발생한 처리 결과를 사용자가 인식할 수 있도록 사용자 및 정보처리장치 사이에 존재하는 일종의 인터페이스 장치라고 정의할 수 있다.
이와 같은 디스플레이 장치는 가장 먼저 개발되어 지금까지 보편적으로 사용되고 있는 CRT 방식 디스플레이 장치(Cathode Ray Tube type display device)와 액정표시장치(Liquid Crystal Display device, LCD) 및 유기 전계발광 디바이스(Organic electroluminescence display device) 등과 같은 평판 디스플레이 장치(flat panel display device)로 구분할 수 있다.
이와 같은 평판 디스플레이 장치의 경우, CRT 방식 디스플레이 장치에 비하여 적은 부피 및 가벼운 중량, 고휘도 및 고해상도의 장점을 갖는 바, 일반 사무용 정보처리장치는 물론 휴대용 디스플레이 장치 및 소형 정보처리기기의 디스플레이 장치로 그 개발 및 보급이 급속히 증가하고 있다.
이와 같은 평판 디스플레이 장치는, 소정 면적을 갖는 기판(substrate)의 일부를 미소 면적(예를 들면, 해상도가 600 ×400이라 하였을 때 기판의 전면적을 600 ×400 ×3 개수로 균일하게 나눈 단위 면적)으로 구획한 상태에서, 구획된 각각의 디스플레이 영역에 표시 소자인 박막 트랜지스터(Thin Film Transistor, 이하TFT라 칭한다) 및 신호 라인들을 반도체 제조 공정에 의하여 매트릭스 방식으로 형성된 TFT 기판 및 각 박막 트랜지스터에 의하여 출력된 출력 신호에 의하여 제어되어 영상이 디스플레이되도록 하는 화상 디스플레이 수단으로 구성된다.
이때, 액정표시장치의 경우, 개념적으로 TFT 기판의 박막 트랜지스터에서 출력된 출력 신호에 의하여 액정의 틸트 각(tilt angle)이 조절되도록 함으로써 빛의 차단/공급은 물론 빛의 미세 광량 조절이 가능토록 함으로써 빛이 컬러 필터를 자극하여 원하는 영상이 디스플레이되도록 한다.
유기 전계발광 디스플레이 장치의 경우, 박막 트랜지스터에서 출력된 출력 신호에 의하여 자체 발광하는 유기 발광물질이 소정 색을 발현하도록 하되, 발현된 색의 농도가 박막 트랜지스터로부터 출력된 출력 신호에 의하여 결정되도록 함으로써 영상이 디스플레이되도록 한다.
이를 통해서 액정표시장치 및 유기 전계발광 디스플레이 장치의 경우, 영상 제어를 위하여 박막 트랜지스터의 제조는 필수적임을 알 수 있는 바, 최근에는 평판 디스플레이 장치용 박막 트랜지스터의 제조 공정 단순화 및 성능 향상에 많은 개발이 진행되고 있다.
첨부된 도 1에는 이와 같은 평판 디스플레이 장치에 사용되는 박막 트랜지스터의 컨벤셔널한 종래 구조가 도시되어 있다.
먼저, 소정 면적을 갖는 기판(1)의 일측면에는 아몰퍼스 실리콘(amorphous silicon) 또는 폴리 실리콘(poly silicon)이 전면에 걸쳐 소정 두께로 형성된 상태에서 첫 번째 패턴 마스크를 매개로 기 형성된 아몰퍼스 실리콘 층 또는 폴리 실리콘 층은 소정 형상으로 패터닝되어 "반도체층"(semiconductor layer) 또는 "채널 층(channel layer)"이 형성된다. 이하, 이를 반도체층(3)이라 칭하기로 한다.
이후, 반도체층(3)의 상면에는 전기적 저항이 매우 높은 게이트 절연막(5)이 전면적에 걸쳐 소정 두께로 증착되고, 게이트 절연막(5)의 상면에는 전기적 저항이 매우 낮은 도전성 게이트 박막이 증착된 상태에서 두 번째 패턴 마스크를 매개로 게이트 박막 중 반도체층(3)의 상면에 해당하는 부분만이 소정 면적 남아 있도록 패터닝되어 게이트(gate;9)가 형성된다.
이때, 게이트(9) 형성 과정에서 게이트(9)와 연결될 게이트 신호선(미도시)이 함께 형성된다.
이때, 게이트(9)의 중심을 기준으로 도 1에 도시된 반도체층(3)의 오른쪽에는 소오스 영역(3b)이 형성되고 왼쪽에는 드레인 영역(3a)이 형성된다.
이어서, 게이트(9)의 상면에는 전면적에 걸쳐 전기적 저항이 매우 높은 소스/드레인 절연막(7)이 다시 소정 두께로 형성되고, 이후, 세 번째 패턴 마스크를 매개로 게이트 절연막(5), 소오스/드레인 절연막(7)에 의하여 감싸여진 반도체층(3)의 소오스 영역(3b) 및 드레인 영역(3a)의 일부가 외부에 대하여 개방되도록 콘택홀(contact hole)이 형성된다.
이후, 개방된 소오스 영역(3b) 및 드레인 영역(3a)에는 전기적 저항이 낮은 도전성 물질에 의하여 소정 형상을 갖는 소오스/드레인 전극(11)이 형성되는 바, 이때, 소오스/드레인 전극(11)이 형성되는 과정에서 네 번째 패턴 마스크가 사용된다.
이후, 소오스/드레인 전극(11)의 상면에는 다시 절연막(13)이 전면적에 걸쳐 소정 두께로 증착된 상태에서 절연막(13)에 의하여 가려진 드레인 전극이 노출되도록 다섯 번째 패턴 마스크에 의하여 드레인 전극에는 콘택홀(13a)이 다시 형성된다.
이후, 드레인 전극에는 소정 형상을 갖는 도전성 전극(15)이 여섯 번째 패턴 마스크에 의하여 형성된다.
이때, 도전성 전극(15)은 액정표시장치의 경우 공통 전극과 대향하는 화소 전극 이 되고, 유기 전계발광 디바이스의 경우 도전성 전극은 상부에 유기 물질층 및 캐소드 전극이 형성될 애노드 전극 역할을 한다.
이들 중 유기 전계발광 디바이스의 경우, 도전성 전극 형성 후, 전면에 걸쳐 평탄화막이 형성되고, 평탄화막중 도전성 전극 부분만이 외부에 대하여 개구되어야 하기 때문에 액정표시장치와 달리 일곱 번째 패턴 마스크가 사용된다.
앞서 설명한 바와 같이 평판 디스플레이 장치용 박막 트랜지스터를 제작하기 위해서는 통상 6 매 또는 7 매의 패턴 마스크가 사용되어야만 한다.
최근 들어 반도체층(3)의 게이트(9)로부터 누설 전류가 발생하지 않도록 반도체층(3)의 일부에 고농도 도핑, 저농도 도핑 영역을 갖는 LDD(Lightly Doped Drain) 구조 또는 저농도 도핑 영역이 없는 오프-셋(OFFSET) 구조가 개발되어 사용되고 있다.
최근들어 이와 같은 LDD 구조 및 오프-셋 구조를 갖추어 디스플레이 성능을 향상시키기 위해서는 최소한 2 매 이상의 패턴 마스크가 추가적으로 사용됨으로써박막 트랜지스터를 제작하기 위한 제조 공정은 통상 8 매 또는 9 매의 패턴 마스크가 사용되어 공정수가 증가되는 문제점을 갖는다.
또한, 이와 같은 구조를 갖는 평판 디스플레이 장치용 박막 트랜지스터를 유기 전계발광 디바이스에 구현할 경우, 도시되지 않은 유기 발광층에서 발생한 빛은 도전성 전극의 하부에 이미 형성된 복수개의 박막, 예를 들면, 도전성 전극(15)과 소스/드레인 전극(11)을 절연시키는 절연막(13), 소스/드레인 절연막(7), 게이트 절연막(5) 및 기판(1)을 통과하게 된다.
한편, 이와 같은 구조를 갖는 평판 디스플레이 장치용 박막 트랜지스터를 액정표시장치에 구현할 경우, 기판(1)의 하부에 위치한 백라이트 어셈블리(미도시)에서 발생한 빛은 기판(1) - 게이트 절연막(5) - 소스 드레인 절연막(7) - 절연막(13) 및 도전성 전극(15)을 통과하는 과정을 거친 후 액정(미도시)을 통과하면서 디스플레이가 수행된다.
그러나, 이와 같은 구조를 갖는 박막 트랜지스터의 경우, 액정표시장치 또는 유기 전계발광 디스플레이 장치 모두에 있어, 빛이 서로 다른 매질을 통과하게 됨으로써 이 과정에서 빛의 투과 효율이 극도로 저하되어 휘도 저하에 따른 디스플레이 특성 저하가 발생하는 또 다른 문제점을 발생시킨다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로서, 본 발명의 목적은 평판 디스플레이 장치에 사용되는 박막 트랜지스터의 제조 공정을 크게 단축시킴과 함께 박막 트랜지스터의 성능 향상이 이루어질 수 있도록 함에 있다.
본 발명의 다른 목적은 상세하게 후술될 본 발명의 상세한 설명에 의하여 보다 명확해질 것이다.
도 1은 종래 평판 디스플레이 장치용 표시 소자의 단면도.
도 2는 본 발명에 의한 평판 디스플레이 장치용 표시 소자의 등가 회로.
도 3은 기판에 버퍼층 및 반도체층이 형성된 것을 도시한 사시도.
도 4는 도 3의 단면도.
도 5는 기판에 이온 스톱퍼 레이어 및 애노드 전극이 형성된 것을 도시한 사시도.
도 6은 도 5의 단면도.
도 7은 고농도 이온주입에 의하여 고농도 이온 도핑 영역이 형성된 것을 도시한 단면도.
도 8은 게이트 형성을 위한 게이트 박막이 형성된 것을 도시한 단면도.
도 9는 게이트 박막을 패터닝하여 게이트를 형성한 것을 도시한 단면도.
도 10 내지 도 11은 백노광에 의하여 애노드 전극 보호용 포토레지스트가 형성된 것을 도시한 단면도.
도 12는 저농도 이온주입에 의하여 저농도 이온 도핑 영역이 형성된 것을 도시한 단면도.
도 13은 게이트 박막의 패터닝에 의하여 게이트라인, 제 1 전극이 형성된 것을 도시한 단면도.
도 14는 소오스/드레인 절연막 형성 후 콘택홀이 형성된 것을 도시한 단면도.
도 15는 콘택홀에 소오스/드레인 전극을 도시한 사시도.
도 16은 도 15의 단면도.
도 17 또는 도 18은 평탄화막 및 애노드 전극이 노출된 것을 도시한 단면도.
도 19 내지 도 23은 본 발명의 다른 실시예를 나타낸 공정도.
도 24 내지 도 26은 본 발명에 의한 또다른 실시예를 나타낸 공정도.
이와 같은 본 발명의 목적을 구현하기 위한 본 발명에 의한 평판표시장치용 표시 소자는 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극을 포함하며, 기판의 소정 위치에 제 1 면적을 갖도록 형성되며 에지를 따라서 띠 형상으로 제 1 도핑 영역이 형성되고, 제 1 도핑 영역의 내측에 띠 형상으로 제 2 도핑 영역이 형성된 반도체층과, 반도체층을 덮는 제 1 절연막과, 반도체층에 대응하는 제 1 절연막의 상면 중 제 2 도핑 영역의 내부에 해당하는 위치에 형성된 이온 스톱퍼 레이어와, 이온 스톱퍼 레이어와 소정 간격 이격된 제 1 절연막에 형성된 화소 전극과, 이온 스톱퍼 레이어의 상면에 형성된 게이트와, 게이트와 연결된 상기 제 1 신호선과, 반도체층의 제 1 도핑 영역 중 어느 하나에 일측이 연결되고 타측은 제 2 신호선과 연결된 소오스 전극과, 반도체층의 제 1 도핑 영역 중 나머지 하나에 일측이 연결되고 타측은 화소 전극에 연결된 드레인 전극을 포함한다.
또한, 본 발명의 목적을 구현하기 위한 평판표시장치용 박막 트랜지스터의 제조 방법은 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함하며, 기판의 소정 영역에반도체 물질을 도포하여 반도체 박막을 형성 후, 제 1 패턴 마스크를 사용하여 소정 형상으로 패터닝하여 제 1 면적을 갖는 반도체층을 형성하는 단계와, 반도체층의 상면에 제 1 절연막을 형성한 후, 제 1 절연막의 상면에 도전성 투명 박막을 형성한 상태에서 도전성 투명 박막을 제 2 패턴 마스크를 매개로 패터닝하여 반도체층의 상부에 해당하는 제 1 절연막의 상면에 제 1 면적 보다 작은 제 2 면적을 갖도록 형성된 이온 스톱퍼 레이어 및 이온 스톱퍼 레이어와 소정 거리 이격된 곳에 화소 전극을 형성하는 단계와, 이온 스톱퍼 레이어에 의하여 가려지지 않은 부분에 제 1 농도를 갖는 이온을 도핑하여 반도체층의 양쪽에 제 1 도핑 영역을 형성하고, 기판 전면적에 걸쳐 도전성 게이트 박막을 형성한 상태에서 제 3 패턴 마스크를 매개로 화소 전극을 제외한 이온 스톱퍼의 상면에 제 2 면적보다 작은 제 3 면적을 갖도록 게이트, 게이트에 연결되는 제 1 신호선을 형성하는 단계와, 화소 전극은 패터닝되지 않도록 하면서 이온 스톱퍼 레이어 중 게이트에 의하여 가려지지 않는 부분을 제거한 후, 게이트에 의하여 가려지지 않는 부분에 제 2 농도를 갖는 이온을 도핑하여 제 1 도핑 영역의 안쪽에 제 2 도핑 영역을 형성한 상태에서 기판 전면적에 걸쳐 제 2 절연막 형성 후, 제 4 패턴 마스크를 사용하여 제 1 도핑 영역이 노출되도록 콘택홀을 형성하는 단계와, 기판의 상면에 도전성 박막을 형성한 상태에서 제 5 패턴 마스크를 매개로 제 1 도핑 영역에 제 2 신호선과 연결된 소오스 전극 및 화소 전극과 연결된 드레인 전극을 형성하는 단계를 포함한다.
또한, 본 발명의 목적을 구현하기 위한 평판 디스플레이 장치용 표시 소자의 제조 방법은 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함된 평판 디스플레이 장치의 표시 소자를 제조하는 방법에 있어서, 기판의 소정 영역에 반도체 물질을 도포하여 반도체 박막을 형성 후, 제 1 패턴 마스크를 사용하여 소정 형상으로 패터닝하여 제 1 면적을 갖는 반도체층을 형성하는 단계와, 반도체층의 상면에 제 1 절연막을 형성한 후, 제 1 절연막의 상면에 도전성 투명 박막을 형성한 상태에서 도전성 투명 박막을 제 2 패턴 마스크를 매개로 패터닝하여 반도체층의 상부에 해당하는 제 1 절연막의 상면에 제 1 면적 보다 작은 제 2 면적을 갖도록 형성된 이온 스톱퍼 레이어 및 이온 스톱퍼 레이어와 소정 거리 이격된 곳에 상기 화소 전극을 형성하는 단계와, 이온 스톱퍼 레이어에 의하여 가려지지 않은 부분에 제 1 농도를 갖는 이온을 도핑하여 반도체층의 양쪽에 제 1 도핑 영역을 형성하고, 기판 전면적에 걸쳐 도전성 게이트 박막을 형성한 상태에서 제 3 패턴 마스크를 매개로 화소 전극의 상면 전면적에 형성된 화소 전극 보호용 게이트 박막, 이온 스톱퍼의 제 2 면적보다 작은 제 3 면적을 갖는 게이트, 게이트에 연결되는 제 1 신호선을 형성하는 단계와, 이온 스톱퍼 레이어 중 게이트에 의하여 가려지지 않는 부분을 제거한 후, 게이트에 의하여 가려지지 않는 부분에 제 2 농도를 갖는 이온을 도핑하여 제 1 도핑 영역의 안쪽에 제 2 도핑 영역을 형성한 상태에서 기판 전면적에 걸쳐 제 2 절연막 형성 후, 제 4 패턴 마스크를 사용하여 제 1 도핑 영역이 노출되도록 콘택홀을 형성하는 단계와, 기판의 상면에 도전성 박막을 형성한 상태에서 제 5 패턴 마스크를 매개로 제 1 도핑 영역에 제 2 신호선과 연결된 소오스 전극 및 화소 전극과 연결된 드레인 전극을 형성하는 단계와, 기판의 전면적에 걸쳐 평탄화막을 도포한 후, 제 6 패턴 마스크를 매개로 화소 전극의 상면에 해당하는 평탄화막 및 화소 전극을 덮고 있는 화소 전극 보호용 게이트 박막을 패터닝하여 제거하는 단계를 포함한다.
또한, 본 발명에 의한 평판 디스플레이 장치의 표시 소자를 제조하는 방법에 있어서, 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함된 평판 디스플레이 장치의 표시 소자를 제조하는 방법에 있어서, 기판의 소정 영역에 반도체 물질을 도포하여 반도체 박막을 형성 후, 제 1 패턴 마스크를 사용하여 소정 형상으로 패터닝하여 제 1 면적을 갖는 반도체층을 형성하는 단계와, 반도체층의 상면에 제 1 절연막을 형성한 후, 제 1 절연막의 상면에 도전성 투명 박막을 형성한 상태에서 도전성 투명 박막을 제 2 패턴 마스크를 매개로 패터닝하여 반도체층의 상부에 해당하는 제 1 절연막의 상면에 제 1 면적 보다 작은 제 2 면적을 갖도록 형성된 이온 스톱퍼 레이어 및 이온 스톱퍼 레이어와 소정 거리 이격된 곳에 상기 화소 전극을 형성하는 단계와, 이온 스톱퍼 레이어에 의하여 가려지지 않은 부분에 제 1 농도를 갖는 이온을 도핑하여 반도체층의 양쪽에 제 1 도핑 영역을 형성하고, 기판 전면적에 걸쳐 도전성 게이트 박막을 형성한 상태에서 제 3 패턴 마스크를 매개로 화소 전극을 제외한 이온 스톱퍼의 상면에 제 2 면적보다 작은 제 3 면적을 갖도록 게이트, 게이트에 연결되는 제 1 신호선을 형성하는 단계와, 기판의 전면적에 걸쳐 포토레지스트 박막을 도포한 상태에서 제 4 패턴 마스크를 매개로 화소 전극만이 가려지도록 포토레지스트 박막을 패터닝하는 단계와, 이온 스톱퍼 레이어 중 게이트에 의하여 가려지지 않는 부분을 게이트를 마스크로 하여 제거한 후, 게이트에 의하여 가려지지 않는 부분에 제 2 농도를 갖는 이온을 도핑하여 상기 제 1 도핑 영역의 안쪽에 제 2 도핑 영역을 형성한 상태에서 기판 전면적에 걸쳐 제 2 절연막 형성 후, 제 5 패턴 마스크를 사용하여 제 1 도핑 영역이 노출되도록 콘택홀을 형성하는 단계와, 기판의 상면에 도전성 박막을 형성한 상태에서 제 6 패턴 마스크를 매개로 제 1 도핑 영역에 제 2 신호선과 연결된 소오스 전극 및 화소 전극과 연결된 드레인 전극을 형성하는 단계를 포함한다.
이하, 본 발명에 의한 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기 전계발광 디바이스 및 평판 디스플레이용 표시 소자의 제조 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
첨부된 도 2에는 평판 디스플레이 장치에 매트릭스 형태로 형성된 표시 소자(700)의 등가 회로가 도시되어 있다.
구체적으로, 평판 디스플레이 장치에 사용되는 표시 소자(700)는 전체적으로 보아 제 1 박막 트랜지스터(이하, 제 1 TFT라 칭한다;100), 제 2 박막 트랜지스터(이하, 제 2 TFT라 칭한다;200) 및 충전용 커패시턴스(300), 게이트 라인(400), 데이터 라인(500) 및 공통 전원 라인(600)의 조합으로 구성된다.
이하, 평판 디스플레이 장치에 사용되는 본 발명에 의한 표시 소자를 제조하는 방법을 첨부된 도면에 의하여 설명하기로 하는 바, 본 발명에서는 표시 소자를제조하는 각기 다른 세 가지 실시예가 설명된다.
<제 1 실시예>
도 3 내지 도 18에는 소정 해상도를 갖는 평판 디스플레이 장치에 형성된 임의의 표시 소자를 형성하는 <제 1 실시예>의 공정 순서가 도시되어 있는 바, <제 1 실시예>에서는 6 매의 패턴 마스크를 사용하여 반도체층에 누설 전류 방지를 위한 LDD 구조 또는 오프셋 구조까지 형성되는 평판 디스플레이 장치용 표시 소자가 설명된다.
첨부된 도 3 또는 도 4의 도면부호 710은 일실시예로 소정 두께를 갖는 투명한 기판으로, 기판(710)의 일측면에는 소정 두께를 갖는 투명 버퍼층(720)이 형성된다.
이때, 버퍼층(720)은 기판(710)의 특성에 따라서 형성하거나 형성하지 않을 수 있다.
본 발명에서는 바람직한 일실시예로 버퍼층(720)을 형성하기로 하는 바, 버퍼층(720)은 기판(710)에 형성될 표시 소자(700)의 특성에 영향을 주는 이온들이 포함되어 있을 경우, 이들이 확산 등에 의하여 기판(710)으로부터 표시 소자(700)로 침투되는 것을 방지하는 이온 장벽(ion-barrier) 역할을 한다.
그러나, 기판(710)이 무알칼리 재질 등 기판(710)이 표시소자(700)에 어떠한 영향도 미치지 않을 경우 버퍼층(720)이 필수적인 것은 아니다.
이와 같이 이온 장벽 역할을 하는 버퍼층(720)의 상면에는 일실시예로 반도체 제조 설비에 의하여 아몰퍼스 실리콘(amorphous silicon)이 소정 두께로 형성되고, 이 아몰퍼스 실리콘은 레이저 결정화 공정에 의하여 아몰퍼스 실리콘보다 전기적 특성이 뛰어난 폴리 실리콘으로 결정 구조가 변경된다. 이하, 이를 폴리 실리콘 박막이라 정의하기로 한다.
이후, 버퍼층(720)의 상면에 증착된 폴리 실리콘 박막은 다시 제 1 패턴 마스크에 의하여 패터닝되어 소정 면적을 갖으면서도 상호 소정 간격 이격된 2 개의 패턴이 형성된다. 이하, 패터닝된 2 개의 패턴을 각각 제 1 반도체층(110), 제 2 반도체층(210)이라 정의하기로 한다.
이때, 제 1 반도체층(110) 및 제 2 반도체층(210)의 형성 위치는 도 2의 등가회로 중 제 1, 제 2 TFT(100,200)의 위치와 일치하는 바, 제 1, 제 2 반도체층(110,210)의 형상, 크기 및 형성 위치는 설계에 따라서 다소 변형될 수 있으나, 본 발명에서는 바람직한 일실시예로 제 1, 제 2 반도체층(110,210)이 기판(710)상에 상호 대각선 관계를 갖도록 패터닝하여 형성한다.
이후, 도 5 또는 도 6에 도시된 바와 같이 제 1, 제 2 반도체층(110,210)이 형성된 기판(710)의 상면에는 전면적에 걸쳐 전기적 저항이 높은 절연물질로 소정 두께를 갖는 게이트 절연막(730)이 형성된다.
이후, 게이트 절연막(730)의 상면에는 다시 전면적에 걸쳐 투명하면서 도전성 물질인 인듐 틴 옥사이드(Indium Tin Oxide, ITO) 물질이 소정 두께로 형성되어 ITO 박막이 형성된다.
이후, ITO 박막은 제 2 패턴 마스크에 의하여 제 1, 제 2 반도체층(110,210)의 상면에 해당하는 게이트 절연막(730)의 상면에 제 1, 제 2 반도체층(110,210)과닮은꼴이지만 제 1, 제 2 반도체층(110,210)보다 다소 작은 면적을 갖도록 일부가 패터닝된다.
한편, 제 2 반도체층(210)과 소정 거리 이격된 곳에 위치한 ITO 박막 또한 소정 면적을 갖도록 패터닝되어 남겨진다.
이하, 제 1, 제 2 반도체층(110,210)의 상면에 해당하는 게이트 절연막(730)의 상면에 패터닝되어 남겨진 ITO 박막을 이온 스톱퍼 레이어(ion stopper layer;120,220)라 정의하기로 하며, 제 2 반도체층(210)과 소정 거리 이격된 곳에 소정 면적을 갖도록 패터닝되어 남겨진 ITO 박막을 애노드 전극(anode electrode;740)이라 정의하기로 한다.
이와 같이 형성된 이온 스톱퍼 레이어(120,220)는 제 1, 제 2 반도체층(110,210)에 형성될 LDD 구조 또는 오프셋 구조를 별도의 패턴 마스크 없이 형성하기 위한 목적으로 형성되고, 애노드 전극(740)은 빛이 각기 다른 매질을 통과하면서 발생하는 굴절 및 반사에 따른 휘도 저하를 방지하기 위함이다.
이처럼 제 2 패턴 마스크에 따른 공정은 공정 순서로 보았을 때, 종래 게이트 절연막의 상면에 게이트 물질에 의한 게이트 박막을 형성할 때와 대비되는 공정이다.
이어서, 도 7에 도시된 바와 같이 이온 스톱퍼 레이어(120,220) 및 애노드 전극(740)이 형성된 기판(710)은 이온주입설비로 이송되어 고농도 이온 주입(high density ion implantation) 공정에 따른 고농도 이온 도핑(high density ion doping)이 수행된다.
이 고농도 이온 도핑은 제 1, 제 2 반도체층(110,210)에 LDD 구조 또는 오프셋 구조의 일부를 형성하기 위한 사전 공정으로, 이때, 고농도 이온 도핑은 기판(710) 전면적에 걸쳐 균일하게 이루어진다.
이에 따라 제 1, 제 2 반도체층(110,210) 중 이미 형성된 이온 스톱퍼 레이어(120,220)가 형성된 부분에서는 불순물이 이온 스톱퍼 레이어(120,220) 및 게이트 절연막(730)에 의하여 제 1, 제 2 반도체층(110,220)까지 침투하지 못하게 되지만, 이온 스톱퍼 레이어(120,220)에 의하여 가려지지 않는 부분으로는 불순물이 게이트 절연막(730)을 통과한 후 제 1, 제 2 반도체층(110,210)의 일부에 도달하게 되어 고농도 이온 도핑이 수행된다.
이하, 제 1, 제 2 반도체층(110,210) 중 불순물에 의한 고농도 이온 도핑이 수행된 곳은 사각형 띠 형상을 이루게 되는 바, 이를 고농도 이온 도핑 영역(high density ion doping area;112,212)이라 칭하기로 한다.
이후, LDD 구조를 완성하기 위해서는 제 1, 제 2 반도체층(110,210) 중 불순물에 의한 고농도 이온 도핑 영역(112,212)의 내측에 다시 띠 형상으로 저농도 이온 도핑 영역(임시적으로 점선 원으로 도시)을 형성해야 한다.
이를 구현하기 위해서는 이온 스톱퍼 레이어(120,220) 중 현재 저농도 이온 도핑 영역을 덮고 있는 부분을 별도의 패턴 마스크를 사용하여 식각한 후 저농도 이온 도핑을 수행하는 방법이 있을 수 있지만, 이와 같은 방법은 패턴 마스크의 증가를 발생시키는 바, 본 발명에서는 이와 같은 방법을 사용하지 않으면서도 저농도 이온 도핑 영역에 저농도 도핑을 수행하는 방법을 사용하기로 한다.
이를 구현하기 위해서는 먼저, 도 8에 도시된 바와 같이 기판(710)의 전면적에 걸쳐 전기적 저항이 낮은 도전성 게이트 물질로 소정 두께를 갖는 게이트 박막(750)을 형성한다.
이어서, 도 9에 도시된 바와 같이 게이트 박막(750)의 상면에 스핀 코터 등으로 포토레지스트 물질이 스핀 코팅되어 형성된 포토레지스트 박막을 제 3 패턴 마스크를 매개로 노광을 수행함으로써 포토레지스트 박막이 노광되도록 하고 노광된 포토레지스트 박막은 다시 베이크, 현상 공정이 진행됨으로써 포토레지스트 박막 패터닝이 수행된다.
구체적으로, 패터닝된 포토레지스트 박막(760)은 도 9에 도시된 바와 같이 이온 스톱퍼 레이어(120,220)의 상면에 해당하는 게이트 박막(750)의 상면 및 도 2의 등가회로 중 충전용 커패시턴스의 제 1 전극(310)이 형성될 부분 및 게이트 라인(755) 선택적으로 남겨진다.
보다 구체적으로, 이온 스톱퍼 레이어(120,220)의 상면에 대응하는 게이트 박막(750)에 남겨진 포토레지스트 박막(760)은 이온 스톱퍼 레이어(120)의 면적보다 다소 작은 면적이 남겨진다.
이후, 기판(710)은 건식 또는 습식 식각 장치로 이송되어 식각이 수행되어 포토레지스트 박막에 의하여 보호받지 못하는 게이트 박막(750)은 모두 식각되고, 이로 인하여 이온 스톱퍼 레이어(120,220)의 상면에는 게이트(130,230)가 형성된다.
이어서, 기판(710)에 남겨진 포토레지스트 박막은 애싱(ashing) 공정 등에의하여 모두 제거된다.
이때, 게이트(130,230)의 하부에 형성된 이온 스톱퍼 레이어(120,220) 중에는 게이트(130,230)로부터 돌출된 부분이 존재하게 되는 바, 이 부분은 게이트(130,230)를 마스크로 하여 식각이 수행됨으로서 제거되고, 이후 저농도 이온 도핑이 가능해진다.
그러나, 이온 스톱퍼 레이어(120,220)가 식각될 경우, 인듐 틴 옥사이드를 식각하는 물질에 대한 보호 박막이 없는 애노드 전극(740)이 이온 스톱퍼 레이어(120,220)의 일부와 함께 식각되는 문제점이 발생하게 된다.
본 발명에서는 이와 같이 이온 스톱퍼 레이어(120,220)가 식각될 때, 애노드 전극(740)은 식각되지 않으면서 게이트(130,230)로부터 보호받지 못하는 부분만이 선택적으로 식각 되도록 하는 방법이 도 10 또는 도 11을 통하여 도시되어 있다.
이를 구현하기 위해서 본 발명에서는 도 10에 도시된 바와 같이 게이트(130,230)의 상면 전면적에 걸쳐 다시 새로운 포토레지스트 박막(765)을 도포한 상태에서 후면 노광(back exposure)을 수행한다.
이때, 포토레지스트 박막(765)은 빛에 노광되면 남아 있게 되는 네거티브 포토레지스트(negative photoresist)를 사용한다.
이와 같은 네거티브 포토레지스트 박막(765)을 사용하여 후면 노광을 수행할 경우, 도 11에 도시된 바와 같이 빛의 일부는 기판(710) 및 투명한 애노드 전극(740)을 통과하여 애노드 전극(740)의 상부에 위치한 네거티브 포토레지스트 박막(765)에 도달하게 됨으로써 애노드 전극(740)의 상부에는 네거티브 포토레지스트 박막이 남게 되고, 제 1, 제 2 반도체층(110,210)의 상부에 위치한 네거티브 포토레지스트 박막(765)은 노광이 되지 않거나 노광량이 부족함으로 현상 과정에서 모두 제거된다.
이와 같이 노광 - 현상이 종료된 후 기판(710)은 인듐 틴 옥사이드만을 선택적으로 식각하는 에천트의 작용 및 게이트(130,230)를 마스크로 하여 게이트(130,230)로부터 노출된 이온 스톱퍼 레이어(120,220)는 식각된다.
이후, 도 12에 도시된 바와 같이 기판(710)은 이온주입설비로 이송된 후 이온주입설비에 의하여 저농도 이온 도핑이 수행된다.
이때, 저농도 도핑되는 이온은 제 1, 제 2 반도체층(110,210) 중 게이트(130,230) 및 식각된 이온 스톱퍼 레이어(120,220)에 의하여 가려지지 않은 부분으로 침투됨으로써 제 1, 제 2 반도체층(110,210)에는 LDD 구조가 형성된다. 이때, 제 1, 제 2 반도체층(110,210)중 저농도 이온 도핑된 영역을 저농도 도핑 영역(114,214)이라 정하기로 한다.
이후, 네거티브 포토레지스트 박막(765)을 애싱 공정 등을 통하여 제거함으로서 기판(710)은 도 13의 형태를 갖게 된다.
이후, 기판(710)에는 도 14에 도시된 바와 같이 전면적에 걸쳐 소오스/드레인 절연막(770)이 형성되고, 제 4 패턴 마스크를 매개로 소오스/드레인 절연막(770)에는 콘택홀(772,774,776,778,779)이 형성된다.
보다 구체적으로, 콘택홀(772,774,776,778,779)의 위치는 제 1, 제 2 반도체층(110,210) 중 고농도 도핑 영역(112,212)이 외부로 노출되는 위치이어야 하며,소오스/드레인 절연막(770)에 의하여 가려진 애노드 전극(740)이 외부로 노출되는 위치이어야 한다.
이때, 충전용 커패시턴스(300)의 제 1 전극(310) 상면에 위치하는 소오스/드레인 절연막(770)은 충전용 커패시턴스(300)의 유전체 역할을 한다.
이후, 도 15 내지 도 16에 도시된 바와 같이 콘택홀(772,774,776,778,779)이 형성된 소오스/드레인 절연막(770)의 상면에는 도전성 소오스/드레인 박막(780)이 소정 두께로 형성되고, 소오스/드레인 박막(780)에는 제 5 패턴 마스크를 매개로 제 1 TFT(100)의 소오스 전극(140), 드레인 전극(150), 제 2 TFT(200)의 소오스 전극(240), 드레인 전극(250), 데이터 라인(785), 공통 전극(783), 충전용 커패시턴스(300)의 제 2 전극(320)이 도 16에 도시된 바와 같이 모두 형성된다.
보다 구체적으로, 데이터 라인(785)의 일부는 제 1 TFT(100)의 소오스 전극(140)에 연결되고, 제 1 TFT(100)의 드레인 전극(150)은 충전용 커패시턴스(300)의 제 1 전극(310)과 전기적으로 연결되고, 제 2 TFT(200)의 소오스 전극(240)은 공통 전극(783)과 연결되며, 제 2 TFT(200)의 드레인 전극(250)은 애노드 전극(740)에 연결된다. 이때 공통 전극(783)에는 충전용 커패시턴스(300)의 제 2 전극(320)이 연통 되도록 한다.
이후, 도 17에 도시된 바와 같이 기판(710)의 전면적에 걸쳐 평탄화 박막(790)이 형성되고, 제 6 패턴 마스크를 매개로 애노드 전극(740)이 외부로 노출되도록 도 18에 도시된 바와 같이 평탄화 박막(790) 및 소오스/드레인 절연막(770)은 패터닝되어 평판 디스플레이 장치용 표시 소자의 제작이 종료된다.
이후, 이와 같이 제작된 평판 디스플레이 장치용 표시 소자 중 노출된 애노드 전극(740)의 상면에는 소정 파장의 빛이 발생하는 유기 전계발광 물질(미도시)이 형성되고, 유기 전계발광 물질의 상면에는 도전성 캐소드 전극(미도시)이 형성됨으로써 유기 전계발광 디바이스가 제작된다.
<실시예 2>
한편, 후술될 <실시예 2>에서는 애노드 전극을 보호하면서도 네거티브 포토레지스트 형성 공정 및 후면 노광 공정 없이도 6 매의 패턴 마스크를 사용하여 표시 소자를 형성하는 공정이 개시된다.
첨부된 도 19는 도 3 내지 도 8이 진행된 후 연속되는 공정으로, 도 8을 참조하면, 기판(710)의 상면 전면적에 도포된 게이트 박막(750)은 이온 스톱퍼 레이어(120,220)의 상면에 이온 스톱퍼 레이어(120,220)보다 작은 면적을 갖음과 동시에, 충전용 커패시턴스(300)의 제 1 전극(310), 애노드 전극(740)의 상면에 게이트 박막(750)이 남겨지도록 포토레지스트 박막이 도포된 후 제 3 패턴 마스크에 의하여 포토레지스트 박막 패터닝이 수행된다.
이후, 도 20에 도시된 바와 같이 남겨진 포토레지스트 박막 또는 남겨진 게이트 박막을 마스크로 하여 인듐 틴 옥사이드만을 선택적으로 식각하는 물질에 의하여 게이트(130,230)로부터 돌출된 이온 스톱퍼 레이어(120,220)를 선택적으로 식각한 상태에서 기판(710)에는 저농도 이온 도핑이 수행된다.
이후, 도 14 또는 도 15와 마찬가지의 방법으로 도 21에 도시된 바와 같이 소오스/드레인 전극(140,150,240,250)까지 모두 형성한다.
이후, 도 22에 도시된 바와 같이 애노드 전극(740)의 상면에 게이트 박막이 남아 있는 상태에서 기판(710)의 전면적에 걸쳐 평탄화막(790)을 후박하게 형성하고, 이후, 도 23에 도시된 바와 같이 제 6 패턴 마스크를 사용하여 애노드 전극(740)이 노출되도록 애노드 전극(740)을 덮고 있던 게이트 박막 및 해당 부분의 평탄화막(790) 또한 패터닝된다.
미설명 도면부호 755는 애노드 전극(740)의 상면을 덮고 있는 애노드 전극 보호용 게이트 박막이다.
이와 같은 <실시예 2>에 의해서는 <실시예 1>보다 간단한 공정에 의하여 평판 디스플레이 장치용 표시 소자를 제작할 수 있음은 물론 손상 받기 쉬운 애노드 전극을 애노드 전극 보호용 게이트 박막(755)로 덮어 보호하다 마지막 제 6 패턴 마스크를 이용하여 애노드 전극(740)을 덮고 있던 애노드 전극 보호용 게이트 박막(755)을 제거함으로써 민감한 애노드 전극(740)의 손상을 최소화할 수 있다.
<실시예 3>
<실시예 3>은 <실시예 1>, <실시예 2>와 달리 7 매의 패턴 마스크를 사용하여 LDD 구조까지 갖는 평판 디스플레이용 표시 소자를 제작하는 실시예가 설명되는 바, 첨부된 도 24는 도 8 이후 공정으로 이온 스톱퍼 레이어(120,210)의 상면에 게이트(130,230), 충전용 커패시턴스의 제 1 전극(130), 애노드 전극(740)이 형성된 것이 도시되어 있다.
이후, 도 25에 도시된 바와 같이 한 매의 패턴 마스크를 더 사용하여 애노드 전극(740)의 상면에만 포토레지스트 박막(820)을 형성한 상태에서 게이트(130,230)를 마스크로 하여 이온 스톱퍼 레이어(120,220)를 도 26과 같이 패터닝한 상태에서 저농도 이온 주입에 의한 불순물을 도핑하여 저농도 도핑 영역(114,214)을 형성한다.
이후, 애노드 전극(740)의 상면에 형성되어 있던 포토레지스트 박막(820을 제거한 후, 도 14를 포함한 나머지 공정을 수행하여 평판 디스플레이 장치용 표시 소자를 제작한다.
이상에서 상세하게 설명한 바에 의하면, 액정표시장치 또는 유기 전계발광 디바이스에 사용되는 평판 디스플레이용 표시 소자가 전기적 특성을 향상시키는 LDD 구조 또는 오프셋 구조를 갖으면서도 이를 제작하는데 소요되는 패턴 마스크의 개수를 감소시킬 수 있도록 함으로써 제조에 소요되는 공정을 감소시킬 수 있도록 하는 효과를 갖는다.
Claims (9)
- 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 상기 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함된 평판 디스플레이 장치의 표시 소자를 제조하는 방법에 있어서,기판의 소정 영역에 반도체 물질을 도포하여 반도체 박막을 형성 후, 제 1 패턴 마스크를 사용하여 소정 형상으로 패터닝하여 제 1 면적을 갖는 반도체층을 형성하는 단계와;상기 반도체층의 상면에 제 1 절연막을 형성한 후, 상기 제 1 절연막의 상면에 도전성 투명 박막을 형성한 상태에서 상기 도전성 투명 박막을 제 2 패턴 마스크를 매개로 패터닝하여 상기 반도체층의 상부에 해당하는 상기 제 1 절연막의 상면에 상기 제 1 면적 보다 작은 제 2 면적을 갖도록 형성된 이온 스톱퍼 레이어 및 상기 이온 스톱퍼 레이어와 소정 거리 이격된 곳에 상기 화소 전극을 형성하는 단계와;상기 이온 스톱퍼 레이어에 의하여 가려지지 않은 부분에 제 1 농도를 갖는 이온을 도핑하여 상기 반도체층의 양쪽에 제 1 도핑 영역을 형성하고, 상기 기판 전면적에 걸쳐 도전성 게이트 박막을 형성한 상태에서 제 3 패턴 마스크를 매개로 상기 화소 전극을 제외한 상기 이온 스톱퍼의 상면에 상기 제 2 면적보다 작은 제 3 면적을 갖도록 게이트, 상기 게이트에 연결되는 제 1 신호선을 형성하는 단계와;상기 화소 전극은 패터닝되지 않도록 하면서 상기 이온 스톱퍼 레이어 중 상기 게이트에 의하여 가려지지 않는 부분을 제거한 후, 상기 게이트에 의하여 가려지지 않는 부분에 제 2 농도를 갖는 이온을 도핑하여 상기 제 1 도핑 영역의 안쪽에 제 2 도핑 영역을 형성한 상태에서 상기 기판 전면적에 걸쳐 제 2 절연막 형성 후, 제 4 패턴 마스크를 사용하여 상기 제 1 도핑 영역이 노출되도록 콘택홀을 형성하는 단계와;상기 기판의 상면에 도전성 박막을 형성한 상태에서 제 5 패턴 마스크를 매개로 상기 제 1 도핑 영역에 제 2 신호선과 연결된 소오스 전극 및 상기 화소 전극과 연결된 드레인 전극을 형성하는 단계를 포함하는 평판 디스플레이용 표시 소자의 제조 방법.
- 제 1 항에 있어서, 상기 소오스 전극 및 드레인 전극을 형성한 후에는 상기 기판에 평탄화막을 형성하고, 제 6 패턴 마스크를 사용하여 상기 평탄화막 중 상기 화소 전극이 노출되도록 패터닝을 하는 단계를 더 포함하는 평판 디스플레이용 표시 소자의 제조 방법.
- 제 1 항에 있어서, 상기 화소 전극은 패터닝되지 않도록 하면서 상기 이온 스톱퍼 레이어 중 상기 게이트에 의하여 가려지지 않는 부분을 제거하는 단계는상기 화소 전극의 상면을 포함한 기판 전면적에 걸쳐 네거티브 포토레지스트를 도포하는 단계와;상기 기판의 후면으로부터 상기 기판의 상면으로 후면 노광을 수행하여 상기 화소 전극의 상면에만 상기 네거티브 포토레지스트가 남아 있도록 패터닝하는 단계와;상기 게이트를 마스크로 상기 게이트에 의하여 가려지지 않는 상기 이온 스톱퍼 레이어를 식각하는 단계를 포함하는 평판 디스플레이용 표시 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 도핑 영역의 도핑 농도는 상기 제 2 도핑 영역의 도핑 농도보다 높은 평판 디스플레이용 표시 소자의 제조 방법.
- 제 1 항에 있어서, 상기 반도체층과 상기 기판의 사이에는 상기 기판으로부터 불순물이 상기 반도체층으로 확산되지 않도록 버퍼층이 더 형성되는 평판 디스플레이용 표시 소자의 제조 방법.
- 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 상기 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함된 평판 디스플레이 장치의 표시 소자를 제조하는 방법에 있어서,기판의 소정 영역에 반도체 물질을 도포하여 반도체 박막을 형성 후, 제 1 패턴 마스크를 사용하여 소정 형상으로 패터닝하여 제 1 면적을 갖는 반도체층을형성하는 단계와;상기 반도체층의 상면에 제 1 절연막을 형성한 후, 상기 제 1 절연막의 상면에 도전성 투명 박막을 형성한 상태에서 상기 도전성 투명 박막을 제 2 패턴 마스크를 매개로 패터닝하여 상기 반도체층의 상부에 해당하는 상기 제 1 절연막의 상면에 상기 제 1 면적 보다 작은 제 2 면적을 갖도록 형성된 이온 스톱퍼 레이어 및 상기 이온 스톱퍼 레이어와 소정 거리 이격된 곳에 상기 화소 전극을 형성하는 단계와;상기 이온 스톱퍼 레이어에 의하여 가려지지 않은 부분에 제 1 농도를 갖는 이온을 도핑하여 상기 반도체층의 양쪽에 제 1 도핑 영역을 형성하고, 상기 기판 전면적에 걸쳐 도전성 게이트 박막을 형성한 상태에서 제 3 패턴 마스크를 매개로 상기 화소 전극의 상면 전면적에 형성된 화소 전극 보호용 게이트 박막, 상기 이온 스톱퍼의 상기 제 2 면적보다 작은 제 3 면적을 갖는 게이트, 상기 게이트에 연결되는 제 1 신호선을 형성하는 단계와;상기 이온 스톱퍼 레이어 중 상기 게이트에 의하여 가려지지 않는 부분을 제거한 후, 상기 게이트에 의하여 가려지지 않는 부분에 제 2 농도를 갖는 이온을 도핑하여 상기 제 1 도핑 영역의 안쪽에 제 2 도핑 영역을 형성한 상태에서 상기 기판 전면적에 걸쳐 제 2 절연막 형성 후, 제 4 패턴 마스크를 사용하여 상기 제 1 도핑 영역이 노출되도록 콘택홀을 형성하는 단계와;상기 기판의 상면에 도전성 박막을 형성한 상태에서 제 5 패턴 마스크를 매개로 상기 제 1 도핑 영역에 제 2 신호선과 연결된 소오스 전극 및 상기 화소 전극과 연결된 드레인 전극을 형성하는 단계와;상기 기판의 전면적에 걸쳐 평탄화막을 도포한 후, 제 6 패턴 마스크를 매개로 상기 화소 전극의 상면에 해당하는 상기 평탄화막 및 상기 화소 전극을 덮고 있는 화소 전극 보호용 게이트 박막을 패터닝하여 제거하는 단계를 포함하는 평판 디스플레이용 표시 소자의 제조 방법.
- 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 상기 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함된 평판 디스플레이 장치의 표시 소자를 제조하는 방법에 있어서,기판의 소정 영역에 반도체 물질을 도포하여 반도체 박막을 형성 후, 제 1 패턴 마스크를 사용하여 소정 형상으로 패터닝하여 제 1 면적을 갖는 반도체층을 형성하는 단계와;상기 반도체층의 상면에 제 1 절연막을 형성한 후, 상기 제 1 절연막의 상면에 도전성 투명 박막을 형성한 상태에서 상기 도전성 투명 박막을 제 2 패턴 마스크를 매개로 패터닝하여 상기 반도체층의 상부에 해당하는 상기 제 1 절연막의 상면에 상기 제 1 면적 보다 작은 제 2 면적을 갖도록 형성된 이온 스톱퍼 레이어 및 상기 이온 스톱퍼 레이어와 소정 거리 이격된 곳에 상기 화소 전극을 형성하는 단계와;상기 이온 스톱퍼 레이어에 의하여 가려지지 않은 부분에 제 1 농도를 갖는이온을 도핑하여 상기 반도체층의 양쪽에 제 1 도핑 영역을 형성하고, 상기 기판 전면적에 걸쳐 도전성 게이트 박막을 형성한 상태에서 제 3 패턴 마스크를 매개로 상기 화소 전극을 제외한 상기 이온 스톱퍼의 상면에 상기 제 2 면적보다 작은 제 3 면적을 갖도록 게이트, 상기 게이트에 연결되는 제 1 신호선을 형성하는 단계와;상기 기판의 전면적에 걸쳐 포토레지스트 박막을 도포한 상태에서 제 4 패턴 마스크를 매개로 상기 화소 전극만이 가려지도록 상기 포토레지스트 박막을 패터닝하는 단계와;상기 이온 스톱퍼 레이어 중 상기 게이트에 의하여 가려지지 않는 부분을 상기 게이트를 마스크로 하여 제거한 후, 상기 게이트에 의하여 가려지지 않는 부분에 제 2 농도를 갖는 이온을 도핑하여 상기 제 1 도핑 영역의 안쪽에 제 2 도핑 영역을 형성한 상태에서 상기 기판 전면적에 걸쳐 제 2 절연막 형성 후, 제 5 패턴 마스크를 사용하여 상기 제 1 도핑 영역이 노출되도록 콘택홀을 형성하는 단계와;상기 기판의 상면에 도전성 박막을 형성한 상태에서 제 6 패턴 마스크를 매개로 상기 제 1 도핑 영역에 제 2 신호선과 연결된 소오스 전극 및 상기 화소 전극과 연결된 드레인 전극을 형성하는 단계를 포함하는 평판 디스플레이용 표시 소자의 제조 방법.
- 매트릭스 형태로 배열되는 제 1, 제 2 신호선들과, 상기 제 1, 제 2 신호선들의 교차영역에 형성되는 화소영역 및 화소영역에 지정된 출력신호가 인가되도록 적어도 1개 이상의 박막트랜지스터 및 화소전극이 포함된 평판 디스플레이 장치의표시 소자에 있어서,기판의 소정 위치에 제 1 면적을 갖도록 형성되며 에지를 따라서 띠 형상으로 제 1 도핑 영역이 형성되고, 상기 제 1 도핑 영역의 내측에 띠 형상으로 제 2 도핑 영역이 형성된 반도체층과;상기 반도체층을 덮는 제 1 절연막과;상기 반도체층에 대응하는 상기 제 1 절연막의 상면 중 상기 제 2 도핑 영역의 내부에 해당하는 위치에 형성된 이온 스톱퍼 레이어와;상기 이온 스톱퍼 레이어와 소정 간격 이격된 상기 제 1 절연막에 형성된 화소 전극과;상기 이온 스톱퍼 레이어의 상면에 형성된 게이트와;상기 게이트와 연결된 상기 제 1 신호선과;상기 반도체층의 상기 제 1 도핑 영역 중 어느 하나에 일측이 연결되고 타측은 상기 제 2 신호선과 연결된 소오스 전극과;상기 반도체층의 상기 제 1 도핑 영역 중 나머지 하나에 일측이 연결되고 타측은 상기 화소 전극에 연결된 드레인 전극을 포함하는 평판 디스플레이 장치용 표시 소자.
- 제 8 항에 있어서, 상기 이온 스톱퍼 레이어와 상기 화소 전극은 동일 물질로 이루어진 평판 디스플레이 장치용 표시 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010014965A KR100582724B1 (ko) | 2001-03-22 | 2001-03-22 | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010014965A KR100582724B1 (ko) | 2001-03-22 | 2001-03-22 | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020074897A true KR20020074897A (ko) | 2002-10-04 |
| KR100582724B1 KR100582724B1 (ko) | 2006-05-23 |
Family
ID=27698337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010014965A KR100582724B1 (ko) | 2001-03-22 | 2001-03-22 | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100582724B1 (ko) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100614073B1 (ko) * | 2003-05-15 | 2006-08-22 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 방법, 전기 광학 장치, 집적 회로 및전자 기기 |
| US7256060B2 (en) | 2004-11-12 | 2007-08-14 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| KR100757615B1 (ko) * | 2003-07-17 | 2007-09-10 | 마츠시타 덴끼 산교 가부시키가이샤 | 전계 효과형 트랜지스터 및 그 제조 방법 |
| US7348197B2 (en) | 2004-09-09 | 2008-03-25 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7414691B2 (en) | 2004-08-12 | 2008-08-19 | Lg Display Co., Ltd. | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom |
| US7474362B2 (en) | 2004-12-22 | 2009-01-06 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7492432B2 (en) | 2004-12-31 | 2009-02-17 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7592620B2 (en) | 2003-09-18 | 2009-09-22 | Samsung Mobile Display Co., Ltd. | Active matrix organic light-emitting display device |
| US7595859B2 (en) | 2004-12-31 | 2009-09-29 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7612836B2 (en) | 2004-09-09 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7632722B2 (en) | 2004-12-24 | 2009-12-15 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7638801B2 (en) | 2004-08-13 | 2009-12-29 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7656087B2 (en) | 2003-11-27 | 2010-02-02 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| US7701524B2 (en) | 2004-08-26 | 2010-04-20 | Lg Display Co., Ltd. | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof |
| US7830476B2 (en) | 2004-12-31 | 2010-11-09 | Lg Display Co., Ltd. | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof |
| US8018545B2 (en) | 2004-08-26 | 2011-09-13 | Lg Display Co., Ltd. | Method of fabricating a liquid crystal display device |
| US8481998B2 (en) | 2010-06-09 | 2013-07-09 | Samsung Display Co., Ltd. | Display device and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| EP1041641B1 (en) * | 1999-03-26 | 2015-11-04 | Semiconductor Energy Laboratory Co., Ltd. | A method for manufacturing an electrooptical device |
-
2001
- 2001-03-22 KR KR1020010014965A patent/KR100582724B1/ko active IP Right Grant
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100614073B1 (ko) * | 2003-05-15 | 2006-08-22 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 방법, 전기 광학 장치, 집적 회로 및전자 기기 |
| KR100757615B1 (ko) * | 2003-07-17 | 2007-09-10 | 마츠시타 덴끼 산교 가부시키가이샤 | 전계 효과형 트랜지스터 및 그 제조 방법 |
| US7592620B2 (en) | 2003-09-18 | 2009-09-22 | Samsung Mobile Display Co., Ltd. | Active matrix organic light-emitting display device |
| US7936125B2 (en) | 2003-11-27 | 2011-05-03 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| US7656087B2 (en) | 2003-11-27 | 2010-02-02 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| US7414691B2 (en) | 2004-08-12 | 2008-08-19 | Lg Display Co., Ltd. | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom |
| US7927930B2 (en) | 2004-08-13 | 2011-04-19 | Lg Display Co., Ltd. | Method for fabricating a liquid crystal display device |
| US7638801B2 (en) | 2004-08-13 | 2009-12-29 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7701524B2 (en) | 2004-08-26 | 2010-04-20 | Lg Display Co., Ltd. | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof |
| US8018545B2 (en) | 2004-08-26 | 2011-09-13 | Lg Display Co., Ltd. | Method of fabricating a liquid crystal display device |
| US8049830B2 (en) | 2004-09-09 | 2011-11-01 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7612836B2 (en) | 2004-09-09 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7348197B2 (en) | 2004-09-09 | 2008-03-25 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and fabrication method thereof |
| US7619286B2 (en) | 2004-11-12 | 2009-11-17 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7256060B2 (en) | 2004-11-12 | 2007-08-14 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7474362B2 (en) | 2004-12-22 | 2009-01-06 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7632722B2 (en) | 2004-12-24 | 2009-12-15 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7999267B2 (en) | 2004-12-24 | 2011-08-16 | Lg Display Co., Ltd. | Liquid crystal display device |
| US7830476B2 (en) | 2004-12-31 | 2010-11-09 | Lg Display Co., Ltd. | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof |
| US7595859B2 (en) | 2004-12-31 | 2009-09-29 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7492432B2 (en) | 2004-12-31 | 2009-02-17 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US8481998B2 (en) | 2010-06-09 | 2013-07-09 | Samsung Display Co., Ltd. | Display device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100582724B1 (ko) | 2006-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437475B1 (ko) | 평판 디스플레이 장치용 표시 소자 제조 방법 | |
| US11322564B2 (en) | Display device | |
| KR100582724B1 (ko) | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 | |
| JP4676390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100699987B1 (ko) | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 | |
| CN109378326B (zh) | 显示面板及其制作方法 | |
| US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
| KR102465559B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR102067968B1 (ko) | 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법 | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| US11244990B2 (en) | Display control circuit and driving method thereof, display panel and manufacturing and controlling methods thereof | |
| US7482208B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20210225972A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| KR101484966B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| KR100600845B1 (ko) | 평판 표시장치 제조 방법 | |
| CN111415963B (zh) | 显示面板及其制备方法 | |
| US8228266B2 (en) | Active-matrix organic electroluminescent device and method for fabricating the same | |
| CN109100893B (zh) | 显示面板及其制备方法、阵列基板 | |
| KR20080057877A (ko) | 어레이 기판 및 그 제조방법 | |
| KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| KR20150066134A (ko) | 어레이 기판 및 그 제조방법 | |
| KR20040022289A (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR20030062592A (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |