KR20020074681A - 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치 - Google Patents

기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치 Download PDF

Info

Publication number
KR20020074681A
KR20020074681A KR1020010014619A KR20010014619A KR20020074681A KR 20020074681 A KR20020074681 A KR 20020074681A KR 1020010014619 A KR1020010014619 A KR 1020010014619A KR 20010014619 A KR20010014619 A KR 20010014619A KR 20020074681 A KR20020074681 A KR 20020074681A
Authority
KR
South Korea
Prior art keywords
conductive
pad
bonding
substrate
mounting surface
Prior art date
Application number
KR1020010014619A
Other languages
English (en)
Other versions
KR100375248B1 (ko
Inventor
아이-밍 첸
Original Assignee
아이-밍 첸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이-밍 첸 filed Critical 아이-밍 첸
Priority to KR10-2001-0014619A priority Critical patent/KR100375248B1/ko
Publication of KR20020074681A publication Critical patent/KR20020074681A/ko
Application granted granted Critical
Publication of KR100375248B1 publication Critical patent/KR100375248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치를 제조하기 위한 방법은, 본딩 패드가 있는 패드 실장면을 갖는 반도체 칩을 제공하는 단계, 상기 패드 실장면에 인쇄 회로 시트를 부착하는 단계, 각기 상기 본딩 패드와 상기 인쇄 회로 시트의 도전성 트레이스를 상호 연결하는 도전성 본딩 와이어들을 형성하는 단계, 인쇄면과 상기 패드 실장면 상에 포토레지스트 층을 형성하는 단계, 상기 포토레지스트 층 내에, 각기 본딩 패드로부터 벗어나 있는 도전성 트레이스의 일부를 노출시키도록 액세스 홀들을 형성하는 단계, 및 상기 액세스 홀에, 각기 각각의 상기 본딩 패드에 전기적으로 접속되도록 다수의 도전성 바디를 형성하는 단계를 포함하고 있다.

Description

기판에 반도체 칩을 실장하기 위한 방법, 및 기판에 실장하기에 적합한 반도체 장치{METHOD FOR MOUNTING A SEMICONDUCTOR CHIP ON A SUBSTRATE, AND SEMICONDUCTOR DEVICE ADAPTED FOR MOUNTING ON A SUBSTRATE}
본 발명은 기판에 반도체 칩을 실장하기 위한 방법 및 기판에 실장하기에 적합한 반도체 장치에 관한 것이다.
반도체 제작 기술의 빠른 진보에 의해, 반도체 칩의 표면의 본딩 패드는 점점 작아지고, 인접한 본딩 패드간의 거리가 짧아지고 있다. 이 때문에 외부 회로에 반도체 칩을 접속하기가 어렵고, 생산 수율에 악영향을 줄 수 있다.
공동 계류중인 미국 특허 출원 제 09/688,855 호에는, 반도체 장치를 준비하도록 기판에 반도체 칩을 실장하기 위한 방법이 개시되어 있다. 기판에는 다수의 땜납 지점을 갖춘 칩 실장 영역이 있다. 반도체 칩에는 대응하는 땜납 지점에 접속되며 칩 실장 영역의 대응하는 땜납 지점의 위치로부터 벗어나 있는 위치에서 패드 실장면에 배치되는 다수의 본딩 패드를 갖춘 패드 실장면이 있다. 상기 방법은, 각기 패드 실장면의 하나의 본딩 패드의 일부와 바르게 맞춰지며 이 일부를 노출시키는 다수의 접촉 수용 홈이 있는 패드 실장면에 포토레지스트 층을 형성하는 단계, 및 각기 하나의 본딩 패드에 전기적으로 접속되며, 각기, 하나의 접촉 수용 홈을 채우며 각각의 본딩 패드에 접속된 고정부, 상기 고정부로부터 연장하며 포토레지스트 층의 표면에 형성된 연장부, 및 상기 연장부의 일단으로부터 돌출하며 상기 앵커부에 대향하는 포토레지스트 층의 표면에 형성된 접촉부를 가지는 다수의 도전성 바디를 형성하는 단계를 포함한다. 상기 접촉부는 기판의 칩 실장 영역의 각각의 땜납 지점에 대응하는 위치에 배치된다.
본 발명의 주목적은 전술한 문제를 해결하도록 기판에 반도체 칩을 실장하기 위해서, 전술한 공동 계류중인 미국 특허 출원 제 09/688,855 호에 개시되어 있는 것과 동일한 형태의 방법을 제공하는 것이다.
본 발명의 다른 목적은 전술한 문제를 해결할 수 있는 전술한 공동 계류중인 미국 특허 출원 제 09/688,855 호에 개시되어 있는 것과 동일한 형태의 반도체 장치를 제공하는 것이다.
본 발명의 제1 특징에 따르면, 다수의 땜납 지점을 갖춘 칩 실장 영역을 갖는 기판에 반도체 칩을 실장하기 위한 방법이 제공된다. 상기 반도체 칩에는 대응하는 땜납 지점에 접속되며 칩 실장 영역의 대응하는 땜납 지점의 위치로부터 벗어나 있는 위치에서 패드 실장면에 배치되는 다수의 본딩 패드를 갖춘 상기 패드 실장면이 있다. 상기 방법은, 상기 패드 실장면에, 상기 패드 실장면에 대향하고, 각기 인쇄 회로 시트로부터 노출되는 상기 본딩 패드에 전기적으로 접속되며 각기 인쇄면을 따라서 측방향으로 상기 본딩 패드로부터 이격된 다수의 도전성 트레이스가 인쇄되는 상기 인쇄면이 있는 비도전성 기판을 포함하는 상기 인쇄 회로 시트를 부착하는 단계; 각기 상기 본딩 패드와 상기 도전성 트레이스를 상호 연결하는 다수의 도전성 본딩 와이어를 형성하는 단계; 상기 본딩 패드와 상기 본딩 와이어가 매립되도록 상기 인쇄면과 상기 패드 실장면 상에 포토레지스트 층을 형성하여 단계; 상기 포토레지스트 층 내에, 각기 각각의 도전성 트레이스의 적어도 일부와 바르게 맞춰지며 이 일부를 노출시키는 액세스 홀들을 형성하는 단계; 및 상기 액세스 홀들에 다수의 도전성 바디를 형성하는 단계를 포함하며, 상기 도전성 바디는 각기 각각의 상기 본딩 패드에 전기적으로 접속된다.
본 발명의 제2 특징에 따르면, 반도체 장치는 다수의 땜납 지점을 갖춘 칩 실장 영역을 갖는 기판에 실장하기에 적합하다. 상기 반도체 장치는, 상기 칩 실장 영역의 대응하는 땜납 지점의 위치로부터 벗어나 있는 위치에서 패드 실장면에 배치되는 다수의 본딩 패드를 갖춘 상기 패드 실장면을 갖는 반도체 칩; 상기 패드 실장면에 대향하고 각기 인쇄면을 따라서 측방향으로 상기 본딩 패드로부터 이격된 다수의 도전성 트레이스가 인쇄되는 상기 인쇄면이 있는 비도전성 기판을 포함하며 상기 패드 실장면에 부착된 인쇄 회로 시트; 각기 상기 본딩 패드와 상기 도전성 트레이스를 상호 연결하는 다수의 도전성 본딩 와이어; 상기 본딩 패드와 상기 본딩 와이어가 포토레지스트 층 내에 매립되도록 상기 인쇄면과 상기 패드 실장면 상에 놓이며, 각기 각각의 도전성 트레이스의 일부와 바르게 맞춰지며 이 일부를 노출시키는 다수의 액세스 홀로 형성된 상기 포토레지스트 층; 및 각기 상기 액세스 홀에 배치되며, 각기 상기 본딩 패드에 전기적으로 접속되는 다수의 도전성 바디를 포함한다.
도 1은 본 발명의 방법에 따라서 도전성 본딩 와이어를 통하여 인쇄 회로 시트(sheet)에 접속된 반도체 칩을 도시하는 단편적인 사시도,
도 2는 도 1의 인쇄 회로 시트, 본딩 와이어, 및 반도체 칩의 조립체의 단면도,
도 3은 본 발명의 방법에 따라서 도 2의 조립체에 대한 포토리소그래피 처리에 사용되는 포토레지스트 층 및 마스크를 도시하는 도면,
도 4는 본 발명의 방법에 따라서 도 3의 포토레지스트 층 내에 형성된 액세스 홀 및 이 액세스 홀에 형성된 도전성 바디를 도시하는 도면,
도 5는 도 4의 포토레지스트 층, 도전성 바디, 인쇄 회로 시트, 본딩 와이어, 및 반도체 칩의 조립체를 도시하는 도면,
도 6 및 도 7은 본딩 패드의 다른 설계에 따라서 도 5로부터 변형되는 포토레지스트 층, 도전성 바디, 인쇄 회로 시트, 본딩 와이어, 및 반도체 칩의 조립체의 다른 구성을 도시하는 도면이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 칩2 : 인쇄 회로 시트
3 : 포토레지스트 층4 : 마스크
5 : 도전성 바디(conductive body)9 : 기판
10 : 패드 실장면11 : 본딩 패드
20 : 인쇄면21 : 도전성 트레이스
22 : 도전성 본딩 와이어90 : 땜납 지점(solder point)
211 : 도전성 트레이스의 접촉부
도 5는 본 발명의 방법에 따라서 기판(9)에 실장되는 반도체 칩(1)을 도시하는 도면이다. 기판(9)에는 다수의 땜납 지점(90)을 갖춘 칩 실장 영역이 있다. 반도체 칩(1)에는 대응하는 땜납 지점(90)에 접속되며 기판(9)의 칩 실장 영역의 대응하는 땜납 지점(90)의 위치로부터 벗어나 있는 위치에서 패드 실장면(10)에 배치되는 다수의 본딩 패드(11)를 갖춘 패드 실장면(10)이 있다(도 1 참조). 본딩 패드(11)는 패드 실장면(10)의 중심선을 따라 정렬된다.
도 1 내지 도 5는 본 발명의 방법에 따라서 기판(9)에 실장되는 반도체 장치를 형성하도록 반도체 칩(1)을 처리하기 위한 단계를 연속적으로 도시한다.
도 1 및 도 2에서, 인쇄 회로 시트(2)는 본딩 패드(11)가 있는 패드 실장면(10)의 부분이 이 인쇄 회로 시트(2)로부터 노출되도록 패드 실장면(10)에 부착된다. 이 인쇄 회로 시트(2)는, 패드 실장면(10)에 대향하며, 각기 본딩 패드(11)에 전기적으로 접속되며 각기 인쇄면을 따라서 측방향으로 본딩 패드(11)로부터 이격된 다수의 도전성 트레이스(21)가 인쇄되는 상기 인쇄면(20)이 있는 비도전성 기판(21)을 포함한다.
다수의 도전성 본딩 와이어(22)는 각기 본딩 패드(11)와 도전성 트레이스(21)를 상호 연결하도록 공지된 와이어 본딩 기술을 통하여 형성된다.
도 3에서, 포토레지스트 층(3) 등의 광경화성 층은 본딩 패드(11) 및 본딩 와이어(22)가 이 포토레지스트 층(3)에 매립되도록 인쇄면(20)과 패드 실장면(10) 상에 형성된다. 마스크(4)는 포토레지스트 층(3) 위에 포개어지며, 포토레지스트 층(3)은, 도전성 트레이스(21)의 접촉부(211)로부터 벗어나 있는 위치에서 노출된다. 포토레지스트 층(3)의 노출된 부분은 경화하여, 인쇄면(20) 및 패드 실장면(10)을 덮는 절연 격리 층을 형성한다.
도 4에서, 다수의 액세스 홀(30)(하나만 도시됨)이 용제 세척을 통하여 격리 층으로부터 포토레지스트 층(3)의 비노출부를 제거함으로써 포토레지스트 층(3) 내에 형성된다. 액세스 홀(30)은 각기 각각의 도전성 트레이스(21)의 접촉부(211)를 노출시킨다. 바람직하게, 각 도전성 트레이스(21)의 접촉부(211)는 기판(9)의 각각의 땜납 지점(90)과 바르게 맞춰진다(도 5 참조).
다수의 도전성 바디(5)는 각기 액세스 홀(30)에 형성된다(도 5에 하나만 도시됨). 도전성 바디(5)는 각기 각각의 본딩 패드(11)에 전기적으로 접속되며, 기판(9)의 대응하는 땜납 지점(90)과 전기 접속을 허용하도록 각각의 액세스 홀(30)로부터 돌출한다(도 5 참조).
도 6 및 도 7은 본딩 패드(11)의 다른 레이아웃에 따라서 도 5로부터 변형되는 포토레지스트 층(3), 도전성 바디(5), 인쇄 회로 시트(2), 본딩 와이어(22), 및 반도체 칩(1)의 조립체의 다른 구성을 도시하는 도면이다. 도 6에서, 본딩 패드(11)는 반도체 칩(1)의 패드 실장면(10)의 주변부에 형성된다. 도 7에서, 본딩 패드(11)는 반도체 칩(1)의 패드 실장면(10)의 중앙부를 따라 두개의 평행 행(row)으로 형성된다.
인쇄 회로 시트(2), 본딩 와이어, 및 도전성 바디(5)에 의해, 반도체 칩(1)과 기판(9) 사이의 전기 접속이 용이하게 얻어질 수 있다.
이와 같이 설명된 본 발명에서는, 본 발명의 취지를 벗어나지 않고 각종 변형 및 변화가 만들어 질 수 있다. 그러므로 본 발명은 첨부된 청구항에서 열거된 것에만 한정된다.
본 발명에 따른 인쇄 회로 시트(2), 본딩 와이어, 및 도전성 바디(5)에 의해, 반도체 칩(1)과 기판(9) 사이의 전기 접속이 용이하게 얻어질 수 있다.

Claims (4)

  1. 다수의 땜납 지점을 갖춘 칩 실장 영역을 갖는 기판에, 대응하는 땜납 지점에 접속되며 칩 실장 영역의 대응하는 땜납 지점의 위치로부터 벗어나 있는 위치에서 패드 실장면에 배치되는 다수의 본딩 패드를 갖춘 상기 패드 실장면을 갖는 반도체 칩을 실장하기 위한 방법에 있어서,
    상기 패드 실장면에, 상기 패드 실장면에 대향하고, 각기 인쇄 회로 시트로부터 노출되는 상기 본딩 패드에 전기적으로 접속되며 각기 인쇄면을 따라서 측방향으로 상기 본딩 패드로부터 이격된 다수의 도전성 트레이스가 인쇄되는 상기 인쇄면이 있는 비도전성 기판을 포함하는 상기 인쇄 회로 시트를 부착하는 단계;
    각기 상기 본딩 패드와 상기 도전성 트레이스를 상호 연결하는 다수의 도전성 본딩 와이어를 형성하는 단계;
    상기 본딩 패드와 상기 본딩 와이어가 매립되도록 상기 인쇄면과 상기 패드 실장면 상에 포토레지스트 층을 형성하는 단계;
    상기 포토레지스트 층 내에, 각기 각각의 도전성 트레이스의 적어도 일부와 바르게 맞춰지며 이 일부를 노출시키는 액세스 홀들을 형성하는 단계; 및
    상기 액세스 홀들에 다수의 도전성 바디를 형성하는 단계를 포함하며, 상기 도전성 바디는 각기 각각의 상기 본딩 패드에 전기적으로 접속되는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
  2. 제1 항에 있어서,
    상기 액세스 홀은 각기 기판의 칩 실장 영역의 각각의 땜납 지점에 대응하는 위치에서 상기 포토레지스트 층 내에 형성되는 것을 특징으로 하는 기판에 반도체 칩을 실장하기 위한 방법.
  3. 다수의 땜납 지점을 갖춘 칩 실장 영역을 갖는 기판에 실장하기에 적합한 반도체 장치에 있어서,
    상기 칩 실장 영역의 대응하는 땜납 지점의 위치로부터 벗어나 있는 위치에서 패드 실장면에 배치되는 다수의 본딩 패드를 갖춘 상기 패드 실장면을 갖는 반도체 칩;
    상기 패드 실장면에 대향하고 각기 인쇄면을 따라서 측방향으로 상기 본딩 패드로부터 이격된 다수의 도전성 트레이스가 인쇄되는 상기 인쇄면이 있는 비도전성 기판을 포함하며, 상기 패드 실장면에 부착된 인쇄 회로 시트;
    각기 상기 본딩 패드와 상기 도전성 트레이스를 상호 연결하는 다수의 도전성 본딩 와이어;
    상기 본딩 패드와 상기 본딩 와이어가 포토레지스트 층 내에 매립되도록 상기 인쇄면과 상기 패드 실장면 상에 놓이며, 각기 각각의 도전성 트레이스의 적어도 일부와 바르게 맞춰지며 이 일부를 노출시키는 다수의 액세스 홀로 형성된 상기 포토레지스트 층; 및
    각기 상기 액세스 홀에 배치되며, 각기 상기 본딩 패드에 전기적으로 접속되는 다수의 도전성 바디를 구비하는 것을 특징으로 하는 기판에 실장하기에 적합한 반도체 장치.
  4. 제3 항에 있어서,
    상기 액세스 홀은 각기 기판의 칩 실장 영역의 각각의 땜납 지점에 대응하는 위치에서 상기 포토레지스트 층 내에 형성되는 것을 특징으로 하는 기판에 실장하기에 적합한 반도체 장치.
KR10-2001-0014619A 2001-03-21 2001-03-21 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치 KR100375248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0014619A KR100375248B1 (ko) 2001-03-21 2001-03-21 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0014619A KR100375248B1 (ko) 2001-03-21 2001-03-21 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치

Publications (2)

Publication Number Publication Date
KR20020074681A true KR20020074681A (ko) 2002-10-04
KR100375248B1 KR100375248B1 (ko) 2003-03-10

Family

ID=37490206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0014619A KR100375248B1 (ko) 2001-03-21 2001-03-21 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치

Country Status (1)

Country Link
KR (1) KR100375248B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650767B1 (ko) * 2005-11-10 2006-11-27 주식회사 하이닉스반도체 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650767B1 (ko) * 2005-11-10 2006-11-27 주식회사 하이닉스반도체 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지

Also Published As

Publication number Publication date
KR100375248B1 (ko) 2003-03-10

Similar Documents

Publication Publication Date Title
US20020072148A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
US7645147B2 (en) Electrical connector having a flexible sheet and one or more conductive connectors
US4813129A (en) Interconnect structure for PC boards and integrated circuits
US20030146510A1 (en) Elastomer interposer for grid array packages and method of manufacturing the same
US7651886B2 (en) Semiconductor device and manufacturing process thereof
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
JP3927783B2 (ja) 半導体部品
US6256207B1 (en) Chip-sized semiconductor device and process for making same
JP2002076060A (ja) 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
TWI475758B (zh) 連接器及其製作方法
KR100375248B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치
KR20020018116A (ko) 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
KR100420780B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자
KR100353223B1 (ko) 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체 소자
CN107680942B (zh) 线路载板及其制作方法
US6317974B1 (en) Methods for creating wear resistant contact edges
US6890797B2 (en) Method of making a surface mountable semiconductor device using a flexible foil and a semiconductor device obtained by means of said method
KR100395694B1 (ko) 지그재그 배열의 본딩패드를 가지는 표면 실장기판
KR0152575B1 (ko) 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼 그리드 어레이 패킹 구조
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2007149737A (ja) 配線基板及びその製造方法
JP2002305370A (ja) 回路基板、電子部品実装体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090217

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee