KR20020073815A - 팩키지 타입에 호환성을 갖는 테스트 보드 - Google Patents

팩키지 타입에 호환성을 갖는 테스트 보드 Download PDF

Info

Publication number
KR20020073815A
KR20020073815A KR1020010013678A KR20010013678A KR20020073815A KR 20020073815 A KR20020073815 A KR 20020073815A KR 1020010013678 A KR1020010013678 A KR 1020010013678A KR 20010013678 A KR20010013678 A KR 20010013678A KR 20020073815 A KR20020073815 A KR 20020073815A
Authority
KR
South Korea
Prior art keywords
test board
board
test
semiconductor integrated
socket
Prior art date
Application number
KR1020010013678A
Other languages
English (en)
Inventor
변형찬
손관후
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010013678A priority Critical patent/KR20020073815A/ko
Publication of KR20020073815A publication Critical patent/KR20020073815A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

팩키지 타입에 호환성을 갖는 테스트 보드가 개시된다. 팩키지된 반도체 집적회로가 장착되는 소켓을 포함하고, 상기 소켓에 장착된 팩키지된 반도체 집적회로를 테스트하기 위한 테스트 보드에서, 팩키지 타입에 호환성을 갖는 본 발명에 따른 테스트 보드는 테스트 설비에서 테스트 가능한 최대 핀수에 대응하는 접촉 핀들을 가지며, 소켓이 장착되도록 소켓의 핀 패턴과 같은 패턴으로 홀이 형성되고, 홀은 접촉 핀들과 1:1로 대응되면서 전기적으로 연결되는 확장 보드 및 확장 보드의 각 접촉 핀들과 1:1로 전기적 연결이 되며, 팩키지된 반도체 집적회로를 테스트할 테스트회로가 프린트된 메인 테스트 보드를 포함하는 것을 특징으로 하고, 반도체 집적 회로의 팩키지 형태에 맞는 확장 보드(24)만 구비되면, 하나의 메인 테스트 보드(26)로 모든 형태의 팩키지 타입의 테스트가 가능해진다. 따라서, 메인 테스트 보드의 관리가 용이하며, 테스트 비용을 절감할 수 있다.

Description

팩키지 타입에 호환성을 갖는 테스트 보드{Test board having compatibility from package type}
본 발명은 팩키지된 반도체 집적회로을 테스트하는 테스트 보드에 관한 것으로, 특히, 다양한 팩키지 타입에 호환성을 갖는 테스트 보드에 관한 것이다.
일반적으로, 팩키지된 반도체 집적회로를 테스트하기 위해 팩키지 타입에 맞는 소켓과 테스트 보드가 필요하다. 소켓에 팩키지된 반도체 집적회로를 장착하고, 이를 테스트 보드에 접합시켜 팩키지된 반도체 집적회로를 테스트한다. 이 테스트 보드에는 팩키지된 반도체 집적회로를 테스트하기 위한 테스트 회로가 프린트되어 있다.
한편, 반도체 집적회로는 여러 가지 형태로 팩키지될 수 있다. 현재 이용되는 팩키지 타입은 QFP,TQFP,SOP,SDIP,PLCC,SIP 등 다양하다. 또한, 각 팩키지 타입별로 다양한 핀수가 있다. 따라서, 핀수 및 팩키지 타입별로 소켓이 필요하며, 테스트 보드 역시 소켓의 타입별로 구비되어야 한다. 결국, 종래에는 각각의 소켓 타입별로 테스트 보드도 여러 종류가 사용되고 있다.
도 1은 종래의 테스트 보드를 설명하기 위한 도면이다.
도 1을 참조하면, 팩키지된 반도체 집적회로(10)를 소켓(12)에 장착하고, 팩키지된 반도체 집적회로가 장착된 소켓(12)을 테스트 보드(14)에 고정한 후, 테스트 장비를 이용하여 팩키지된 반도체 집적회로(10)를 테스트 한다.
이 때, 전술된 바와 같이, 테스트 보드(14)는 반도체 집적회로의 팩키지 타입별로 소켓(12)을 별도로 구비해야 하며, 소켓(12)의 형태별로 테스트 보드(14) 역시 별도로 구비되어야 한다.
그러나, 팩키지 테스트에 사용되는 보드는 다층 기판으로 고가이며, 하나의 팩키지 제품에서도 여러개의 테스트 보드를 보유하고 있어야 한다.
따라서, 종래와 같이 반도체 집적회로의 팩키지 타입별로 테스트 보드를 각각 구비해야 하는 경우, 팩키지 테스트에 드는 비용이 높아지고 많은 테스트 보드들을 관리해야하므로 관리상의 어려움도 발생한다.
본 발명이 이루고자 하는 기술적 과제는 다양한 팩키지 타입에 호환성을 갖는 테스트 보드를 제공하는 데 있다.
도 1은 종래의 테스트 보드를 설명하기 위한 도면이다.
도 2는 본 발명에 따른 팩키지 타입에 호환성을 갖는 테스트 보드를 설명하기 위한 도면이다.
상기 과제를 이루기 위해, 팩키지된 반도체 집적회로가 장착되는 소켓을 포함하고, 상기 소켓에 장착된 팩키지된 반도체 집적회로를 테스트하기 위한 테스트 보드에서, 팩키지 타입에 호환성을 갖는 본 발명에 따른 테스트 보드는 테스트 설비에서 테스트 가능한 최대 핀수에 대응하는 접촉 핀들을 가지며, 소켓이 장착되도록 소켓의 핀 패턴과 같은 패턴으로 홀이 형성되고, 홀은 접촉 핀들과 1:1로 대응되면서 전기적으로 연결되는 확장 보드 및 확장 보드의 각 접촉 핀들과 1:1로 전기적 연결이 되며, 팩키지된 반도체 집적회로를 테스트할 테스트회로가 프린트된 메인 테스트 보드를 포함한다.
이하, 본 발명에 따른 팩키지 타입에 호환성을 갖는 테스트 보드를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 따른 팩키지 타입에 호환성을 갖는 테스트 보드를 설명하기 위한 도면이다. 본 발명에 따른 테스트 보드는 확장 보드(24) 및 메인 테스트 보드(26)를 포함하여 구성된다. 설명의 편의를 위해, 도 2에는 팩키지된 반도체 집적회로(20)와 상기 팩키지된 반도체 집적회로(20)가 장착되는 소켓(22)을 함께 도시하였다.
도 2를 참조하여, 확장 보드(24)는 테스트 설비에서 테스트 가능한 최대 핀수에 대응하는 접속 핀(24b)들을 가지며, 소켓(22)이 장착되도록 소켓의 핀 패턴과 같은 패턴으로 홀(24a)들이 형성된다. 그리고, 홀(24a)들은 접속 핀들과 1:1로 대응되면서 전기적으로 연결된다.
메인 테스트 보드(26)는 확장 보드(24)의 각 접촉 핀들과 1:1로 전기적 연결이 되며, 테스트 장비를 이용해 팩키지된 반도체 집적회로(20)를 테스트할 수 있도록 테스트회로가 프린트되어 있다. 그리고, 메인 테스트 보드(26)는 SIP(Single In-line Package) 커넥터(26a)들을 통해 확장 보드의 접속 핀과 전기적으로 연결되되는 것이 바람직하다. 이처럼, SIP 커넥터(26a)들을 통해 확장 보드(24)와 메인 테스트 보드(26)간을 연결함으로써 별도의 고정 작업 없이 확장 보드(24)를 메인 테스트 보드(26)로부터 용이하게 착/탈이 가능해진다.
이 때, 메인 테스트 보드(26)의 커넥터(26a)들은 공급 전원, 접지 전원 또는 데이터 입출력 핀으로 각각 할당되며, 이에 상응하여 확장 보드(24)의 접속 핀(24b)들도 동일하게 할당된다. 따라서, 접속 핀(24b)들의 기능에 상응하여 홀(24a)들을 전기적으로 연결한다. 즉, 팩키지된 반도체 집적소자(20)의 공급 전원, 접지 전원 또는 데이터 입/출력에 할당된 핀은 확장 보드(24)의 공급 전원, 접지 전원 또는 데이터 입/출력에 할당된 접속 핀에 각각 전기적으로 연결되도록 한다.
이에 따라, 확장 보드(24)는 소켓의 형태에 따라 홀(24a)과 접속 핀(24b)이 연결되는 패턴이 달라질 수 있다. 그러나, 확장 보드(24)의 패턴만 달라질 뿐 메인 테스트 보드(26)는 변하지 않아도 된다. 결국, 본 발명에 따르면 테스트 회로가 프린트된 메인 테스트 보드는 변하지 않고, 반도체 집적회로의 팩키지 형태별로 확장 보드(24)만 관리하면 된다.
결과적으로, 반도체 집적 회로의 팩키지 형태에 맞는 확장 보드(24)만 구비되면, 하나의 메인 테스트 보드(26)로 모든 형태의 팩키지 타입의 테스트가 가능해진다. 또한, 확장 보드(24)는 테스트 회로가 프린트된 메인 테스트 보드(26)에 비해 비용이 매우 저렴하다. 따라서, 종래와 같이 테스트 회로가 프린트된 테스트 보드를 팩키지 형태별로 구비하여 관리하는 것보다 테스트에 드는 비용을 크게 절감할 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 팩키지 타입에 호환성을 갖는 테스트 보드에 따르면, 반도체 집적 회로의 팩키지 형태에 맞는 확장 보드(24)만 구비되면, 하나의 메인 테스트 보드(26)로 모든 형태의 팩키지 타입의 테스트가 가능해진다. 따라서, 메인 테스트 보드의 관리가 용이하며, 테스트 비용을 절감할 수 있다.

Claims (2)

  1. 팩키지된 반도체 집적회로가 장착되는 소켓을 포함하고, 상기 소켓에 장착된 팩키지된 반도체 집적회로를 테스트하기 위한 테스트 보드에서, 팩키지 타입에 호환성을 갖는 테스트 보드에 있어서,
    테스트 설비에서 테스트 가능한 최대 핀수에 대응하는 접촉 핀들을 가지며, 상기 소켓이 장착되도록 상기 소켓의 핀 패턴과 같은 패턴으로 홀이 형성되고, 상기 홀은 상기 접촉 핀들과 1:1로 대응되면서 전기적으로 연결되는 확장 보드; 및
    상기 확장 보드의 각 접촉 핀들과 1:1로 전기적 연결이 되며, 상기 팩키지된 반도체 집적회로를 테스트할 테스트회로가 프린트된 메인 테스트 보드를 포함하는 것을 특징으로 하는 테스트 보드.
  2. 제1항에 있어서, 상기 메인 테스트 보드는 상기 확장 보드의 접촉 핀과 연결되도록 SIP(Single In-line Package) 커넥터를 포함하는 것을 특징으로 하는 테스트 보드.
KR1020010013678A 2001-03-16 2001-03-16 팩키지 타입에 호환성을 갖는 테스트 보드 KR20020073815A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010013678A KR20020073815A (ko) 2001-03-16 2001-03-16 팩키지 타입에 호환성을 갖는 테스트 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010013678A KR20020073815A (ko) 2001-03-16 2001-03-16 팩키지 타입에 호환성을 갖는 테스트 보드

Publications (1)

Publication Number Publication Date
KR20020073815A true KR20020073815A (ko) 2002-09-28

Family

ID=27697640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010013678A KR20020073815A (ko) 2001-03-16 2001-03-16 팩키지 타입에 호환성을 갖는 테스트 보드

Country Status (1)

Country Link
KR (1) KR20020073815A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018180A (ko) * 2015-08-06 2017-02-16 에스케이하이닉스 주식회사 복수의 반도체 장치를 테스트할 수 있는 테스트 장치 및 시스템
KR20170063125A (ko) * 2015-11-30 2017-06-08 주식회사 엘지화학 Mcu 테스트용 확장 보드 및 mcu 테스트용 확장 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018180A (ko) * 2015-08-06 2017-02-16 에스케이하이닉스 주식회사 복수의 반도체 장치를 테스트할 수 있는 테스트 장치 및 시스템
KR20170063125A (ko) * 2015-11-30 2017-06-08 주식회사 엘지화학 Mcu 테스트용 확장 보드 및 mcu 테스트용 확장 시스템

Similar Documents

Publication Publication Date Title
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US5825171A (en) Universal burn-in board
US6181146B1 (en) Burn-in board
KR20020073815A (ko) 팩키지 타입에 호환성을 갖는 테스트 보드
AU611446B2 (en) Improved vlsi package having multiple power planes
US6507205B1 (en) Load board with matrix card for interfacing to test device
US5258890A (en) Device for connecting the connection pins of an integrated circuit mounted in a dual-in-line (DIL) package to printed circuitry on a printed circuit board in n different ways
KR100868452B1 (ko) 유니버셜 패키지 테스트 보드 어셈블리
CN114019195A (zh) 芯片抗静电性能测试板
CN220730355U (zh) 芯片测试板、测试系统
KR100486531B1 (ko) 아이씨 패키지 테스트 장치
US20230273239A1 (en) Test board and method for testing semiconductor device
CN110501633B (zh) 封装级芯片测试装置及方法
KR20030068629A (ko) 테스트 보드 어셈블리
KR100439832B1 (ko) 반도체집적회로검사장치
KR19990007762A (ko) 큐에프피와 큐에프제이 소켓이 있는 브레드보드
JPH08201476A (ja) 半導体装置試験用テストボード
KR20010028918A (ko) 반도체 패키지 테스트 보드
KR20000008963U (ko) 신규의 소켓 어댑터를 가지는 반도체 소자 패키지 테스트 장치
KR970053266A (ko) 패키지 유형이 다른 동일 집적회로 소자에 적용되는 범용 검사용 기판
KR0182507B1 (ko) 신호 교환 기판
KR0169815B1 (ko) 범용 번-인 기판
TWM641395U (zh) 校準系統及其校準載板
JPS5934172A (ja) 半導体集積回路のバ−ンイン試験方法
JPH0658987A (ja) バーンイン基板

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination