KR20020069128A - 반도체장치와 이에 이용되는 지지기판 - Google Patents

반도체장치와 이에 이용되는 지지기판 Download PDF

Info

Publication number
KR20020069128A
KR20020069128A KR1020020009055A KR20020009055A KR20020069128A KR 20020069128 A KR20020069128 A KR 20020069128A KR 1020020009055 A KR1020020009055 A KR 1020020009055A KR 20020009055 A KR20020009055 A KR 20020009055A KR 20020069128 A KR20020069128 A KR 20020069128A
Authority
KR
South Korea
Prior art keywords
support member
holes
major surface
semiconductor device
hole
Prior art date
Application number
KR1020020009055A
Other languages
English (en)
Inventor
고조노히로유키
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020069128A publication Critical patent/KR20020069128A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체장치는 제1 및 제2주표면과 제1 및 제2주표면 사이에서 연장되는 연장 홀을 갖춘 지지부재를 포함한다. 홀은 지지부재의 측면을 따라 연장되고 서로 대향하는 제1 및 제2연장 엣지를 갖는다. 다수의 제1 및 제2외부연결 터미널이 제1 및 제2엣지의 각각을 따라 제공된다. 제1 및 제2외부연결 터미널이 각각 지지부재의 제1주표면상에 위치된 일단을 갖는다. 반도체칩이 지지부재의 제1주표면상에 제공된다. 반도체칩은 홀을 따라 배열된 연결패드를 포함한다. 연결패드는 각각 제1 및 제2연결 배선에 의해 제1 및 제2외부연결 터미널의 타단에 전기적으로 연결된다. 홀은 절연재료로 채워진다.

Description

반도체장치와 이에 이용되는 지지기판{SEMICONDUCTOR DEVICE FORMED BY MOUNTING SEMICONDUCTOR CHIP ON SUPPORT SUBSTRATE, AND THE SUPPORT SUBSTRATE}
본 발명은 내부 리드 본딩[이하, "ILB(inner lead bonding)"로 칭함]을 이용하여 지지기판상에 반도체칩을 탑재하는 것에 의해 형성되는 반도체장치 및 그 지지기판에 관한 것이다.
도 6은 밑에서 바라 본 종래의 반도체장치를 설명하는 평면도이다. 설명을 용이하게 하기 위해, 도 6에서는 수지를 도시하지 않는다. 도 7은 도 6의 ⅥB-ⅥB'선에 따른 단면도이다.
도 6 및 도 7에 나타낸 바와 같이, 지지기판(31)은 정사각형 절연테이프로 형성된 지지부재(42)를 포함한다. 지지부재(42)는 부재의 한쌍의 반대측을 따라 연장되고 부재의 두께 방향을 통해 관통된 한쌍의 가는 장치 홀(41)을 갖춘다.
예컨대, Au로 도금된 Cu 박판으로 이루어진 다수의 핑거 리드(44)가 지지부재(42)의 상부 표면상에 소정 패턴으로 제공된다. 핑거 리드(44)는 접착제(43)에 의해 지지부재(42)에 고정된다. 각 핑거 리드(44)는 대응하는 장치 홀(41)에 이르는 일단과, 장치 홀(41)로 연장된 타단을 갖춘다. 일단을 제외하고, 각 핑거 리드(44)와, 지지부재(42)의 상부 표면은 납땜 레지스트(45)로 덮인다.
외부 터미널로서 기능하는 납땜 볼(35)은 장치 홀(41)의 쌍 사이에서 지지부재(42)의 하부 표면상에 매트릭스형태로 배열된다. 인접하는 납땜 볼의 각 쌍 사이의 거리는 d2이다. 각 납땜 볼(35)은 지지부재(42)에 형성된 대응하는 스로우 홀(46; through hole)을 매개로 대응하는 핑거 리드(44)의 타단에 전기적으로 연결된다.
집적회로와 같은 반도체칩(32)이 그 사이에 배치된 완충부재(33)와 함께 지지기판(31)의 상부 표면상에 제공되어 고정된다. 반도체칩(32)의 각 전극패드(47)가 대응하는 핑거 리드(44)에 전기적으로 연결된다. 핑거 리드(44)와 반도체칩(32) 사이의 연결은 ILB장치를 이용하여 수행된다. 예컨대, 핑거 리드(44)와 반도체칩(32)의 전극 패드(47)를 정렬 시킨 후, 본딩 기구를 이용하여 열압축(thermocompression) 본딩에 의해 동시에 결합한다.
수지(34)가 지지기판(31)의 하부 표면으로부터 장치 홀(41)을 통해 반도체칩(32)과 지지기판(31) 사이에 채워지고, 그에 따라 지지기판(31)의 상부 표면 부분과, 장치 홀(41)에 위치된 핑거 리드(44)의 부분, 칩(32)의 측면 표면 부분 및, 칩에 대향하는 기판(31)의 표면 부분이 밀봉된다.
도 8은 지지부재(42)상에 형성된 핑거 리드(44)를 설명하는 평면도이다. 본 도면은 핑거 리드(44)가 반도체칩(32)의 전극 패드(47)에 전기적으로 연결되기 전을 가정한 상태를 나타낸다. 각 핑거 리드(44)는 하나의 엣지부로부터 홀의 다른 엣지부까지의 장치 홀(41)을 브릿지한다. 각 핑거 리드(44)는 다른 핑거 리드(44)의 일단에 연결된 일단과, 원형으로 형성된 타단을 갖추고, 지지부재 (42)의 대응하는 스로우 홀(46)을 통해 제공된다. 더욱이, 각 핑거 리드(44)는 장치 홀(41)의 하나의 엣지부에 가깝게 위치한 오목부(441)를 갖는다. 열압축 본딩에 의해 핑거 리드(44)를 반도체칩(32)에 결합할 때, 각 핑거 리드(44)는 오목부(441)에서 절단되고, 열압축에 의해 대응하는 전극 패드(47)에 결합된다.
그러나, 장치 홀(41)로부터 멀리 떨어진 납땜 볼(35)에 핑거 리드(44a)를 결합할 경우, 장치 홀(41)에 인접한 납땜 볼(35)로 채워진 스로우 홀(46a,46b) 사이로 핑거 리드가 지나갈 필요가 있다. 스로우 홀(46a,46b)이 좁은 피치로 배열되면, 스로우 홀(46a,46b) 사이로 핑거 리드(44a)가 지나가기 어렵게 된다.
더욱이, 스로우 홀(46) 사이에 하나 이상의 핑거 리드(44)를 제공하기 위해, 핑거 리드의 폭의 관점에서 스로우 홀(46) 사이에서 충분한 거리를 확보할 필요가 있다. 따라서, 거리(d2)는 크게 설정되어야만 하고, 이는 부득이하게 전체 반도체장치를 커지게 한다.
도 6에 도시된 최상부 및 최하부 열과 같이, 장치 홀(41)이 지지기판(31)의 각 측면을 따라 형성되거나, 하나의 장치 홀(41)에 대해 3개 이상의 열로 배열된 외부 터미널로부터 핑거 리드(44)가 연장될 경우, 동일한 문제가 야기된다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 지지기판상에 반도체칩을 탑재할 경우 컴팩트하게 이루어질 수 있도록 된 반도체장치와 이에 이용되는 지지기판을 제공함에 그 목적이 있다.
도 1은 밑에서 바라 본 본 발명의 실시예에 따른 반도체장치를 설명하는 평면도,
도 2는 본 발명에 따른 반도체장치를 설명하는 단면도,
도 3은 본 발명에 따른 테이프상에 형성된 핑거 리드(finger leads)를 설명하는 평면도,
도 4는 본 발명의 다른 실시예에 따른 반도체장치를 설명하는 단면도,
도 5는 본 발명의 또 다른 실시예에 따른 반도체장치를 설명하는 단면도,
도 6은 밑에서 바라 본 종래의 반도체장치를 설명하는 평면도,
도 7은 종래 반도체장치를 설명하는 단면도,
도 8은 종래 테이프상에 형성된 핑거 리드를 설명하는 평면도이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치는, 제1 및 제2주표면과, 제1 및 제2주표면 사이에서 연장되는 연장 홀을 갖추고, 이 연장 홀이 서로 대향하는 제1 및 제2연장 엣지를 갖는 지지부재와; 연장 홀의 제1엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제1외부연결 터미널; 연장 홀의 제2엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제2외부연결 터미널; 지지부재의 제1주표면상에 제공되고, 연장 홀에 대응하는 영역에 제공된 연결패드를 포함하는 반도체칩; 연결패드를 각각 제1 및 제2외부연결 터미널의 타단에 전기적으로 연결하는 제1 및 제2연결배선 및;연장 홀에 채워지는 절연재료를 구비하여 구성된 것을 특징으로 한다.
또한 본 발명에 따른 지지가판은, 지지기판상에 제공된 반도체칩과 함께 반도체장치를 형성하는데 이용되는 지지기판에 있어서, 제1 및 제2주표면과, 제1 및 제2주표면 사이에서 연장되는 연장 홀을 갖추고, 이 연장 홀이 서로 대향하는 제1 및 제2연장 엣지를 갖는 지지부재와; 연장 홀의 제1엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제1외부연결 터미널; 연장 홀의 제2엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제2외부연결 터미널 및; 도전재료로 형성되고, 각각 제1 및 제2외부연결 터미널의 일단에 연결된 제1단과, 홀 위에 위치된 제2단을 갖춘 제1 및 제2연결 배선을 구비하여 구성된 것을 특징으로 한다.
(실시예)
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
상기한 구성요소와 동일한 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.
본 발명의 실시예에 따른 반도체장치는 TAB 테이프와 같은 지지기판에 형성된 장치 홀의 대향 엣지부로부터 교대로 연장된 핑거 리드를 채용하고 있다. 핑거 리드는 ILB 기술에 의해 반도체칩에 전기적으로 연결된다.
도 1은 밑에서 바라 본 본 발명의 실시예에 따른 반도체장치를 설명하는 평면도이다. 설명을 용이하게 하기 위해 도 1에서는 수지를 나타내지 않고 있다. 도 2는 도 1의 ⅠA-ⅠA'선에 따른 단면도이다.
도 1 및 도 2에 나타낸 바와 같이, 지지기판(1)은 장방형 절연 테이프로 형성된 지지부재(12)를 포함한다. 지지부재(12)는 지지부재(12)의 대향 측면을 따라 연장됨과 더불어 인접하여 연장되는 한쌍의 장치 홀(11)을 갖추고, 부재의 두께 방향을 통해 관통된다. 각 장치 홀(11)은 지지부재(12)의 대응하는 측면으로부터 소정 거리를 갖고 구성된다. 납땜 볼(5)은 각 장치 홀(11)의 대향하는 연장 엣지를 따라 지지부재(12)의 하부 표면상에 제공된다. 납땜 볼(5)은 각 장치 홀(11)의 연장 엣지의 하나를 따라 위치된 납땜 볼(5a)을 포함하고, 납땜 볼(5b)은 각 장치 홀(11)의 다른 연장 엣지를 따라 위치한다. 납땜 볼(5)은 외부 터미널로서 기능한다. 인접하는 납땜 볼의 각 쌍 사이의 거리는 d1이다. 각 납땜 볼(5)은 지지부재(12)에 형성된 대응하는 스로우 홀(16)에 수용된다.
예컨대, Au로 도금된 Cu 박판으로 이루어진 다수의 핑거 리드(14; 연결 배선)가 지지부재(12)의 상부 표면상에 제공된다. 핑거 리드(14)는 접착제(13)에 의해 지지부재(12)에 고정된다. 각 핑거 리드(14)는 장치 홀(11)의 축에 직교하는 방향(도 2에서 수형 방향)으로 연장된다. 각 핑거 리드(14)는 대응하는 장치 홀(11)의 상부에 위치한 일단(자유단)과, 대응하는 스로우 홀(16)위에 위치됨과 더불어 그에 수용된 대응하는 납땜 볼(5)에 전기적으로 연결된 타단을 갖춘다. 핑거 리드(14)는 각 납땜 볼(5a)에 연결된 핑거 리드(14a)와, 각 납땜 볼(5b)에 연결된 핑거 리드(14b)를 포함한다. 핑거 리드(14)는 각 장치 홀(11)의 대향하는 연장 엣지로부터 교대로 돌출된다. 따라서, 핑거 리드(14)의 자유단은 각 장치 홀(11)의 상부 부분에 교대로 배열된다. 그 자유단을 제외한 각 핑거 리드(14)와, 지지부재(12)의 상부 표면은 납땜 레지스트(15)로 도금된다.
도 3은 지지부재(12)상에 형성된 핑거 리드(14)의 평면도로서, 핑거 리드(14)가 T-형상이고, 각각 오목부(141)를 갖추며, 장치 홀(11)을 브릿지하고, 반대 방향으로 교대로 배열된다. 각 핑거 리드(14)의 타단은 지지부재(12)에 제공된 대응하는 스로우 홀(16) 위에 원형으로 형성된다. 각 핑거 리드(14)에 있어서, 오목부(141)가 대응하는 장치 홀(11)의 엣지 근처에 제공되고, 이는 대응하는 스로우 홀(16)로부터 멀리 떨어진다. 각 핑거 리드(14)를 열압축에 의해 반도체 칩에 결합할 때, 오목부(141)는 절단되고, 각 핑거 리드의 절단 단부는 반도체칩(2)의 대응하는 전극패드에 전기적으로 연결된다.
도 3에 있어서, 2개의 오목부가 지지부재(12)의 표면을 따라 각 핑거 리드(14)의 선형 부분의 위치(a,b)에 형성됨에도 불구하고, 단지 하나의 오목부만 제공되면 충분하다. 한편, 오목부(141)는 각 핑거 리드(14)의 두께 방향[지지부재(12)의 표면에 직교하는 방향]으로 제공될 수 있다. 오목부(141)는 열압축에 따라 핑거 리드(14)를 절단하는 것을 용이하게 만든다.
집적회로와 같은 반도체칩(2)은 그 사이에 개재된 완충부재(3)와 함께 지지부재(12)에 부착된다. 반도체칩(2)의 전극패드(17)는 ILB장치에 의해 핑거 리드(14)에 전기적으로 연결된다. 예컨대, 핑거 리드(14)가 반도체칩(2)의 전극패드(17)에 따라 배열된 후, 장치 홀(11)에 위치된 핑거 리드(14)의 이러한 위치는 반도체칩(2)을 향해 눌려진다. 결과적으로, 핑거 리드(14)는 오목부(141)에서 절단되고, 핑거 리드(14)의 자유단은 열압축에 의해 반도체칩(2)의 전극패드(17)에결합된다.
지지기판(1)과 반도체칩(2) 사이에 위치된 완충부재(3)는 열압축에 따라 인가되는 쇼크를 감소시켜, 반도체칩(2)에 의해 발생된 열을 효과적으로 방산시킨다.
수지(4; 밀봉재료)는 기판(1)의 하부 표면으로부터 장치 홀(11)을 통해 지지기판(1)과 반도체칩(2) 사이에 채워지고, 그에 따라 기판(1)의 상부 표면 부분과, 장치 홀(11)에 위치된 핑거 리드(14)의 해당 부분, 칩(2)의 측면 표면 부분 및, 칩에 대향하는 기판(1)의 해당 부분이 밀봉된다.
상기한 실시예에 있어서, 외부 터미널로서 기능하는 납땜 볼(5)은 각 장치 홀(11)의 반대측에 배열되고, 핑거 리드(14)는 반대 방향에서 장치 홀(11)내로 인도된다. 따라서, 핑거 리드(14)가 외부 터미널 사이를 지나갈 필요가 없게 된다. 이는 핑거 리드(14; 또는 다수의 핑거 리드)의 폭에 기인하여, 종래 경우에 채용된 거리(d2) 보다 더 짧게 만들어지도록 실시예에 있어서의 인접하는 납땜 볼의 각 쌍 사이의 거리(d1)를 가능하게 한다. 결과적으로, 최종 반도체장치는 더욱 컴팩트하게 만들어질 수 있게 된다.
상기한 실시예에 있어서, 납땜 볼(5)의 하나의 행이 각 장치 홀(11)의 각 측면을 따라 배열됨에도 불구하고, 납땜 볼의 다수의 행(2 이상)이 각 측면을 따라 제공될 수 있다. 이 경우, 인접하는 외부 터미널 사이를 지나는 핑거 리드(14)의 수가 후자의 경우 보다 전자의 경우 더 작으므로, 납땜 볼의 다수의 행이 배열되어도, 본 실시예에서 배열된 행의 수는 종래의 경우와 동일하고, 상기와 동일한 이점이 얻어질 수 있다.
더욱이, 상기한 실시예에 있어서 장치 홀(11)의 쌍이 기판의 반대 측면의 쌍에 형성됨에도 불구하고, 장치 홀은 기판의 각 4측면에 형성될 수 있다. 이 경우, 납땜 볼(5)이 각 장치 홀(11)의 각 측면을 따라 배열되면, 인접하는 외부 터미널의 각 쌍 사이의 거리는 더욱 짧아질 수 있고, 따라서 최종 반도체장치의 크기를 더욱 줄일 수 있게 된다.
더욱이, 본 실시예에 있어서 반도체칩(2)이 지지기판(1)의 납땜 레지스트(15)상에 제공되어 고정됨에도 불구하고, 칩(2)은 도 4d에 도시된 바와 같이 지지부재(12)상에 제공되어 고정될 수 있다. 이 경우, 핑거 리드(14)는 접착제(13)를 이용하여 장치 홀(11)과 함께 제공된 지지부재(12)에 부착된다. 핑거 리드(14)의 타단은 장치 홀(11)에 도달한다. 납땜 볼(15)은 지지부재(12)상의 장치 홀(11)과 핑거 리드(14)를 제외하고 지지부재(12)상에 형성된다. 스로우 홀(16)은 납땜 레지스트(15)를 통해 형성되고, 핑거 리드(14)의 자유단을 납땜 볼(5)에 전기적으로 연결시킬 수 있도록 한다.
또한, 본 실시예에 있어서 납땜 볼(5)이 스로우 홀(16)을 통해 외부 터미널로서 제공됨에도 불구하고, 예컨대 매립된 Cu-터미널이 납땜 볼(5) 대신 이용될 수 있다.
더욱이, 범프(7)와 같은 연결 터미널이 도 5에 도시된 바와 같이 탑재보드(6)상에 제공되면, 반도체장치측에 외부 터미널을 제공할 필요가 없다.
완충부재(3)가 지지기판(1)과 반도체칩(2) 사이에 항상 제공될 필요는 없다.
이상 설명한 바와 같이 본 발명에 의하면, 더욱 컴팩트한 반도체장치를 실현할 수 있게 된다.

Claims (16)

  1. 제1 및 제2주표면과, 제1 및 제2주표면 사이에서 연장되는 연장 홀을 갖추고, 이 연장 홀이 서로 대향하는 제1 및 제2연장 엣지를 갖는 지지부재와;
    연장 홀의 제1엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제1외부연결 터미널;
    연장 홀의 제2엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제2외부연결 터미널;
    지지부재의 제1주표면상에 제공되고, 연장 홀에 대응하는 영역에 제공된 연결패드를 포함하는 반도체칩;
    연결패드를 각각 제1 및 제2외부연결 터미널의 타단에 전기적으로 연결하는 제1 및 제2연결배선 및;
    연장 홀에 채워지는 절연재료를 구비하여 구성된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 제1 및 제2외부연결 터미널이 지지부재를 통해 연장되어, 타단이 지지부재의 제1주표면상에 놓이고, 제1 및 제2연결 배선이 지지부재의 제1주표면상에 제공되어, 지지부재와 반도체칩 사이에 놓이는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 제1 및 제2외부연결 터미널의 타단이 지지부재의 제2주표면상에 놓이고, 제1 및 제2연결 배선이 지지부재의 제2주표면상에 제공되는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 홀과 유사한 홀의 적어도 하나의 쌍이 지지부재에 형성되어 서로에 대해 대향하고, 홀이 지지부재의 측면을 따라 인접하여 연장되는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 제1 및 제2연결 배선이 홀 위에 교대로 배열되는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 지지부재가 테이프인 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 지지부재와 반도체칩 사이에 제공되는 완충부재를 더 구비하여 구성된 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 제1 및 제2연결 배선이 Au로 도금된 Cu 박판으로 이루어진 것을 특징으로 하는 반도체장치.
  9. 지지기판상에 제공된 반도체칩과 함께 반도체장치를 형성하는데 이용되는 지지기판에 있어서,
    제1 및 제2주표면과, 제1 및 제2주표면 사이에서 연장되는 연장 홀을 갖추고, 이 연장 홀이 서로 대향하는 제1 및 제2연장 엣지를 갖는 지지부재와;
    연장 홀의 제1엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제1외부연결 터미널;
    연장 홀의 제2엣지를 따라 제공되고, 각각 지지부재의 제2주표면상에 위치된 일단을 갖춘 다수의 제2외부연결 터미널 및;
    도전재료로 형성되고, 각각 제1 및 제2외부연결 터미널의 일단에 연결된 제1단과, 홀 위에 위치된 제2단을 갖춘 제1 및 제2연결 배선을 구비하여 구성된 것을 특징으로 하는 지지기판.
  10. 제9항에 있어서, 제1 및 제2외부연결 터미널이 지지부재를 통해 연장되어, 각 제1 및 제2외부연결 터미널의 타단이 지지부재의 제1주표면상에 놓이고, 제1 및 제2연결 배선이 지지부재의 제1주표면상에 제공되는 것을 특징으로 하는 지지기판.
  11. 제9항에 있어서, 각 제1 및 제2외부연결 터미널의 타단이 지지부재의 제2주표면상에 놓이고, 제1 및 제2연결 배선이 지지부재의 제2주표면상에 제공되는 것을 특징으로 하는 지지기판.
  12. 제9항에 있어서, 홀과 유사한 홀의 적어도 하나의 쌍이 지지부재에 형성되어서로에 대해 대향하고, 홀이 지지부재의 측면을 따라 인접하여 연장되는 것을 특징으로 하는 지지기판.
  13. 제9항에 있어서, 제1 및 제2연결 배선이 홀 위에 교대로 배열되는 것을 특징으로 하는 지지기판.
  14. 제9항에 있어서, 지지부재가 테이프인 것을 특징으로 하는 지지기판.
  15. 제9항에 있어서, 제1 및 제2연결 배선이 Au로 도금된 Cu 박판으로 이루어진 것을 특징으로 하는 지지기판.
  16. 제9항에 있어서, 제1 및 제2연결 배선의 제2단이 홀을 브릿지하고, 각 제1 및 제2연결 배선이 홀 위의 제2단 가까이 위치된 오목부를 갖는 것을 특징으로 하는 지지기판.
KR1020020009055A 2001-02-23 2002-02-20 반도체장치와 이에 이용되는 지지기판 KR20020069128A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00048002 2001-02-23
JP2001048002A JP2002252304A (ja) 2001-02-23 2001-02-23 半導体装置およびこれに用いられる支持基板

Publications (1)

Publication Number Publication Date
KR20020069128A true KR20020069128A (ko) 2002-08-29

Family

ID=18909337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020009055A KR20020069128A (ko) 2001-02-23 2002-02-20 반도체장치와 이에 이용되는 지지기판

Country Status (6)

Country Link
US (1) US6608387B2 (ko)
EP (1) EP1235273A3 (ko)
JP (1) JP2002252304A (ko)
KR (1) KR20020069128A (ko)
CN (1) CN1295780C (ko)
TW (1) TW541673B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
US20120199960A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Wire bonding for interconnection between interposer and flip chip die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
JPH0878473A (ja) * 1994-09-06 1996-03-22 Hitachi Cable Ltd 半導体装置
KR19980084278A (ko) * 1997-05-22 1998-12-05 김영환 마이크로-볼 그리드 어레이 패키지
JPH10340968A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体装置及び配線テープ
US6054773A (en) * 1997-03-28 2000-04-25 Sony Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311056A (en) 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
US6169329B1 (en) 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
JP2982703B2 (ja) * 1996-09-05 1999-11-29 ソニー株式会社 半導体パッケージ及びその製造方法
JPH10144723A (ja) * 1996-11-12 1998-05-29 Hitachi Ltd 半導体装置の製造方法
JPH10289932A (ja) * 1997-02-17 1998-10-27 Seiko Epson Corp キャリアフィルム及びそれを使用した集積回路装置
TW467401U (en) 1997-03-21 2001-12-01 Rohm Co Ltd Lead frame and the semiconductor device utilizing the lead frame
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JPH1187409A (ja) * 1998-06-30 1999-03-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3424581B2 (ja) * 1999-01-26 2003-07-07 日立電線株式会社 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
JPH0878473A (ja) * 1994-09-06 1996-03-22 Hitachi Cable Ltd 半導体装置
US6054773A (en) * 1997-03-28 2000-04-25 Sony Corporation Semiconductor device and method of manufacturing the same
KR19980084278A (ko) * 1997-05-22 1998-12-05 김영환 마이크로-볼 그리드 어레이 패키지
JPH10340968A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体装置及び配線テープ

Also Published As

Publication number Publication date
US20020125560A1 (en) 2002-09-12
CN1372315A (zh) 2002-10-02
TW541673B (en) 2003-07-11
US6608387B2 (en) 2003-08-19
EP1235273A3 (en) 2003-11-19
CN1295780C (zh) 2007-01-17
EP1235273A2 (en) 2002-08-28
JP2002252304A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
US6476500B2 (en) Semiconductor device
KR100426825B1 (ko) 반도체 장치
US6853058B2 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
US8330264B2 (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
JP3383398B2 (ja) 半導体パッケージ
US20040195682A1 (en) Semiconductor device
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JP2002076057A5 (ko)
US6992395B2 (en) Semiconductor device and semiconductor module having external electrodes on an outer periphery
EP1466357B1 (en) Surface mounted package with die bottom spaced from support board
KR20080073739A (ko) 적층형 마이크로전자 패키지
WO1992005583A1 (en) Semiconductor device having many lead pins
KR940008061A (ko) 기판상의 칩 어셈블리 및 이의 제조 방법
US20080116590A1 (en) Semiconductor device
KR19990069438A (ko) 칩 스택 패키지
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
KR20020069128A (ko) 반도체장치와 이에 이용되는 지지기판
US20080251948A1 (en) Chip package structure
US6674163B1 (en) Package structure for a semiconductor device
US20050009243A1 (en) Semiconductor device and method of manufacturing the same, cirucit board, and electronic instrument
CN111106097B (zh) 膜上芯片封装件
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP2734684B2 (ja) 半導体素子パッケージ
US20030057569A1 (en) Semiconductor device
KR100309460B1 (ko) 적층형칩사이즈패키지및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration