KR20020066578A - 질화물반도체 소자에 사용되는 오믹금속전극 제조방법 - Google Patents

질화물반도체 소자에 사용되는 오믹금속전극 제조방법 Download PDF

Info

Publication number
KR20020066578A
KR20020066578A KR1020010006826A KR20010006826A KR20020066578A KR 20020066578 A KR20020066578 A KR 20020066578A KR 1020010006826 A KR1020010006826 A KR 1020010006826A KR 20010006826 A KR20010006826 A KR 20010006826A KR 20020066578 A KR20020066578 A KR 20020066578A
Authority
KR
South Korea
Prior art keywords
layer
metal electrode
ohmic metal
nitride semiconductor
type
Prior art date
Application number
KR1020010006826A
Other languages
English (en)
Inventor
장자순
성태연
박성주
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020010006826A priority Critical patent/KR20020066578A/ko
Priority to US09/840,171 priority patent/US6326294B1/en
Publication of KR20020066578A publication Critical patent/KR20020066578A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 p형 오믹금속전극은, 종래의 Au 대신에 Ru와 RuOx를 커버층으로 사용함으로써, 대기중의 산소, 탄소 및 H2O 등과 같은 오염원의 침입을 효과적으로 방지하였고, 접촉층-질화물반도체 계면에 안정한 금속-갈륨 금속간화합물(Metal-Ga intermetallic phase)이 형성되도록 하였다. 본 발명에 따른 n형 오믹금속전극은, 종래의 Ni이나 Pt 대신에 Ru를 확산장벽으로 사용함으로써, 열처리 시에 오믹특성에 도움이 되는 티타늄 질화물과 같은 금속-질화물 상(phase)이 계면의 붕괴없이 효과적으로 형성되도록 하였다. 본 발명에 의하면, 종래보다 전기적, 광학적, 열적 특성이 우수한 소자를 만들 수 있다.

Description

질화물반도체 소자에 사용되는 오믹금속전극 제조방법{Fabrication method of ohmic metal electrode for use in nitride compound semiconductor devices}
본 발명은 질화물반도체 소자에 사용되는 오믹금속전극 제조방법에 관한 것으로서, 특히 Ru 및 RuOx 를 커버층으로 사용하는 p형 오믹금속전극 제조방법에 관한 것이다. 또한, 본 발명은 Ru를 확산방지막으로 사용하는 n형 오믹금속전극 제조방법에 관한 것이기도 하다. 여기서, 질화물반도체라 함은 AlxInyGa1-(y+x)N 을 말한다(0≤x≤1, 0≤y≤1, x + y ≤1).
질화물반도체 기반의 청/녹색 및 백색 발광다이오드(Light Emitting Diode, LED), 자외선 검출기(UV detector) 및 레이저 다이오드(Laser Diode, LD) 등과 같은 광전자 소자와, HEMT(High Electron Mobility Transistor), MISFET(Metal-Insulator-Semiconductor Field Effect Transistor), HBT (Heterostructure Biopolar Transistor) 등과 같은 전자소자 등의 제작에 있어서의 핵심기술 중의 하나가 오믹접촉(ohmic contact)에 관한 것이다.
현재 질화물반도체 기반의 광소자 및 전자소자에 사용되는 p형 오믹금속전극은, Ni/Au 구조와 같이 대부분 Au를 커버층(cover layer)으로 사용하고 있다. 그러나, 이 경우 대기중의 산소를 비롯한 여러 오염원들이 Au로 이루어진 커버층을 통하여 그 하부의 접촉층(contact layer)까지 침투하여 접촉층-질화물반도체 계면에 산화 오염층이 형성됨으로써, 열처리 시에 p형 오믹금속전극의 열적·구조적 안정성의 퇴화 및 이로 인한 전기적·열적·광학적 특성의 저하가 큰 문제로 대두되어 왔다.
n형 오믹금속전극의 경우에는, Ti을 접촉층으로 하는 오믹금속전극이 일반적으로 많이 사용되어 왔다. 그러나, 열처리 시에 접촉층과 질화물반도체 사이에 불필요한 상호반응이 일어나, 우수한 전기적 특성에도 불구하고 열적 특성은 좋지 않았다. 이를 극복하고자 Ti/Al/Ni/Au 또는 Ti/Al/Pt/Au 등과 같이 Ti/Al 과 Au 사이에 Ni 이나 Pt로 이루어지는 확산장벽층을 사용하였으나, 만족할 만한 효과는 거두지 못하였다.
특히, Au을 기반으로 하는 p형 오믹금속전극의 경우, 광소자에 발생된 광자(photon)가 Au에 흡수되는 문제로 말미암아, 광출력 특성이 현저하게 나빠지는 문제가 발생하였다.
질화물반도체 기판의 레이저 다이오드 개발 시 가장 해결해야 할 핵심사항들 중 하나가 바로 낮은 저항·높은 빛의 투과율·열적 안정성을 갖는 오믹금속전극을 개발하는 것이다. 그러나, 금을 배제한 p형 오믹금속전극(Au-free p-ohmic metal electrode)에 관련된 선행기술은 아직 국내외 특허상 등록된 것이 없으며, 현재까지의 이와 관련하여 발표된 연구는 다음과 같다.
미국 에스.제이.피어톤(S.J. Pearton) 그룹에서 1998년에 미국물리학회지에 W 및 WSi 물질을 이용하여 p형 GaN 상에 오믹접촉층을 형성하는 내용을 발표하였다(참고자료: Applied Physics Letters 73, 942, 1998). 여기서는, 열적 안정성 및 전기적 특성이 우수한 오믹접촉층을 개발하는 것을 목적으로 하였다. 그러나, 발표된 내용을 보면, 열적 안정성은 매우 우수하였지만, 전기적 특성을 결정하는 비접촉저항(specific contact resistance)이 광소자 개발에 적합한 최소 영역인 10-4Ωcm2에도 훨씬 못 미치는 10-2Ωcm2의 값을 가졌다.
일본 무라카미 그룹에서는 1999년에 미국물리학회지에 Ta/Ti 접촉 시스템에 관하여 발표하였다(참고자료: Applied Physics Letters 74, 275, 1999). 여기에 발표된 내용에 따르면, 비접촉저항은 약 10-5Ωcm2로 상당히 우수하였지만, 상온에서 안정하지 않은 문제점을 가지고 있었다.
이 밖에도 여러 가지 다른 구조를 갖는 오믹금속전극에 관한 연구보고는 있었으나, 아직까지 소자에 응용될 수 있을 정도로 우수한 결과가 발표된 적은 없는 실정이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, Ru 및 RuOx 를 커버층으로 사용함으로써 상술한 종래의 문제를 해결할 수 있는 p형 오믹금속전극 제조방법을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, Ru을 확산방지막으로 사용함으로써 상술한 종래의 문제를 해결할 수 있는 n형 오믹금속전극 제조방법을 제공하는 데 있다.
도 1a 및 도 1b는 본 발명의 제1 실시예에 따른 p형 오믹금속전극 제조방법을 설명하기 위한 단면도들;
도 2a 내지 도 2c는 실시예 1에서 접촉층으로서 Pt, Pd, Ni를 각각 사용한 경우에 대한 열처리 전의 전류-전압 곡선이고, 도 3a 내지 도 3c는 600℃에서 2분간 열처리 후의 전류-전압 곡선;
도 4는 실시예 1에서의 RuOx층의 존재를 오제전자분광기(Auger Electron Spectroscopy, AES)로 확인한 결과 그래프;
도 5는 실시예 1에서 접촉층이 Pt인 경우에 Pt-Ga 금속간화합물층의 존재를 확인한 글랜싱 X-선 회절(glancing x-ray diffraction, GXRD) 그래프;
도 6은 실시예 1에서 접촉층이 Pt인 경우에 빛의 투과율을 측정한 그래프;
도 7은 실시예 1에서 접촉층이 Pt인 경우에 600℃에서 열처리하여 열적 안정성을 측정한 그래프;
도 8a 및 도 8b는 본 발명의 제2 실시예에 따른 n형 오믹금속전극 제조방법을 설명하기 위한 단면도들;
도 9a는 실시예 2에서의 열처리 전의 전류-전압 곡선이고, 도 9b는 열처리 후의 전류-전압 곡선;
도 10은 Ti/Al/Ru/Au 오믹금속전극에서 열적 안정성 평가 시험을 오믹 접촉이 형성되는 온도인 600 ℃에서 시행한 결과를 나타내는 그래프;
도 11a 및 도 11b는 본 발명의 제3 실시예에 따른 p형 오믹금속전극 제조방법을 설명하기 위한 단면도들;
도 12a 및 도 12b는 본 발명의 제4 실시예에 따른 n형 오믹금속전극 제조방법을 설명하기 위한 단면도들;
도 13a 및 도 13b는 Pt/Ru/RuOx 시스템의 p형 오믹금속전극과 Ti/Al/Ru/Au 시스템의 n형 오믹금속전극이 적용된 본 발명에 따른 MQW(multi quantum well) LED와, Ni/Au 시스템의 p형 오믹금속전극과 Ti/Al 시스템의 n형 오믹금속전극이 적용된 종래의 LED에 대한 전류-전압 및 전류-출력 그래프를 각각 나타낸 도면들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 오믹금속전극 제조방법은, p형 질화물반도체 상에 접촉층 및 Ru층을 순차적으로 형성하고, 산소함유분위기에서 열처리하는 단계를 포함하는 것을 특징으로 한다. 여기서, 산소함유분위기에서 열처리하는 것은 Ru층 표면에 RuOx층을 형성시켜주기 위한 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 예에 따른 오믹금속전극 제조방법은, p형 질화물반도체 상에 접촉층 및 Ru층을 순차적으로 형성하고, 상기 Ru층을 산소분위기에 노출시킨 후에, 열처리하는 단계를 포함하는 것을 특징으로 한다. 여기서, 상기 Ru를 산소분위기에 노출시키는 것은 상기 Ru층 표면에 자연 RuOx층을 형성시키기 위한 것이다. 이 때 상기 열처리 단계는 산소분위기이면 매우 바람직하겠지만, 이미 자연 RuOx층이 형성되어 있으므로 반드시 산소분위기에서 열처리 할 필요는 없다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 예에 따른 오믹금속전극 제조방법은, p형 질화물반도체 상에 접촉층, 금속층 및 RuOx층을 순차적으로 형성하고, 열처리하는 단계를 포함하는 것을 특징으로 한다. 여기서, 상기 RuOx층은 스퍼터링법, CVD법 또는 MBE법으로 형성할 수가 있으며, 이 경우는 그 하부의 층에 상관없이 RuOx층을 형성시킬 수가 있으므로, 상기 금속층이 반드시 Ru로 이루어질 필요는 없다.
상기 기술적 과제를 달성하기 위한 본 발명의 각 예에서 상기 접촉층은 Pt, Ti, Cr, Pd, Ni, Ta, W 또는 Mo 으로 이루어진 1층 구조 또는 이들 층의 조합으로 된 다층 구조를 가질 수 있다. 상기 접촉층이 Pt, Pd 또는 Ni로 이루어지는 경우에는 상기 열처리는 300 ~ 700 ℃의 온도범위에서 행하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 오믹금속전극 제조방법은, n형 질화물반도체 상에 접촉층, Ru층 및 도전층을 순차적으로 형성하고, 열처리하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 접촉층은 Ti, Cr, Mo, Nb, Ta 또는 W 으로 이루어지는 1층 구조 또는 이들 층의 조합으로 된 다층 구조를 가질 수 있다. 상기 접촉층이 Ti로 이루어지는 경우에는 상기 열처리는 300 ~ 800 ℃의 온도범위에서 행하는 것이 바람직하다.
이하에서, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 도면에 있어서, 동일한 참조번호는 동일 기능을 수행하는 구성요소를 나타내며 반복적인 설명은 생략한다.
[실시예 1]
도 1a 및 도 1b는 본 발명의 제1 실시예에 따른 p형 오믹금속전극 제조방법을 설명하기 위한 단면도들로서, 광소자에 적용되는 경우를 설명하기 위한 것이다.
도 1a는 접촉층(172), Ru층(173) 및 RuOx층(174)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 기판(110) 상에 n형 질화물반도체층(120), 빛을 방출하는 활성층(130) 및 p형 질화물반도체층(140)을 순차적으로 적층한 다음에 n형 질화물반도체층(120)이 노출되도록 메사식각한다.
그리고, 리프트-오프(lift-off) 방법으로 접촉층(contact layer, 172), Ru층(Ru layer, 173) 및 RuOx층(174)이 순차적으로 적층된 패턴 구조를 형성한다. 그리고, n형 오믹금속전극(160)을 형성한다.
접촉층(172)은 Pt, Ti, Cr, Pd, Ni, Ta, W 또는 Mo 으로 이루어진 1층 구조 또는 이들 층의 조합으로 된 다층 구조를 가질 수 있다. Ru층(173)은 전자빔 증착기(electron-beam evaporation system) 또는 스퍼터(sputter)를 이용하여 증착한다.
도 1b는 p형 오믹금속전극(170)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 최적의 오믹접촉상태를 만들기 위하여 적절한 분위기, 예컨대 대기, 산소, 질소 또는 아르곤 분위기 등에서 열처리를 행한다. 그러면, p형 질화물반도체층(140) 상에 접촉층-Ga 금속간화합물층(176)/접촉층(172)/Ru-접촉층 합금층(172')/Ru층(173)/RuOx층(174)의 구조를 갖는 p형 오믹금속전극(170)이 형성된다.
RuOx층(174)은 스퍼터링법, CVD법 또는 MBE법 등을 이용하여 인위적으로 형성시킬 수도 있지만, Ru층(173) 표면의 자연산화에 의하여 형성될 수도 있다. 자연 RuOx층은 Ru층(173)이 산소분위기에 노출되었을 때 형성되는데, 이 경우에는 별도의 인위적인 방법으로 RuOx층(174)을 형성시키지 않아도 된다.
인위적으로 RuOx층(174)을 형성할 경우에는 Ru층(173) 대신에 다른 금속층을 사용하여도 무방하다. RuOx층(174)이 인위적으로 증착되는 경우에는, p형 오믹금속전극(170)의 구조는 일반적으로 Ga-접촉층 금속간화합물층(176)/접촉층(172)/금속막-접촉층 합금층(172')/금속막/RuOx(174)으로 나타낼 수 있다.
경우에 따라서는, Ru층(173)을 형성시키고, 이를 산소분위기에 노출시키지 않다가, 산소분위기에서 직접 열처리함으로써 RuOx층을 형성할 수도 있다.
종래에는, p형 오믹금속전극으로서, Ni/Au, Pd/Au, Cr/Au, Pt/Au 등과 같이 Au를 커버층으로 사용하였다. 이 경우, 오믹접촉을 위한 열처리 공정에서, 대기 중에 있는 산소가 Au층으로 침투하여 접촉층과 질화물반도체층 사이의 계면을 오염시키는 문제가 발생하였다. 이로 인해, 계면의 SBH가 증가되었고, 계면에 형성된 오염원층의 오염원인 산소 또는 탄소로 인하여, 계면에 표면전하(surface charge)들이 증가하게 되면서 케리어가 오염원 층에 포획(trap)되는 문제가 발생하였다.
따라서, 오믹특성을 평가하는 가장 중요한 지표인 비접촉 저항값이 매우 높아지는 문제가 발생하였다. 또한 오염층으로 인한 계면의 거칠기(interfacial roughness)의 증가는 빛의 산란(light scattering)을 유발시키므로, 빛의 투과성(light transmittance)이 낮아져서, 고효율 광소자를 개발하는 데에 어려움이 뒤따랐다.
그리고, 열처리 시에 외부에서 확산되어 들어온 산소로 인하여 질화물반도체의 분해(dissociation)가 빨리 일어나게 되고, 이로 인하여 접촉층-질화물반도체 계면에서의 불필요한 상호반응이 일어나서, 전기적 보상영역(compensation region) 즉, 고갈영역이 증가하게되어 누설전류가 증가하게 되고, 결국 오믹금속전극이 제구실을 하지 못하게 되었다.
반면, 본 발명의 경우에는, Au 대신에 Ru와 RuOx를 커버층으로 사용함으로써 대기중의 산소, 탄소 및 H2O 등과 같은 오염원의 침입을 효과적으로 방지하였고, 접촉층-질화물반도체 계면에 안정한 금속-갈륨 금속간화합물(Metal-Ga intermetallic phase)이 형성되도록 하였다. 접촉층-갈륨 금속간화합물은 접촉층과 질화물반도체 사이의 SBH를 낮추는 작용을 하므로 오믹특성 향상에 큰 기여를 한다.
또한, 안정된 계면특성으로 인하여, 표면준위의 영향을 거의 받지 않고 표면 페르미 준위의 고정화(surface Fermi level pinning)가 일어나지 않음으로 인하여 반도체 이상펙터(ideality factor)가 1에 가깝게 되어, 금속-질화물반도체 계면에서 캐리어들의 트랩(trap)에 의한 오믹 퇴화 현상이 효과적으로 줄어든다.
나아가, 전기적으로 안정한 오믹접촉이 가능해지므로, 금속-질화물반도체 계면에서 발생되는 열에 의한 자연 배출구(native thermal sink)의 기능까지 더하게 되어 열적 특성이 우수한 소자개발이 가능하게 된다. 그리고, RuOx층의 투명성과 금속-질화물반도체 사이의 안정한 계면 때문에 빛의 투과율(light transmittance)이 크게 향상된다.
도 2a 내지 도 2c는 실시예 1에서 접촉층(172)으로서 Pt, Pd, Ni를 각각 사용한 경우에 대한 열처리 전의 전류-전압 곡선을 나타낸 것이다. 그리고, 도 3a 내지 도 3c는 600℃에서 2분간 열처리 후의 전류-전압 곡선을 나타낸 것이다. 여기서, 비접촉 저항값(specific contact resistance)이 10-5~ 10-6Ωcm2정도로 매우 낮은 값을 가짐을 알 수 있다.
전류-전압 특성을 측정하기 위한 시편은 다음과 같이 만들었다.
초음파 세척기(ultrasonic bath)를 이용하여 p형 GaN 기판을 트리클로로에틸렌(TCE), 아세톤, 메탄올 및 증류수로 60℃에서 각각 5 분씩 표면 세척한 후, TLM(transmission line model) 패턴을 형성하였다.
TLM 패턴은 TLM과 TLM 사이의 전기적 분리를 위하여 플라즈마 에칭방법으로 식각하여 메사구조를 형성한 후에, 메사구조 위에 사진식각술(photolithography)로 5에서 35㎛의 간격으로 균일하게 200 × 100㎛2크기의 직사각형 패드형태의 TLM 패턴을 형성하여 만든다.
TLM 패턴을 만든 다음에, 질화물반도체 위에 존재하는 자연산화층(native oxide)을 제거하기 위하여, B.O.E.용액에 TLM 패턴이 형성된 결과물을 1 분간 담가둔 다음, 바로 금속증기 챔버(chamber)에 샘플을 장착하였다.
그리고, 금속을 약 10-7torr의 압력에서 20 nm 두께로 증착하였다. 금속으로는 p형 GaN 기판에 오믹접촉용으로 많이 쓰이는 Pt, Pd, Ni을 사용하였다. 그리고, 그 위에 Ru을 50 nm 두께로 증착한 후, 아세톤으로 리프트오프(lift-off) 공정을 시행하여 TLM 패턴을 갖는 시편을 마련하였다. 그리고, 상기 결과물들을 급속 가열로(rapid thermal annealing, RTA)에서 대기, 산소, 질소 또는 아르곤 분위기 하에서 열처리하였다. 상기 열처리는 300 ~ 700 ℃의 온도범위에서 행하는 것이 바람직한데, 여기서는 600 ℃ 온도에서 2분간 행하였다.
도 4는 실시예 1에서의 RuOx층(174)의 존재를 오제전자분광기(Auger Electron Spectroscopy, AES)로 확인한 결과 그래프이다.
도 5는 실시예 1에서 접촉층(172)이 Pt인 경우에 Pt-Ga 금속간화합물층(176)의 존재를 확인한 글랜싱 X-선 회절(glancing x-ray diffraction, GXRD) 그래프이다. 열처리는 600 ℃에서 행해졌으며, p형 오믹금속전극(170)은 p형 질화물반도체 상에 Pt-Ga 금속간화합물층/Pt/Ru-Pt 합금층/Ru/RuOx이 적층된 구조를 갖는다. 도 5를 참조하면, Pt-Ga 금속간화합물은 Ga3Pt5임을 알 수 있다.
도 6은 실시예 1에서 접촉층(172)이 Pt인 경우에 빛의 투과율을 측정한 것이다. 투과율은 자외선 스펙트럼 분석기(UV spectrum analyzer)를 이용하여 관찰하였다. 도 6을 참조하면, 600℃에서 열처리 후에, 투과율이 거의 90 %에 도달한다는 것을 알 수 있다.
도 7은 실시예 1에서 접촉층(172)이 Pt인 경우에 600℃에서 열처리하여 열적 안정성을 측정한 그래프이다. 도 7을 참조하면, 열적 안정성이 매우 우수하다는 것을 알 수 있다.
[실시예 2]
도 8a 및 도 8b는 본 발명의 제2 실시예에 따른 n형 오믹금속전극 제조방법을 설명하기 위한 단면도들이다.
n형 오믹금속전극(160)을 형성하는 방법은 다음과 같다.
먼저, n형 질화물반도체층(120) 상에 리프트-오프(lift-off) 방법으로 Ti/Al 2중층으로 된 접촉층(162), Ru층(163) 및 Au층(164)이 순차적으로 적층된 패턴 구조를 형성한다. 다음에, 최적의 오믹접촉상태를 만들기 위하여 적절한 분위기, 예컨대 대기, 산소, 질소 또는 아르곤 분위기 등에서 열처리를 행한다. 그러면, n형 질화물반도체층(120) 상에 TiN층(166)/Al-Ti 합금층(162')/Ru층(163)/Au층(164) 의구조를 갖는 n형 오믹금속전극(160)이 형성된다.
종래에는, n형 오믹금속전극의 확산장벽으로서 Ni이나 Pt를 많이 사용하였다. 그러나, 본 발명의 경우는 Ru를 확산장벽으로 사용한다.
본 발명에 따르면, Ru을 확산장벽으로 사용함으로써 열처리 시에 오믹특성에 도움이 되는 티타늄 질화물과 같은 금속-질화물 상(phase)이 계면의 붕괴없이 효과적으로 형성되게 된다. 따라서, 금속-질화물반도체 계면의 SBH를 낮추어 주게 된다.
금속-질화물상의 형성은 n형 질화물반도체에서 질소공공(nitrogen vacancy)을 유발시키는데, 질소공공은 도너(donor)로서 역할을 수행하므로, 결국, n형 질화물반도체 표면의 도핑농도가 실질적으로 증가되는 결과가 나타나게 된다. 따라서, 낮은 비접촉 저항을 갖는 우수한 n형 오믹금속전극을 구현할 수 있게 된다.
그리고, 열적으로 안정한 Ru으로 인하여 오믹금속전극의 열적 안정성이 크게 향상되어 소자의 신뢰성과 수명이 크게 향상되게 된다. 또한, Ru로 인한 안정된 계면이 존재하게 되어, n형 오믹금속전극은 높은 빛의 투과율을 갖게 된다.
도 9a는 실시예 2에서 열처리 전의 전류-전압 곡선을 나타낸 것이다. 이 때의 Ti, Al, Ru, Au의 두께는 각각 20 nm, 30 nm, 30 nm, 50 nm 이었다. 그리고, 도 9b는 열처리 후의 전류-전압 곡선을 나타낸 것이다. 열처리는 300 ~ 800 ℃의 온도범위에서 행하는 것이 바람직한데, 여기서는 600 ℃ 온도에서 1분간 행하였다. 도9b를 참조하면, 비접촉 저항값(specific contact resistance)이 10-5~ 10-6Ωcm2로서 매우 낮음을 알 수 있다.
도 10은 Ti/Al/Ru/Au 오믹금속전극에서 열적 안정성 평가 시험을 오믹접촉이 형성되는 온도인 600 ℃에서 시행한 결과를 나타내는 그래프이다. 도 10을 참조하면, 열적 안정성이 매우 우수하다는 것을 알 수 있다.
[실시예 3]
도 11a 및 도 11b는 본 발명의 제3 실시예에 따른 p형 오믹금속전극 제조방법을 설명하기 위한 단면도들로서, HEMT 나 MESFET 등과 같은 전자소자에 적용되는 경우를 설명하기 위한 것이다.
먼저, 기판(210) 상에 n형 질화물반도체층(220) 및 p형 질화물반도체층(240)을 순차적으로 형성한다. 그리고, p형 질화물반도체층(240) 상에 게이트 전극(290)을 형성하고, 소스/드레인 전극(270)을 형성한다. 게이트 전극(290) 및 소스/드레인 전극(270)의 형성순서는 바뀌어도 무방하다.
여기서는, 소스/드레인 전극(270) 및 게이트 전극(290) 이라는 용어를 사용하였지만, 이들은 소자에 따라서는 에미터, 베이스, 콜렉터 전극일 수도 있다. 소스/드레인 전극(270)의 형성방법은 실시예 1의 p형 오믹금속전극(170)의 형성방법과 동일하다. 또한, 도 1b의 참조부호와 유사한 참조부호는 동일한 구성요소를 나타낸다.
[실시예 4]
도 12a 및 도 12b는 본 발명의 제4 실시예에 따른 n형 오믹금속전극 제조방법을 설명하기 위한 단면도들이다. 이 경우는, 실시예 3의 경우와 달리 p형 질화물반도체층(240)을 먼저 형성하고, 그 다음에 n형 질화물반도체층(220)을 형성한 경우이다. 따라서, 게이트 전극(290) 및 소스/드레인 전극(270)은 n형 질화물반도체층(220) 상에 형성된다. 소스/드레인 전극(270)의 형성방법은 실시예 2의 n형 오믹금속전극(160)의 형성방법과 동일하다.
[비교예]
도 13a 및 도 13b는 Pt/Ru/RuOx 시스템의 p형 오믹금속전극과 Ti/Al/Ru/Au 시스템의 n형 오믹금속전극이 적용된 본 발명에 따른 MQW(multi quantum well) LED와, Ni/Au 시스템의 p형 오믹금속전극과 Ti/Al 시스템의 n형 오믹금속전극이 적용된 종래의 LED에 대한 전류-전압 및 전류-출력 그래프를 각각 나타낸 것이다.
도 13a 및 도 13b를 참조하면, 전류-전압 특성과 전류-출력 특성이 종래보다 20~30 % 정도 향상되었음을 알 수 있다.
상술한 바와 같은 본 발명에 따른 오믹금속 제조방법에 의하면, p형 오믹금속전극의 경우는 Ru 및 RuOx를 커버층으로 사용함으로써, 그리고, n형 오믹금속전극의 경우는 확산방지층으로써 Ru를 사용함으로써, 종래보다 전기적, 광학적, 열적 특성이 우수한 소자를 만들 수 있다.
본 발명에 의해 형성된 오믹금속전극의 우수한 열적, 전기적 특성에 의해서 금속-질화물반도체 계면에서의 전기적 손실이 줄어들게 되고, 이로 인해 구조적 특성상의 퇴화 (degradation)가 방지되어, 현재 실용화되지 못하고 있는 단파장 청색/녹색 레이저 다이오드 및 초고속 전자소자 개발 등에 있어서, 고품위 광소자/전자소자 개발을 구현하는 데 큰 파급효과를 미치게 된다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (10)

  1. p형 질화물반도체 상에 접촉층 및 Ru층을 순차적으로 형성하고, 산소함유분위기에서 열처리하는 단계를 포함하는 것을 특징으로 하는 오믹금속전극 제조방법.
  2. p형 질화물반도체 상에 접촉층 및 Ru층을 순차적으로 형성하고, 상기 Ru층을 산소분위기에 노출시킨 후에, 열처리하는 단계를 포함하는 것을 특징으로 하는 오믹금속전극 제조방법.
  3. p형 질화물반도체 상에 접촉층, 금속층 및 RuOx층을 순차적으로 형성하고, 열처리하는 단계를 포함하는 것을 특징으로 하는 오믹금속전극 제조방법.
  4. 제3항에 있어서, 상기 RuOx층을 스퍼터링법, CVD법 또는 MBE법으로 형성하는 것을 특징으로 하는 오믹금속전극 제조방법.
  5. 제3항에 있어서, 상기 금속층이 Ru로 이루어지는 것을 특징으로 하는 오믹금속전극 제조방법.
  6. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 접촉층이 Pt, Ti, Cr, Pd, Ni, Ta, W 또는 Mo 으로 이루어진 1층 구조 또는 이들 층의 조합으로 된 다층구조를 갖는 것을 특징으로 하는 오믹금속전극 제조방법.
  7. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 접촉층이 Pt, Pd 또는 Ni로 이루어지고, 상기 열처리가 300 ~ 700 ℃의 온도범위에서 행해지는 것을 특징으로 하는 오믹금속전극 제조방법.
  8. n형 질화물반도체 상에 접촉층, Ru층 및 도전층을 순차적으로 형성하고, 열처리하는 단계를 포함하는 것을 특징으로 하는 오믹금속전극 제조방법.
  9. 제8항에 있어서, 상기 접촉층이 Ti, Cr, Mo, Nb, Ta 또는 W 으로 이루어지는 1층 구조 또는 이들 층의 조합으로 된 다층 구조를 갖는 것을 특징으로 하는 오믹금속전극 제조방법.
  10. 제8항에 있어서, 상기 접촉층이 Ti로 이루어지고, 상기 열처리가 300 ~ 800 ℃의 온도범위에서 행해지는 것을 특징으로 하는 오믹금속전극 제조방법.
KR1020010006826A 2000-04-27 2001-02-12 질화물반도체 소자에 사용되는 오믹금속전극 제조방법 KR20020066578A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010006826A KR20020066578A (ko) 2001-02-12 2001-02-12 질화물반도체 소자에 사용되는 오믹금속전극 제조방법
US09/840,171 US6326294B1 (en) 2000-04-27 2001-04-24 Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010006826A KR20020066578A (ko) 2001-02-12 2001-02-12 질화물반도체 소자에 사용되는 오믹금속전극 제조방법

Publications (1)

Publication Number Publication Date
KR20020066578A true KR20020066578A (ko) 2002-08-19

Family

ID=27694093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010006826A KR20020066578A (ko) 2000-04-27 2001-02-12 질화물반도체 소자에 사용되는 오믹금속전극 제조방법

Country Status (1)

Country Link
KR (1) KR20020066578A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030075748A (ko) * 2002-03-20 2003-09-26 학교법인 포항공과대학교 갈륨나이트라이드계 반도체를 이용한 자외선 검출 소자 및그 제조방법
KR100649496B1 (ko) * 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036068A (ko) * 1996-11-15 1998-08-05 김광호 강유전체 기억장치에서 콘택 장벽 형성 방법
KR19990087549A (ko) * 1996-03-07 1999-12-27 헤이그 도널드 이. 오스뮴 정류성 쇼트키 및 오믹 접합과 탄화규소상의 텅스텐/ 탄화텅스텐/ 탄화티타늄 오믹 콘택
JP2000101100A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2000195818A (ja) * 1998-10-26 2000-07-14 Ind Technol Res Inst 半導体のオ―ム・コンタクト及びその製作方法
KR20010065297A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 캐패시터 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087549A (ko) * 1996-03-07 1999-12-27 헤이그 도널드 이. 오스뮴 정류성 쇼트키 및 오믹 접합과 탄화규소상의 텅스텐/ 탄화텅스텐/ 탄화티타늄 오믹 콘택
KR19980036068A (ko) * 1996-11-15 1998-08-05 김광호 강유전체 기억장치에서 콘택 장벽 형성 방법
JP2000101100A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2000195818A (ja) * 1998-10-26 2000-07-14 Ind Technol Res Inst 半導体のオ―ム・コンタクト及びその製作方法
KR20010065297A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 캐패시터 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030075748A (ko) * 2002-03-20 2003-09-26 학교법인 포항공과대학교 갈륨나이트라이드계 반도체를 이용한 자외선 검출 소자 및그 제조방법
KR100649496B1 (ko) * 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US7331566B2 (en) 2004-09-14 2008-02-19 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US7807521B2 (en) 2004-09-14 2010-10-05 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6326294B1 (en) Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
KR100348269B1 (ko) 루데니움 산화물을 이용한 쇼트키 콘택 방법
JP5047110B2 (ja) 光デバイス製造方法
EP1810351B1 (en) Gan compound semiconductor light emitting element
JP5183913B2 (ja) 半導体装置の製造方法
US6531383B1 (en) Method for manufacturing a compound semiconductor device
US7037817B2 (en) Semiconductor device and method for fabricating the same
US20110070674A1 (en) Gallium nitride-based iii-v group compound semiconductor device and method of manufacturing the same
KR20050034155A (ko) 질화물계 발광소자 및 그 제조방법
JP2015103768A (ja) n型負電極の形成方法、およびIII族窒化物半導体発光素子
US20040175853A1 (en) Semiconductor device and method for fabricating the same
KR20050095721A (ko) III - V 족 GaN 계 화합물 반도체 발광소자 및 그제조방법
KR20020066578A (ko) 질화물반도체 소자에 사용되는 오믹금속전극 제조방법
CN116435417B (zh) 具有栅极自发光功能的氮化镓器件和制备方法
KR100764458B1 (ko) 전극층, 이를 구비하는 발광소자 및 전극층 제조방법
KR100663904B1 (ko) 질화물계 반도체의 피형 전극
US20230215985A1 (en) Light-emitting device and method for producing the same
KR20010097906A (ko) 오믹 접촉용 금속박막 및 그 제조방법
JP2010219384A (ja) Iii族窒化物半導体からなる半導体装置、およびその製造方法
KR100329280B1 (ko) 광전자/전자 소자의 오믹접촉 향상을 위한 2단계 하이브리드표면개질 방법
CN116364768A (zh) 一种p-GaN欧姆接触电极及其制备方法和电子元件
JP2010192558A (ja) 電子デバイス及びオーミック電極形成方法
KR100589645B1 (ko) 산화아연계 발광소자 및 그 제조방법
KR950001165B1 (ko) 화합물 반도체소자 및 그 제조방법
JP2014239082A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application