KR19980036068A - 강유전체 기억장치에서 콘택 장벽 형성 방법 - Google Patents

Abstract

주변 회로 지역의 제1 금속과 셀 지역의 캐패시터의 상부 전극위의 콘택 구조를 다르게 하여 강유전체의 극성값이 퇴화되는 것을 막아주는 강유전체 기억장치의 콘택 장벽 형성 방법을 개시한다.

캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치 제조 공정에 있어서, 제2 금속 배선와 연결할 주변회로 지역의 제1 금속배선쪽에서만 오믹층을 증착하고, 셀 지역의 캐패시터 전극 쪽의 콘택에는 증착하지 않고 제2 금속 배선을 형성하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법을 제공한다.

따라서, 본 발명에 따르면, 주변 회로 지역의 제1 금속배선과 셀 지역의 캐패시터의 상부 전극위의 콘택 구조를 다르게 하여 즉, 제1 금속 배선위의 콘택과는 달리 캐패시터의 상부 전극 위의 캐패시터에서는 오믹층(Ti)을 제거하면 강유전체의 극성값이 퇴화되는 현상을 방지할 수 있다.

Description

강유전체 기억장치에서 콘택 장벽 형성 방법

본 발명은 강유전체 기억장치의 제조 공정에 관한 것으로, 특히 강유전체 캐패시터의 윗부분 전극의 티타늄(Ti)을 제거하여 강유전체의 극성값이 퇴화되는 것을 방지해주는 콘택 장벽 형성 방법에 관한 것이다.

최근 박막 형성 기술의 진보에 의하여 강유전체막을 이용한 불휘발성 메모리 장치에 대한 연구가 활발해지고 있다. 강유전체 메모리 장치는 강유전체막의 분극 반전 특성 및 그 잔류 분극을 이용한 것으로서 고속으로 읽기/쓰기 동작이 가능한 장점을 가지고 있다.

강유전체막의 분극 반전은 쌍극자(dipole)의 회전에 의한 것이기 때문에 다른 불활성 메모리, 예컨대 EEPROM(Electrically Erasable Programmable Read-Only Memory) 또는 플래시(flash) 메모리 장치와 비교하여 동작 속도가 104∼105 배 정도 빠르다. 또한 미세화 및 최적 설계를 통하여 쓰기 동작 속도가 수 백 내지 수십 nsec 범위로 DRAM(Dynamic Random Access Memory)에 필적하는 고속성의 실현이 가능하다. 그리고 분극 반전에 필요한 전압도 2∼5 V로서 충분하기 때문에 쓰기 동작에 10∼12 V 정도의 높은 전압이 요구되는 EEPROM 또는 플래시 메모리 장치와 달리 저전압 단일 전원으로 동작이 가능한 장점이 있다.

강유전체 기억 장치는 유전체 커패시터의 축적 전하량을 검출하는 방식과 강유전체의 자발 분극에 의한 반도체의 저항 변화를 검출하는 방식등이 있다. 이들 방식을 채용한 구체적인 예로 하나는, 강유전체 커패시터형 메모리(Ferroelectric RAM: FRAM)이고 다른 하나는, 강유전체 FET형 메모리(Metal Ferroelectric Semiconductor FET :MFSFET)이다. 전자는 1 트랜지스터와 1 커패시터인 DRAM과 같은 메모리 단위에서 불휘발성 메모리를 구현 할 수가 있고, 후자는 1 트랜지스터로 불휘발성 메모리를 구현 할 수 있다.

종래의 강유전체 캐패시터를 이용한 장치 제조 공정에 있어서 금속 배선 형성시 오믹 층(ohmic layer)으로 이용되는 Ti에 의하여 이미 형성된 강유전체의 극성(polarization)값이 퇴화(degradation)되는 현상이 나타난다.

일반적으로 사용되는 강유전체 캐패시터 제조 공정은 도 1에서와 같이, 제2 금속 콘택 형성은 주변 회로 지역의 제1 금속(3)과 셀 지역의 캐패시터의 상부 전극(8) 위에 동시에 하고, 제2 금속층을 오믹 층 Ti(5), 장벽 금속 TiN(9), 금속 배선 Al(10), 캐핑층(capping layer) TiN로 형성한다. 이때 상부 전극 Pt(8)위에 Ti(5)가 증착되어 이후 패시베이션(passivation), 어닐(anneal)등의 열처리 과정에서 Ti(5)가 Pt(8)를 통하여 PZT(7)로 확산되어 강유전체의 극성(polarlization) 값이 퇴화(degradation)되는 현상이 나타나는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 강유전체 기억장치 제조 공정시 주변 회로 지역의 제1 금속과 셀 지역의 캐패시터의 상부 전극위의 콘택 구조를 다르게 하여 강유전체의 극성값이 퇴화되는 것을 막아주는 강유전체 기억장치의 콘택 장벽 형성 방법을 제공함에 있다.

도 1은 종래 기술에 의한 강유전체 기억장치 콘택 구조의 단면도.

도 2는 본 발명에 의해 형성된 강유전체 기억장치 콘택 구조의 단면도.

도 3은 본 발명에 의해 형성된 또 다른 강유전체 기억장치 콘택 구조의 단면도.

도면의 주요 부분에 대한 부호의 설명

1 ... Ti 7 ... PZT 13 ... Ti

2 ... TiN 8 ... Pt

3 ... Al 9 ... TiN

4 ... TiN 10 ... Al

5 ... Ti 11 ... 콘택 A 부분

6 ... Pt 12 ... 콘택 B 부분

상기 과제를 달성하기 위한 본 발명의 제1 실시예는, 캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치 제조 공정에 있어서, 제2 금속 배선와 연결할 주변회로 지역의 제1 금속배선쪽에서만 오믹층을 증착하고, 셀 지역의 캐패시터 전극 쪽의 콘택에는 증착하지 않고 제2 금속 배선을 형성하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법을 제공한다.

상기 제1 금속배선을 TiN/Ti/Al/TiN/Ti의 구조로 형성한 후, 오믹층을 형성하지 않고 장벽 금속 및 금속 배선을 차례로 증착하는 순서로 진행 할 수도 있다.

상기 캐패시터의 전극 금속은 Pt, Ir 및 Ru 등 중에 어느하나를 사용한다.

상기 오믹층으로는 Ti, Ta 등 중에 어느하나를 사용한다.

상기 장벽 금속은 TiN, TaN, TiSiN 및 TaSiN 등 중에 어느하나를 사용한다.

상기 제1, 제2 금속 배선은 Al, Al 합금 및 Pt 중 어느하나를 사용한다.

상기 과제를 달성하기 위한 본 발명의 제2 실시예는, 캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치 제조 공정에 있어서, 제2 금속 배선와 연결할 주변회로 지역의 제1 금속배선쪽의 콘택과 셀 지역의 캐패시터 전극 쪽의 콘택 모두에 오믹층을 증착한 후 제1 금속배선쪽의 콘택 부위만에만 오믹층을 남기고 식각한 후, 장벽층, 금속 배선을 증착하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법을 제공한다.

상기 장벽층은 TiN, TaN, TiSiN 및 TaSiN 등 중에 어느하나를 사용한다.

캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치에 있어서, 주변 회로 지역의 제1 금속배선쪽의 콘택은 오믹층이 존재하고, 셀 지역의 캐패시터 전극 쪽의 콘택은 오믹층이 존재하지 않는 강유전체 기억장치에서 콘택 구조를 제공한다.

캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치에 있어서, 주변 회로 지역의 제1 금속배선쪽의 콘택은 오믹층과 장벽 금속이 존재하고, 셀 지역의 캐패시터 전극의 콘택은 장벽 금속만 존재하는 구조로 이루어진 강유전체 기억장치에서 콘택 구조를 제공한다.

따라서, 본 발명에 따르면, 주변 회로 지역의 제1 금속배선과 셀 지역의 캐패시터의 상부 전극위의 콘택 구조를 다르게 하여 즉, 제1 금속 배선위의 콘택과는 달리 캐패시터의 상부 전극 위의 캐패시터에서는 오믹층(Ti)을 제거하면 강유전체의 극성값이 퇴화되는 현상을 방지할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.

도 2 는 본 발명에 따른 개선된 방법으로 형성된 금속-2의 형태를 나타낸 것이다. 주변회로(periphery) 지역의 콘택 A(11)와 셀 지역의 콘택 B(12)를 동시에 형성한다. 이후 Ti(5)를 증착하고 콘택 A(11)에만 Ti(5)를 남기고 콘택 B(12)에 대해서는 식각을 실시한다. 후속 공정으로 TiN(9), Al(10)을 증착하고 제2 금속배선을 형성한다.

도 3은 또 다른 개선된 방법에 의해 형성된 제2 금속 배선의 형태를 나타낸 것이다. 제1 금속배선 형성시, 도 2와는 달리 TiN(4)/Ti(13)/Al(3)/TiN(2)/Ti(1)의 구조로 형성한다. 주변회로(periphery) 지역의 콘택 A(11)와 셀 지역의 콘택 B(12)를 동시에 형성한다. 이후 도 2와는 달리 Ti 증착을 생략하고 TiN(9), Al(10)을 증착하여 제2 금속배선을 형성한다.

본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.

따라서, 본 발명에 따르면, 주변 회로 지역의 제1 금속배선과 셀 지역의 캐패시터의 상부 전극위의 콘택 구조를 다르게 하여 즉, 제1 금속 배선위의 콘택과는 달리 캐패시터의 상부 전극 위의 캐패시터에서는 오믹층(Ti)을 제거하면 강유전체의 극성값이 퇴화되는 현상을 방지할 수 있다.

Claims (9)

1. 캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치 제조 공정에 있어서,

   제2 금속 배선와 연결할 주변회로 지역의 제1 금속배선쪽에서만 오믹층을 증착하고, 셀 지역의 캐패시터 전극 쪽의 콘택에는 증착하지 않고 제2 금속 배선을 형성하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
2. 제1항에 있어서, 상기 제1 금속배선을 TiN/Ti/Al/TiN/Ti의 구조로 형성한 후, 오믹층을 형성하지 않고 장벽 금속 및 금속 배선을 차례로 증착하는 순서로 진행하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
3. 제1항에 있어서, 상기 캐패시터의 전극 금속은 Pt, Ir 및 Ru 등 중에 어느하나를 사용하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
4. 제1항에 있어서, 상기 오믹층으로는 Ti, Ta 등 중에 어느하나를 사용하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
5. 제1항에 있어서, 상기 제1, 제2 금속 배선은 Al, Al 합금 및 Pt 중 어느하나를 사용하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
6. 캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치 제조 공정에 있어서,

   제2 금속 배선와 연결할 주변회로 지역의 제1 금속배선쪽의 콘택과 셀 지역의 캐패시터 전극 쪽의 콘택 모두에 오믹층을 증착한 후 제1 금속배선쪽의 콘택 부위만에만 오믹층을 남기고 식각한 후, 장벽 금속, 금속 배선을 증착하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
7. 제1항과 제6항에 있어서, 상기 장벽 금속은 TiN, TaN, TiSiN 및 TaSiN 등 중에 어느하나를 사용하는 것을 특징으로하는 강유전체 기억장치에서 콘택 장벽 형성 방법.
8. 캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치에 있어서,

   주변 회로 지역의 제1 금속배선쪽의 콘택은 오믹층이 존재하고, 셀 지역의 캐패시터 전극 쪽의 콘택은 오믹층이 존재하지 않는 것을 특징으로하는 강유전체 기억장치에서 콘택 구조.
9. 캐패시터의 전극으로 금속을 이용하는 강유전체 기억 장치에 있어서,

   주변 회로 지역의 제1 금속배선쪽의 콘택은 오믹층과 장벽 금속이 존재하고, 셀 지역의 캐패시터 전극의 콘택은 장벽 금속만 존재하는 구조로 이루어진 것을 특징으로하는 강유전체 기억장치에서 콘택 구조.