KR20020065981A - 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법 - Google Patents

시분할 다중화에 따른 위상 불일치 보상 장치 및 방법 Download PDF

Info

Publication number
KR20020065981A
KR20020065981A KR1020010006121A KR20010006121A KR20020065981A KR 20020065981 A KR20020065981 A KR 20020065981A KR 1020010006121 A KR1020010006121 A KR 1020010006121A KR 20010006121 A KR20010006121 A KR 20010006121A KR 20020065981 A KR20020065981 A KR 20020065981A
Authority
KR
South Korea
Prior art keywords
phase
signal
division multiplexing
time division
signals
Prior art date
Application number
KR1020010006121A
Other languages
English (en)
Other versions
KR100497351B1 (ko
Inventor
최종연
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0006121A priority Critical patent/KR100497351B1/ko
Priority to CNB011175486A priority patent/CN1172466C/zh
Priority to US09/897,731 priority patent/US6959012B2/en
Publication of KR20020065981A publication Critical patent/KR20020065981A/ko
Application granted granted Critical
Publication of KR100497351B1 publication Critical patent/KR100497351B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 다수의 신호를 시분할 다중화 하여 처리할 때, 생성시점에서의 신호들간의 위상관계와 시분할 다중화 되어 출력되는 신호들간의 위상관계의 불일치를 보상할 수 있는 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법을 개시한다.
본 발명에 따른 장치는, 다수의 신호를 시분할 다중화 하여 전송하는 시스템에서 시분할 다중화에 따른 위상 불일치를 보상하는 장치에 있어서, 위상 정보에 따라 입력되는 신호의 위상 천이가 필요한 경우에, 위상 천이 된 신호를 생성하는 위상 천이 필터를 다수의 신호수와 대응되게 구비한 위상 천이 필터 군; 시분할 다중화에 따라 다수의 신호 각각에 할당된 위상 정보를 위상 천이 필터 군으로 제공하고, 위상 천이 필터 군으로부터 전송되는 다수의 신호를 시분할 다중화 하는 다중화기를 포함한다.
따라서 다수의 신호가 생성된 시점에서의 위상관계와 시분할 다중화 후의 위상 관계는 항상 일치하게 된다.

Description

시분할 다중화에 따른 위상 불일치 보상 장치 및 방법{Apparatus for compensating phase discord according to time division multiplex and method thereof}
본 발명은 시분할 다중화 방식으로 신호를 처리하는 기술분야에 관한 것으로, 특히, 시분할 다중화에 의해 출력되어진 신호간의 위상 관계가 생성 시점에서의 위상관계와 불일치 하는 것을 보상할 수 있는 위상 보상 장치 및 방법에 관한 것이다.
시분할 다중화 방식은 잘 알려진 바와 같이 다수의 입력신호가 서로 중복되지 않도록 시간 축 상에 입력신호를 차례로 배열하여 전송하는 것이다. 이러한 시분할 다중화 방식은 하드웨어적인 복잡도를 감소하고 시스템 가격을 절감하기 위하여 다수의 전자기기에서 사용되고 있다.
예를 들어 다수의 디지털 신호를 아날로그 신호로 변환하고자 할 때, 각 디지털 신호에 대해 별도의 디지털/아날로그(이하 D/A라고 약함)변환기가 할당되도록 하드웨어를 구성할 수 있다. 그러나, 이와 같이 D/A변환기를 구비할 경우에, 하드웨어가 복잡해지고 시스템의 가격도 상승하게 된다.
따라서 시분할 다중화기를 D/A변환기의 전(前)단에 설치하고, 하나의 D/A변환기를 이용하여 다수의 디지털 신호에 대한 아날로그 신호를 얻을 수 있도록 구현할 수 있다. 즉, 다수의 디지털 신호를 시분할 다중화기에서 시간적으로 분할하여 순차적으로 D/A변환기로 제공함으로써, 하나의 D/A변환기를 이용하여 다수의 디지털 신호에 대한 아날로그 신호를 얻을 수 있다.
도 1은 상술한 바와 같이 시분할 다중화기와 하나의 D/A변환기를 구비한 장치의 예이고, 도 2는 도 1에 도시된 장치의 동작을 설명하기 위한 데이터 흐름 예이다. 도 1 및 도 2를 참조하여 기존의 시분할 다중화 방식에 의한 신호 처리에 대해 설명하면 다음과 같다.
디지털신호 생성 로직 군(100)에 포함되어 있는 제 1 내지 제 3 디지털신호 생성 로직(101, 102, 103)으로부터 각각 도 2에 도시된 바와 같이 A(A0, A1, A2, A3...), B(B0, B1, B2, B3,...), C(C0, C1, C2, C3,...) 디지털 신호가 전송되면, 다중화기(110)는 제어부(120)로부터 제공되는 제어신호에 따라 입력되는 신호를 도2에 도시된 바와 같이 시간적으로 분할(A0, B0, C0, A1, B1, C1, ...)하여 출력한다. 제어신호는 다중화기(110)로 입력되는 신호에 대한 선택 순서를 나타내는 배열 정보와 입력되는 각 신호에 대한 지연시간을 포함한다.
배열 정보는, 예를 들어 다중화기(110)에 입력되는 A, B, C 디지털 신호에 대해 상술한 바와 같이 A, B, C순으로 선택하여 전송하도록 할 경우에, 다중화기(110)가 입력되는 A 디지털 신호를 1순위로 선택하고, B 디지털 신호를 2순위로 선택하고, C 디지털 신호를 3순위로 선택하여 전송할 수 있도록 선택 순서를 지정하는 정보이다. 지연 시간은 하나의 디지털 신호를 선택한 후, 그 다음 순위에 해당되는 디지털신호를 선택하는데 있어서, 그 다음 순위에 해당되는 디지털신호의 전송 대기시간에 해당된다. 따라서, 상술한 바와 같이 A, B, C순으로 전송될 때, B 디지털 신호와 C 디지털 신호에 할당되는 지연시간은 서로 다르다. 즉, C 디지털 신호에 대한 지연시간이 B디지털 신호에 대한 지연시간 보다 길다. 지연시간은 다중화기(110), 후술할 D/A변환기(130) 및 제 1 내지 제 3 샘플 홀더(141, 142, 143)의 동작조건을 고려하여 결정된다.
D/A변환기(130)는 도 2에 도시된 바와 같이 다중화 되어 전송되는 디지털 신호를 아날로그 신호로 변환하여 제 1 내지 제 3 샘플 홀더(141∼143)로 동시에 전송한다. 제 1 내지 제 3 샘플 홀더(141∼143)는 다중화기(110)에서 시분할 다중화하면서 발생되는 각각의 샘플 홀드 신호에 의해 인가되는 신호 중 해당되는 신호를 도 2에 도시된 바와 같이 샘플링하고 홀드 한다. 즉, 제 1 샘플 홀더(141)는 A0, A1, A2, A3 등 아날로그 신호로 변환된 A 신호들을 샘플링 및 홀드 한다. 제 2 샘플 홀더(142)는 B0, B1, B2, B3 등 아날로그 신호로 변환된 B신호를 샘플링 및 홀드 한다. 제 3 샘플 홀더(143)는 C0, C1, C2, C3 등 아날로그 신호로 변환된 C신호를 샘플링 및 홀드 한다.
제 1 내지 제 3 샘플 홀더(141∼143)에서 샘플링 및 홀드된 신호는 각각 제 1 내지 제 3 로우패스필터(LPF)(151∼153)로 전송된다. 제 1 내지 제 3 로우패스필터(151∼153)는 인가되는 신호에 포함되어 있는 고주파 성분을 제거한 신호를 출력한다. 제 2 및 제 3 로우패스필터(152, 153)에서 출력되는 출력 2, 출력 3은 도 2에 도시된 바와 같이 다중화기(110)에서 시분할하기 위하여 가해졌던 지연시간이 그대로 유지된 상태로 출력된다.
이와 같이 시분할 다중화 후에 얻어지는 출력신호들은 시분할 다중화에 따른 위상 지연 효과로, 생성시점에서 각 디지털 신호간의 위상 관계와 시분할 다중화 된 후 각 디지털 신호간의 위상 관계가 일치하지 않게 되어 제 1 내지 제 3 로우패스필터(151∼153)에서 출력되는 출력1, 2, 3을 이용한 결과에 오류가 발생되게 된다.
예를 들어 프로젝션 텔레비전의 경우에 컨버젼스(convergence)를 제어하기 위하여, RGB 각각의 신호에 대해 수평과 수직으로 총 6개의 제어신호를 이용하는데, 이 제어신호를 도 1에서와 같이 시분할 다중화 하여 제공할 경우에, 각 제어신호에 상술한 바와 같이 시분할 다중화에 따른 지연효과가 존재하게 된다. 따라서 생성시점에서의 RGB 각각의 신호들간의 위상 관계와 시분할 다중화 후의 RGB 각각의 신호들간의 위상 관계가 불일치하고, 수평 및 수직간의 위상도 불일치하게 되어결과적으로 컨버젼스 불일치가 발생되게 된다.
본 발명은 상술한 문제를 해결하기 위하여, 다수의 신호를 시분할 다중화 하여 처리할 때, 생성시점에서의 신호들간의 위상관계와 시분할 다중화 되어 출력되는 신호들간의 위상관계의 불일치를 보상할 수 있는 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 다수의 신호를 시분할 다중화 하여 전송하는 시스템에서 시분할 다중화에 따른 위상 불일치를 보상하는 장치에 있어서, 위상 정보에 따라 입력되는 신호의 위상 천이가 필요한 경우에, 위상 천이 된 신호를 생성하는 위상 천이 필터를 다수의 신호수와 대응되게 구비한 위상 천이 필터 군; 시분할 다중화에 따라 다수의 신호 각각에 할당된 위상 정보를 위상 천이 필터 군으로 제공하고, 위상 천이 필터 군으로부터 전송되는 다수의 신호를 시분할 다중화 하는 다중화기를 포함하는 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 따른 방법은, 다수의 신호를 시분할 다중화 하여 전송하는 시스템에서 시분할 다중화에 따른 위상 불일치를 보상하는 방법에 있어서, 시분할 다중화를 위해 다수의 신호에 대한 선택신호를 생성하는 단계; 선택신호에 의해 선택될 신호에 대한 소정의 위상정보를 발생하는 단계; 소정의 위상정보에 의해 신호에 대한 위상 천이가 필요한 경우에는 위상 천이 된 신호를 생성하고, 위상 천이가 필요하지 않은 경우에는 신호를 생성하는 단계; 위상이 천이 되지 않은 신호 또는 위상이 천이 된 신호를 시분할 다중화 하여 전송하는 단계를 포함하는 것이 바람직하다.
도 1은 시분할 다중화 기능을 갖는 기존 장치의 예이다.
도 2는 도 1에 도시된 장치의 동작을 설명하기 위한 데이터 흐름 예이다.
도 3은 본 발명에 따른 장치의 실시 예이다.
도 4는 도 3에 도시된 장치의 동작을 설명하기 위한 데이터 흐름 예이다.
도 5는 도 3에 도시된 위상 천이 필터의 상세 도이다.
도 6은 도 3에 도시된 다중화기의 상세 도이다.
이하, 첨부 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하기로 한다.
도 3은 본 발명에 따른 장치의 실시 예로서, 디지털 신호 생성 로직 군(300), 위상 천이 필터 군(310), 다중화기(320), 제어부(330), D/A 변환기(340), 샘플 홀더 군(350), 로우 패스 필터 군(360)으로 구성된다.
디지털 신호 생성 로직 군(300)은 제 1 내지 제 3 디지털 신호 생성 로직(301∼303)으로 구성되어 서로 다른 3개의 디지털 신호(A, B, C)를 생성한다. 제 1 내지 제 3 디지털 신호 생성 로직(301∼303)은 외부에서 인가되는 신호에 의해 소정의 디지털 신호를 생성하도록 구성될 수도 있다. 이하에서는 제 1 내지 제 3 디지털 신호 생성 로직(301∼303)으로부터 생성되는 3개의 디지털 신호가 도 4에 도시된 데이터 흐름 예와 같이 생성될 경우를 예를 들어 설명하고자 한다. 생성된 3개의 디지털 신호는 각각 위상 천이 필터 군(310)으로 각각 전송된다.
위상 천이 필터 군(310)은 제 1 내지 제 3 위상 천이 필터(311∼313)로 구성되어 디지털 신호 생성 로직 군(300)으로부터 각각 전송되는 디지털 신호에 할당된 위상 정보에 따라 위상 천이가 필요한 신호는 위상이 천이 된 신호를 생성하고, 위상 천이가 필요하지 않은 신호는 해당되는 신호를 생성한다.
즉, 제 1 위상 천이 필터(311)는 제 1 디지털 신호 생성 로직(301)으로부터 생성된 디지털 신호에 대해 위상 천이가 필요한 경우에, 필요한 만큼 위상이 천이된 디지털 신호를 생성한다. 제 2 위상 천이 필터(312)는 제 2 디지털 신호 생성 로직(302)으로부터 생성된 디지털 신호에 대해 위상 천이가 필요한 경우에, 필요한 만큼 위상이 천이 된 디지털 신호를 생성한다. 제 3 위상 천이 필터(313)는 제 3 디지털 신호 생성 로직(303)으로부터 생성된 디지털 신호에 대해 위상 천이가 필요한 경우에, 필요한 만큼 위상이 천이 된 디지털 신호를 생성한다.
도 4에 도시된 데이터 흐름 예에 의하면, 제 1 위상 천이 필터(311)로 인가된 디지털 신호 A는 위상 천이가 필요 없는 경우로, 위상이 천이 되지 않은 디지털 신호 A0, A1, A2, A3 등이 출력되고, 제 2 위상 천이 필터(312)와 제 3 위상 천이 필터(313)는 해당되는 디지털 신호 B와 C에 대해 각각 필요한 만큼 위상이 천이 된 디지털 신호 B0', B1', B2', B3' 등과 C0", C1", C2", C3"등이 출력된다. 디지털 신호 B와 C에 대한 위상 천이 정도는 다중화기(320)로부터 제공되는 위상 정보에 의해 결정된다.
이와 같이 입력되는 디지털 신호에 대해 위상 천이를 하기 위하여 제 1 내지 제 3 위상 천이 필터(311∼313)는 도 5에 도시된 바와 같이 구성된다.
도 5를 참조하면, 제 1 내지 제 3 위상 천이 필터(311∼313)는 입력되는 디지털 신호를 지연하면서 직렬로 연결된 복수의 지연기(511_1∼511_n), ??터의 계수를 저장하는 제 1 내지 제 m 계수 저장부(512_1∼512_m), 현재 입력되는 디지털 신호와 제 1 계수 저장부(512_1)에서 제공되는 계수를 승산하는 승산기(513_1)를 비롯한 해당되는 지연기(511_1∼511_n)로부터 출력되는 디지털 신호와 해당되는 계수 저장부(512_2∼512_m)로부터 제공되는 계수를 승산하는 복수의승산기(513_2∼513_m), 승산기들(513_1∼513_m)로부터 출력되는 신호를 가산하는 가산기(514), 인가되는 위상 정보에 따라 제 1 내지 제 m 계수 저장부(512_1∼512_m)로 해당되는 필터 탭의 계수를 각각 제공하는 계수 제공부(501)로 구성된다.
상술한 복수의 지연기(511_1∼511_n)는 필터의 탭 수보다 1작은 수(탭 수-1)로 구성된다. 제 1 내지 제 m 계수 저장부(512_1∼512_m), 승산기들(513_1∼513_m)은 필터 탭 수와 동일한 수로 구성된다. 제 1 내지 제 m 계수 저장부(512_1∼512_m)는 계수 제공부(501)로부터 각각 제공되는 하나의 계수 정보를 저장한다.
계수 제공부(501)는 위상 정보단위로 필터 탭 수에 대응되는 필터 계수를 할당한 테이블 형태로 구성된다. 예를 들어, 위상 정보가 3개 존재하도록 구성한 경우에 3개의 위상 정보 각각에 대해 m개의 필터 탭에 대한 m개의 필터 계수가 존재하므로, 계수 제공부(501)는 3×m개의 필터 계수가 저장된 구조로 갖는다. 위상 정보가 16개 존재하도록 구성된 경우에 계수 제공부(501)는 16×m개의 필터 계수가 저장된 구조를 갖는다.
따라서, 제 1 위상 천이 필터(311)로부터 도 4에 도시된 바와 같이 위상이 천이 되지 않은 디지털 신호 A0, A1, A2, A3 등이 출력될 경우에, 계수 제공부(501)로부터 제공되는 필터 탭의 계수는 위상 정보가 "0"인 영역에 저장되어 있는 계수들이 제 1 내지 제 m 계수 저장부(512_1∼512_m)로 제공된다.
제 2 위상 천이 필터(312)로부터 도 4에 도시된 바와 같이 위상이 천이 된디지털 신호 B0', B1', B2', B3' 등이 출력될 경우에, 계수 제공부(501)로부터 제공되는 필터 탭의 계수는 위상 정보가 3개만 존재할 경우에 위상정보가 '1'인 영역에 할당되어 있는 계수들이 제 1 내지 제 m 계수 저장부(512_1∼512_m)로 제공된다. 이 때, 계수 제공부(501)에서의 위상 정보는 위상 정보가 0인 경우를 제외한 다른 위상 정보가 지정될 수 있다. 예를 들어, 계수 제공부(501)가 16개의 위상 정보에 대한 필터 탭 계수를 저장한 구조를 갖고, 해당되는 위상 정보가 5로 인가될 경우에, 제 2 위상 천이 필터(312)는 위상 정보 5에 할당되어 있는 필터 탭의 계수를 제 1 내지 제 m 계수 저장부(512_1∼512_m)로 제공하여 도 4에 도시된 바와 같은 B0', B1' B2', B3' 등의 디지털 신호를 출력하게 된다.
제 3 위상 천이 필터(313)도 상술한 제 2 위상 천이 필터(312)와 마찬가지로 동작하여 위상 천이 된 디지털 신호 C0", C1", C2", C3"을 출력한다. 단, 제 3 위상 천이 필터(313)에서 출력되는 디지털 신호는 제 2 위상 천이 필터(312)에 비해 더 많은 위상 천이가 이루어져야 하므로, 계수 제공부(501)가 상술한 바와 같이 3개의 위상 정보로 구성된 경우에, 위상 정보 3에 할당되어 있는 필터 탭의 계수가 제 1 내지 제 m 계수 저장부(513_1∼513_m)로 제공되어 위상 천이 된 디지털 신호를 생성하고, 계수 제공부(501)가 상술한 바와 같이 16개의 위상 정보로 구성된 경우에 위상 정보 10에 할당되어 있는 필터 탭의 계수가 제 1 내지 제 m 계수 저장부(512_1∼512_m)로 제공되어 필요한 만큼 위상 천이 된 디지털 신호 C0", C1", C2", C3"을 생성한다.
상술한 제 1 내지 제 3 위상 천이 필터(311∼313)는 폴리 페이즈 필터(polyPhase filter)로 구현할 수 있다.
다중화기(320)는 제어부(330)로부터 제공되는 제어신호에 따라 시분할 다중화에 따른 다수의 디지털 신호 각각에 할당된 위상 정보 및 샘플 홀더 군(350)의 샘플링 및 홀드를 제어하기 위한 샘플 홀드 신호를 발생하고, 위상 천이 필터 군(310)으로부터 각각 전송되는 A, B, C 디지털 신호를 도 4에 도시된 바와 같이 시분할 다중화 하여 출력한다. 즉, 다중화기(320)에서 출력되는 디지털 신호는 A0, B0', C0", A1, B1', C1", A2, B2', C2" 등의 순서로 이루어진다.
제어부(330)는 시분할 다중화를 제어하기 위한 제어신호를 다중화기(320)로 제공한다. 제공되는 제어신호는 상술한 도 1에서와 같이 시분할 다중화 시, 인가되는 다수의 디지털 신호에 대한 배열 정보 및 다수의 디지털 신호 각각에 대한 지연정보를 포함한다. 각 디지털 신호에 대한 위상 정보는 지연 정보를 토대로 사전에 설정된다.
다중화기(320)는 도 6에 도시된 바와 같이 선택신호 생성부(601), 멀티플렉서(602), 위상 정보 발생부(603), 디멀티플렉서(604), 제 1 내지 제 3 카운터(605∼607), 제 1 내지 제 3 레지스터(608∼610)로 구성된다.
선택신호 생성부(601)는 제어부(330)로부터 제공되는 제어신호에 의해 멀티플렉서(602)의 선택 동작을 제어하는 선택신호를 생성한다. 본 실시 예에서는 멀티플렉서(602)가 3개의 디지털 신호 A, B, C를 선택적으로 출력하므로, 2비트의 선택신호(S0, S1)를 생성하도록 구성된다.
선택신호 생성부(601)는 제어신호에 포함되어 있는 배열 정보와멀티플렉서(602)의 입력단자를 통해 입력되는 디지털 신호의 관계를 고려하여 생성되고, 생성되는 시점은 각 디지털 신호에 할당되어 있는 지연 정보에 의해 결정된다. 예를 들어, 선택신호 S0, S1이 "00"으로 생성되면 멀티플렉서(602)는 A디지털 신호를 선택하여 출력하고, S0, S1이 "01"로 생성되면, 멀티플렉서(602)는 B디지털 신호를 선택하여 출력하고, S0, S1이 "10"으로 생성되면, 멀티플렉서(602)는 C 디지털 신호를 선택하여 출력한다고 할 때, 멀티플렉서(602)로 제공되는 선택신호의 상태 변화는 각 디지털 신호에 할당되어 있는 지연정보에 의한다. 즉, S0, S1신호가 "00"에서 "01"로 변환되는 시점은 B디지털 신호에 할당되어 있는 지연 정보에 의한다. 본 실시 예에서는 취급하는 디지털 신호가 3개이므로, 선택신호를 2비트로 생성하는 경우를 예를 들었으나 선택신호는 다중화 대상 신호의 수에 적합하도록 변경될 수 있다.
멀티플렉서(602)는 제 1 내지 제 3 위상 천이 필터(311∼313)로부터 도 4에 도시된 바와 같이 위상이 천이 되지 않은 디지털 신호 A와 위상이 천이 된 디지털 신호 B 및 C가 인가되면, 인가되는 선택신호(S0, S1)에 의해 도 4에 도시된 바와 같이 시간적으로 분할하여 전송하는 전송부 역할을 수행한다. 따라서, 멀티플렉서(602)로부터 출력되는 디지털 신호는 A0, B0', C0", A1, B1', C1", A2, B2', C2" 등의 순서로 이루어진다.
위상 정보 발생부(603)는 선택신호 생성부(601)로부터 출력되는 선택신호 S0, S1에 따라 각 디지털 신호에 할당되어 있는 위상 정보를 발생한다. 즉, 디지털 신호 A, B, C에 대한 위상 정보를 사전에 저장하고 있다가 선택신호 S0, S1이 "00"으로 인가되면, 제 1 위상 천이 필터(311)로 A신호에 할당되어 있던 위상 정보(Ph1)를 발생한다. 선택신호 S0, S1이 "01"로 인가되면, 제 2 위상 천이 필터(312)로 B신호에 할당되어 있던 위상 정보(Ph2)를 발생한다. 선택신호 S0, S1이 "10"으로 인가되면, 제 3 위상 천이 필터(313)로 C신호에 할당되어 있던 위상 정보(Ph3)를 발생한다.
이 때, 위상 정보 발생부(603)에 설정되어 있는 위상 정보를 지연하고자 하는 지연정보가 설정되어 있으면, 제 1 내지 제 3 위상 천이 필터(311∼313)로 전송되는 위상 정보는 설정되어 있는 지연 정보만큼 변경된 위상 정보가 발생한다. 예를 들어 지연 정보가 "1"로 설정되고, 위상 정보 발생부(603)에 설정되어 있는 A 디지털 신호에 대한 위상 정보는 0으로, B 디지털 신호에 대한 위상 정보는 5로, C 디지털 신호에 대한 위상 정보는 10으로 설정되어 있는 경우에, 위상 정보 발생부(603)로부터 출력되는 Ph1은 1로, Ph2는 6으로, Ph3은 11로 각각 출력되게 된다.
디멀티플렉서(604)는 인가되는 선택신호 S0, S1에 따라 입력단자에 설정되어 있는 "1"을 제 1 내지 제 3 카운터(605∼607)중 하나의 카운터로 전송한다. 즉, S0, S1이 "00"이면, 제 1 카운터(605)로 "1"을 전송하도록 디멀티플레스 한다. 이에 따라 제 1 카운터(605)는 클럭 단자로 인가되는 클럭 신호에 동기되어 카운트를 수행한다. 1씩 카운트될 때마다, 제 1 카운터(605)는 제 1 레지스터(608)로부터 제공된 값과 비교한다. 제 1 레지스터(608)로부터 제공되는 값은 시분할 다중화 시, A 디지털 신호에 할당된 지연 정보로서, 제어부(330)로부터 제공되는 제어신호에포함되어 있는 지연 정보이다. 비교결과, 제 1 레지스터(608)로부터 공급되는 값과 카운트된 값이 동일하면, 제 1 카운터(605)는 샘플 홀드 신호를 액티브상태로 출력한다.
제 2 카운터(606) 및 제 3 카운터(607)도 제 1 카운터(605)와 동일하게 동작한다. 제 2 카운터(606)는 선택신호 S0, S1이 "01"로 생성되면 카운트를 수행하고, 제 3 카운터(607)는 선택신호 S0, S1이 "10"으로 생성되면 카운트를 수행한다. 제 2 레지스터(609)에 저장되는 지연 정보는 B신호에 대한 것이고, 제 3 레지스터(610)에 저장되는 지연 정보는 C신호에 대한 것이다.
제 1 내지 제 3 카운터(605∼607)로부터 출력되는 샘플 홀드 신호는 샘플 홀드부(350)로 각각 전송된다. 즉, 제 1 카운터(605)에서 출력되는 샘플 홀드 신호는 제 1 샘플 및 홀더(351)로 전송되고, 제 2 카운터(606)에서 출력되는 샘플 홀드 신호는 제 2 샘플 및 홀더(352)로 전송되고, 제 3 카운터(607)에서 출력되는 샘플 홀드 신호는 제 3 샘플 및 홀더(353)로 전송된다.
D/A변환기(340)는 다중화기(320)로부터 시분할 다중화 되어 전송되는 A, B, C 디지털 신호를 아날로그 신호로 변환하여 샘플 홀더 군(350)으로 전송한다.
샘플 홀더 군(350)은 제 1 내지 제 3 샘플 홀더(351∼353)로 구성되어, D/A변환기(340)로부터 전송되는 아날로그 신호 중 해당되는 신호를 샘플링 및 홀드 한다. 즉, 제 1 내지 제 3 샘플 홀더(351∼353)는 다중화기(320)로부터 각각 제공되는 해당되는 샘플 홀드 신호가 액티브 상태인 기간동안 인가되는 아날로그 신호를 샘플링 및 홀드 하여 출력한다.
제 1 샘플 홀더(351)는 도 4에 도시된 바와 같이 A 디지털 신호에 대한 아날로그 신호를 샘플링 및 홀드 하여 출력한다. 제 2 샘플 홀더(352)는 도 4에 도시된 바와 같이 B신호에 대한 아날로그 신호를 샘플링 및 홀드 하여 출력한다. 제 3 샘플 홀더(353)는 도 4에 도시된 바와 같이 C 디지털 신호에 대한 아날로그 신호를 샘플링 및 홀드 하여 출력한다. 제 1 내지 제 3 샘플 홀더(351∼353)에서 샘플링 및 홀드된 신호는 로우 패스 필터 군(360)에 구비되어 있는 해당되는 로우 패스 필터(361∼363)로 각각 전송된다. 즉, 제 1 샘플 홀더(351)에서 출력된 신호는 제 1 로우 패스 필터(361)로 전송되고, 제 2 샘플 홀더(352)에서 출력된 신호는 제 2 로우 패스 필터(362)로 전송되고, 제 3 샘플 홀더(353)에서 출력된 신호는 제 3 로우패스 필터(363)로 전송된다.
로우 패스 필터 군(360)에 구비되어 있는 제 1 내지 제 3 로우패스필터(361∼363)는 인가되는 아날로그 신호에 포함되어 있는 고주파 성분을 제거하여 출력한다. 이 때, 로우 패스 필터링 특성상 A0가 출력되는 시점에서 B0 및 C0에 해당되는 아날로그 값이 출력되게 된다. 따라서 생성시점에서의 3개의 디지털 신호의 위상 관계와 출력 1내지 3의 위상 관계는 일치하게 된다.
상술한 실시 예는 3개의 디지털 신호에 대해 설명하였으나, N개의 디지털 신호에 대해서도 구현이 가능하다. 또한, 상술한 종래 기술에서 언급한 바와 같이 프로젝션 텔레비전의 컨버젼스 제어신호를 생성하는데 본 발명에 따른 시분할 다중화 기법을 적용하면, R,G,B 및 수평과 수직 신호의 생성시점에서의 위상관계와 시분할 다중화 후 얻어지는 신호의 위상 관계가 일치되도록 보정할 수 있다. 즉, 프로젝션텔레비전의 컨버젼스를 제어하기 위해서는 6개의 신호가 필요하므로, 디지털 신호 생성 군(300)에 구비되는 디지털 신호 생성 로직을 6개 구비하고, 그에 대응되도록 위상 천이 필터 군(310), 샘플 홀더 군(350) 및 로우 패스 필터 군(360)에 구비되는 구성요소의 수를 설정하면, 상술한 바와 동일한 결과를 얻을 수 있다.
본 발명에 따른 방법은 제어부(330)로부터 제공되는 제어신호에 의해 다중화기(320)에서의 시분할 다중화를 위한 다수의 디지털 신호에 대한 선택신호 S0, S1을 생성한다. 그리고, 선택신호에 의해 선택될 신호에 대한 소정의 위상 정보를 발생한다. 소정의 위상 정보는 도 6의 위상 정보 발생부(603)에서 설명한 바와 동일하다. 소정의 위상정보에 의해 인가되는 디지털 신호에 대한 위상 천이가 필요한 경우에는 위상 천이 필터 군(310)에 구비되어 있는 해당되는 위상 천이 필터를 통해 위상 천이 된 신호를 생성하고, 위상 천이가 필요하지 않은 경우에는 해당되는 위상 천이 필터를 통해 인가된 디지털 신호를 그대로 생성한다. 그 다음, 위상이 천이 되지 않은 디지털 신호 또는 위상이 천이 된 디지털 신호를 다중화기(320)에서 시분할 다중화 하여 전송하는 방식으로 구현된다.
본 발명에 의하면, 시분할 다중화에 따른 위상 지연 효과로 생성 시점에서의 신호들간의 위상 관계와 시분할 다중화 후 신호들간의 위상 관계의 불일치를 보상함으로써, 위상 불일치로 인한 에러 발생을 방지할 수 있다. 예를 들어, 프로젝션 텔레비전에서의 컨버젼스를 제어하기 위한 신호들이 본 발명에 따라 생성시점에서의 위상 관계와 시분할 다중화 후의 위상 관계가 항상 일치되어 컨버젼스 불일치현상을 방지할 수 있다.

Claims (6)

  1. 다수의 신호를 시분할 다중화 하여 전송하는 시스템에서 상기 시분할 다중화에 따른 위상 불일치를 보상하는 장치에 있어서,
    위상 정보에 따라 입력되는 신호의 위상 천이가 필요한 경우에, 위상 천이 된 신호를 생성하는 위상 천이 필터를 상기 다수의 신호수와 대응되게 구비한 위상 천이 필터 군;
    상기 시분할 다중화에 따라 상기 다수의 신호 각각에 할당된 위상 정보를 상기 위상 천이 필터 군으로 제공하고, 상기 위상 천이 필터 군으로부터 전송되는 다수의 신호를 시분할 다중화 하는 다중화기를 포함하는 시분할 다중화에 따른 위상 불일치 보상 장치.
  2. 제 1 항에 있어서, 상기 다중화기는,
    상기 다수의 신호를 시간적으로 분할하여 전송하는 전송부;
    상기 전송부에서의 상기 다수의 신호에 대한 선택 동작을 제어하기 위한 신호를 생성하는 선택신호 생성부;
    상기 선택신호 생성부로부터 출력되는 선택신호에 의해 소정의 위상정보를 발생하여 상기 위상 천이 필터 군으로 전송하는 위상정보 발생부를 포함하는 것을 특징으로 하는 시분할 다중화에 따른 위상 불일치 보상 장치.
  3. 제 2 항에 있어서, 상기 위상정보 발생부는 지연 정보가 설정되어 있으면, 상기 소정의 위상정보를 상기 지연 정보만큼 변경하여 얻어진 위상 정보를 상기 위상 천이 필터 군으로 전송하도록 구성되는 것을 특징으로 하는 시분할 다중화에 따른 위상 불일치 보상장치.
  4. 제 1 항에 있어서, 상기 위상 천이 필터는 위상 정보별로 각 필터 탭의 계수를 저장하고, 상기 소정의 위상 정보가 인가되면 해당되는 각 필터 탭의 계수를 출력하여 입력되는 신호에 대한 필터링이 이루어지도록 하는 계수 제공부를 포함하는 것을 특징으로 하는 시분할 다중화에 따른 위상 불일치 보상장치.
  5. 다수의 디지털 신호를 시분할 다중화 한 뒤, 아날로그 신호로 변환하여 전송하는 시스템에서 상기 시분할 다중화에 따른 위상 불일치를 보상하는 장치에 있어서,
    위상 정보에 따라 입력되는 디지털 신호에 대한 위상 천이가 필요한 경우에 위상 천이된 신호를 생성하는 위상 천이 필터를 상기 다수의 디지털 신호와 대응되게 구비한 위상 천이 필터 군;
    상기 시분할 다중화에 따라 상기 다수의 디지털 신호 각각에 할당된 위상 정보를 상기 위상 천이 필터 군으로 제공하고, 상기 위상 천이 필터 군으로부터 전송되는 다수의 디지털 신호를 시분할 다중화 하는 다중화기;
    상기 다중화기로부터 출력되는 시분할 다중화 된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기;
    상기 시분할 다중화에 따라 상기 다중화기에서 발생되는 샘플 홀드 신호에 의해 상기 디지털/아날로그 변환기로부터 출력되는 아날로그 신호에서 해당되는 신호를 샘플링 및 홀드 하는 샘플 홀더를 상기 다수의 디지털 신호수만큼 구비하는 샘플 홀더 군;
    상기 샘플 홀더로부터 출력되는 샘플링 및 홀드된 신호를 로우 패스 필터링하여 상기 다수의 디지털 신호들이 생성된 시점에서의 위상관계와 일치된 위상관계를 갖는 아날로그 신호를 출력하는 로우 패스 필터를 상기 샘플 홀더의 수와 대응되게 구비한 로우 패스 필터 군을 포함하는 시분할 다중화에 따른 위상 불일치 보상 장치.
  6. 다수의 신호를 시분할 다중화 하여 전송하는 시스템에서 상기 시분할 다중화에 따른 위상 불일치를 보상하는 방법에 있어서,
    상기 시분할 다중화를 위해 상기 다수의 신호에 대한 선택신호를 생성하는 단계;
    상기 선택신호에 의해 선택될 신호에 대한 소정의 위상정보를 발생하는 단계;
    상기 소정의 위상정보에 의해 상기 신호에 대한 위상 천이가 필요한 경우에는 위상 천이 된 신호를 생성하고, 위상 천이가 필요하지 않은 경우에는 상기 신호를 생성하는 단계;
    위상이 천이 되지 않은 상기 신호 또는 상기 위상이 천이 된 신호를 시분할 다중화 하여 전송하는 단계를 포함하는 시분할 다중화에 따른 위상 불일치 보상 방법.
KR10-2001-0006121A 2001-02-08 2001-02-08 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법 KR100497351B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0006121A KR100497351B1 (ko) 2001-02-08 2001-02-08 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법
CNB011175486A CN1172466C (zh) 2001-02-08 2001-06-29 用于补偿时分复用时伴随的相位差的设备及其方法
US09/897,731 US6959012B2 (en) 2001-02-08 2001-07-03 Apparatus for compensating for phase difference attendant upon time division multiplexing and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0006121A KR100497351B1 (ko) 2001-02-08 2001-02-08 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020065981A true KR20020065981A (ko) 2002-08-14
KR100497351B1 KR100497351B1 (ko) 2005-06-23

Family

ID=19705491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0006121A KR100497351B1 (ko) 2001-02-08 2001-02-08 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법

Country Status (3)

Country Link
US (1) US6959012B2 (ko)
KR (1) KR100497351B1 (ko)
CN (1) CN1172466C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971091B1 (ko) * 2008-07-31 2010-07-16 양동훈 높이 조절식 간이 세면대

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136910A (ja) * 2003-10-31 2005-05-26 Sanyo Electric Co Ltd インターポレータ、インターポレート方法および信号処理回路
US8223798B2 (en) * 2005-10-07 2012-07-17 Csr Technology Inc. Adaptive receiver
US10050680B2 (en) * 2010-06-07 2018-08-14 Entropic Communications, Llc Method and apparatus for real time multiplexing with transmitter and antenna array elements

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2714023B2 (ja) * 1988-01-29 1998-02-16 株式会社日立製作所 画像表示装置
US5050167A (en) * 1989-08-10 1991-09-17 Bell Communications Research, Inc. Timing extraction in multiplexed multichannel high speed fiber optic transmission system
JP2741940B2 (ja) * 1990-04-02 1998-04-22 株式会社日立製作所 ディジタルコンバーゼンス補正装置
US5208545A (en) * 1991-03-27 1993-05-04 Schweitzer Engineering Laboratories Inc. Apparatus and method for eliminating phase skew in a multi-channel data acquisition system
KR0139194B1 (ko) * 1992-10-30 1998-05-15 윤종용 디지탈컨버젼스된신호의시분할출력방법및그장치
JPH0779209A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd フレーム／マルチフレーム位相補正方式
JPH0787046A (ja) * 1993-09-16 1995-03-31 Fujitsu Ltd 同期多重通信の回線設定位相調整装置
JP2630214B2 (ja) * 1993-09-17 1997-07-16 日本電気株式会社 時分割多重化装置
JP3329076B2 (ja) * 1994-06-27 2002-09-30 ソニー株式会社 ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置
DE69534666T2 (de) * 1994-07-20 2006-06-29 Nippon Telegraph And Telephone Corp. Digitaler Quadraturmodulator
US5768311A (en) * 1995-12-22 1998-06-16 Paradyne Corporation Interpolation system for fixed sample rate signal processing
JP3886159B2 (ja) * 1996-09-20 2007-02-28 トムソン コンシユーマ エレクトロニクス インコーポレイテツド タイミング復元システム
US6249670B1 (en) * 1997-01-13 2001-06-19 Telefonaktiebolaget Lm Ericsson (Publ) Signal combining device and method for radio communication
CA2291118C (en) 1997-06-13 2008-02-12 Kabushiki Kaisha Kenwood Clock regeneration circuit
JPH11239040A (ja) * 1997-12-20 1999-08-31 Matsushita Electric Ind Co Ltd ディジタルフィルタおよび通信装置
KR100294247B1 (ko) * 1999-06-19 2001-06-15 윤종용 디지탈 데이타 보간장치
KR100333704B1 (ko) * 1999-06-21 2002-04-24 박종섭 위상잡음에 따른 위상회전오류 극복을 위한 결정영역 수정회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971091B1 (ko) * 2008-07-31 2010-07-16 양동훈 높이 조절식 간이 세면대

Also Published As

Publication number Publication date
US20020105975A1 (en) 2002-08-08
KR100497351B1 (ko) 2005-06-23
CN1368806A (zh) 2002-09-11
CN1172466C (zh) 2004-10-20
US6959012B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
US4131766A (en) Digital filter bank
US5200978A (en) Process for actuation of multi-level digital modulation by a digital signal processor
EP1786103A2 (en) Sampling frequency conversion apparatus and signal switching apparatus
CA2100153C (en) Apparatus for time division multiplexed processing of frequency division multiplexed signals
US5548541A (en) Finite impulse response filter for modulator in digital data transmission system
JPH11317710A (ja) 信号発生器
US5263018A (en) Apparatus for time division multiplexed processing of plural QAM signals
KR100497351B1 (ko) 시분할 다중화에 따른 위상 불일치 보상 장치 및 방법
US4268851A (en) Signal generator
US4716577A (en) Autoequalizer
US7598893B2 (en) Digital-to-analog converter for simultaneous conversion of a plurality of digital signals
JPH08102766A (ja) ディジタル処理直交変調器
US7161989B1 (en) CIC qam modulator
US11611395B2 (en) Adaptive equalization device, adaptive equalization method, and communication device
US5970071A (en) Method and device for insertion of asynchronous data in a digital signal
US5280255A (en) Input-weighted transversal filter
WO2023135996A1 (ja) サンプリングレート変換器、サンプリングレート変換方法及び通信システム
JP5557339B2 (ja) デシメーションフィルタ及びデシメーション処理方法
JP2009232079A (ja) 補間フィルタ
KR970009447B1 (ko) 텔레비젼수상기의 영상신호 수직변환 회로
KR101265494B1 (ko) 오버 샘플링을 위한 다중 위상 필터 뱅크 시스템
JPH07154205A (ja) サンプリング周波数変換装置
EP0477989A1 (en) Control processor for memory bus configuration
JPH08288862A (ja) Ｉインタフェースにおけるデータの配置変換回路
JPH04134975A (ja) ゴースト除却装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030626

Effective date: 20050429

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee