KR20020063927A - 초전 전압용 드레인을 포함하는 부품 및 그의 제조 방법 - Google Patents

초전 전압용 드레인을 포함하는 부품 및 그의 제조 방법 Download PDF

Info

Publication number
KR20020063927A
KR20020063927A KR1020027008893A KR20027008893A KR20020063927A KR 20020063927 A KR20020063927 A KR 20020063927A KR 1020027008893 A KR1020027008893 A KR 1020027008893A KR 20027008893 A KR20027008893 A KR 20027008893A KR 20020063927 A KR20020063927 A KR 20020063927A
Authority
KR
South Korea
Prior art keywords
high impedance
layer
impedance layer
conductive structure
substrate
Prior art date
Application number
KR1020027008893A
Other languages
English (en)
Inventor
볼프강 팔
하이너 바이어
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20020063927A publication Critical patent/KR20020063927A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02921Measures for preventing electric discharge due to pyroelectricity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49005Acoustic transducer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)

Abstract

본 발명에서는 초전 전압의 무해한 유도를 위해 초전 기판 상에 하이 임피던스 층이 제공된다. 상기 층은 박막 프로세스에서 전체 표면에 걸쳐서 적층된 다음, 도전성 부품 구조물이 덮이지 않은 채 남겨지도록 구조화된다.

Description

초전 전압용 드레인을 포함하는 부품 및 그의 제조 방법{COMPONENT WITH DRAIN FOR PYROELECTRICAL VOLTAGES AND A METHOD FOR PRODUCTION THEREOF}
EP-A-0 785 620에는 초전 기판 상의 부품들이 상기 부품 구조물 위 또는 아래 전면에 걸쳐서 적층된 도전층에 의해 초전 대전에 의한 손상으로부터 보호되는 것이 공지되어있다. 이 경우, 추가 재료층이 부품 특성을 과도하게 변동시킬 수 있으며, 예컨대 전기음향 결합 또는 표면파의 전파 속도를 변동시키거나 심지어 그들의 감쇠를 초래한다는 단점이 있다.
또한, 예컨대 미앤더(meander)형 구조의 하이 임피던스 접속을 구현하기 위해 설계되는 작은 금속 스트립을 이용하여 도전성 금속 부품 구조물을 서로 도전되도록 결합시키는 것도 가능하다. 그러나 이러한 결합은 상당한 기판 면적을 필요로 하며, 이는 부품이 점차 소형화되어가는 추세에 역행하는 것이다. 또한 이러한 결합은 그 구조로 인해 제조 프로세스동안 전기 차단에 매우 민감하다. 특히 칩 상에 다수의 변환기 구조물의 복잡한 구조 및 배선을 포함할 수 있는 표면파 부품에 있어서, 보호될 부품들을 위한 공간이 충분치 않고, 사용된 기술을 통해 도체스트립의 교차가 구현될 수 없는 경우에는 상기와 같은 방식으로 모든 변환기를 보호하는 것이 때때로 불가능할 수 있다. 또한 상기 문제가 높은 부가 비용을 야기하는, 상이한 도전성 구조물의 결합을 위해 추가로 접합된 와이어 본딩에 의해서 항상 해결될 수는 없다.
초전체는 초전 효과를 나타낸다. 이러한 초전체는 전압의 생성에 의한 온도 변동에 반응한다. 이는 특히 초전 기판 상에 장착되는 부품들, 예컨대 압전 부품 또는 표면파 부품에 불리하다. 이러한 부품의, 초전 기판 상에 직접 적층되는 다소 미세한 도전 구조물들 사이에는 매우 높은 전압 또는 전계 강도가 발생할 수 있으며, 그 결과 미세 금속 구조물들 사이에 전기 플래시 오버(flash over)가 야기된다. 이 경우, 적절한 보호 조처를 취하지 않으면 상기 구조물 및 그에 따라 부품들이 손상되거나 파괴될 수 있다.
또한 높은 전계강도가 발생됨에 따라 압전 기판 재료의 특성 및 그에 따른 부품 특성이 비가역적으로 변동될 수 있고, 또는 부품이 전혀 필요없을 수도 있다. 부품 작동동안 초전 전압이 발생하면 도전 구조물 사이의 전계 또는 플래시 오버가 임펄스를 트리거시키고, 상기 임펄스는 전자 회로 내 신호 처리의 결함을 야기할 수 있다.
심한 온도 변동에 기인하는 바람직하지 않은 초전 전압은 특히 초전 기판을 포함하는 부품의 제조시 발생한다. 초전 대전에 의한 손상을 방지하는 한 공지된 방법은 제조동안 이온화 장치를 제공하는 것이다. 적당량의 유동성 전하 캐리어의제공 및 초전 기판 주변에서의 분극에 의해 기판 상의 통상 고정된 전하가 광범위하게 보상될 수 있다. 그러나 이는 기술적으로 비용이 많이 드는 방법이고, 또한 모든 제조 프로세스에 적합한 것도 아니다. 이온화 전극을 통해 전기 절연층 또는 부동화 층(passivating layer)으로 덮인 초전 표면이 더 이상 충분히 방전되지 않을 수도 있다. 또한 이온화 전극은 상이한 박막 프로세스에 대해 민감하고, 예컨대 로 프로세스(furnace process)에서 발생하는 유기적 가스 방출에 의해서도 손상될 수 있다.
도 1 내지 6은 본 발명에 따른 부품의 제조시 상이한 방법 단계를 개략적인 횡단면도로 나타낸 도면이다.
도 7은 구조화된 하이 임피던스 층을 포함하는 부품을 도시한 도면이다.
본 발명의 목적은 초전 기판을 포함하는 부품에 있어서 상기 부품의 제조시뿐만 아니라 작동중에도 초전 전압을 간단하고 무해하게 유도하는 방법을 제공하는 것이다.
상기 목적은 본 발명에 따라 청구항 제 1항에 따른 부품을 통해 달성된다. 부품의 제조 방법 및 본 발명의 바람직한 실시예들은 종속항들에 제시되어있다.
본 발명은 초전 기판 재료 상에 장착된 도전 구조물을 포함하는 부품을 제공하며, 상기 부품에서 발생하는 초전 전압은 하이 임피던스 층에 의해 무해한 방식으로 유도된다. 하이 임피던스 층의 특성은 층 두께, 도전 능력 및 층 재료의 종류 등의 파라미터의 변동에 의해, 부품 기능에 부정적인 영향을 주지 않는 방식으로 상기 부품 기능에 매칭될 수 있다. 이 때, 하이 임피던스 층을 전체 면에 적층한 다음 구조화(patterning)시키는 것이 가능하다. 그러나 부품 구조물, 예컨대 도전성 구조물로 덮이지 않는 면들에만 하이 임피던스 층을 적층하는 것도 가능하다. 본 발명의 범주 내에서 하이 임피던스 층이란 최소한 100Ω/?(ohm per square) 내지 109Ω/?의 표면 저항을 가진 층을 의미한다.
본 발명은 표면파 부품, 예컨대 도전 구조물의 구조물 폭이 작음으로 인해 초전기 효과에 의한 손상의 위험이 매우 큰 표면파 필터에서 매우 바람직하게 사용된다. 도전 구조물로는 표면파 부품의 경우 특히 전기음향 변환기, 리플렉터 또는 도체 스트립이 제공된다.
바람직하게는 표면파 부품의 하이 임피던스 층은 적어도 전기음향 변환기의 영역을 덮지 않도록 구조화된다. 따라서 전기음향 결합의 바람직하지 않은 손상이 방지되고, 또는 부품 기능의 악화를 의미할 수 있는 표면 탄성파의 감쇠가 방지된다.
하이 임피던스 층은 바람직하게는 하이 임피던스 재료, 예컨대 탄소나 반도체로 이루어진 박막이다. 이러한 재료들은 면적이 넓고 균질성을 나타내며 원하는 만큼의 얇은 층 두께로 적층될 수 있다는 장점을 갖는다. 또한 이러한 재료들을 위해, 전체 면에 걸쳐서 적층되는 하이 임피던스 층이 기판 표면의 노출될 영역에서 제거될 수 있도록 하는 적절한 구조화 방법이 공지되어있다. 또한 박막 공정시 증착 조건 및 선택된 층 두께에 의해 층의 전체 도전율이 간단하게 설정될 수 있다.
본 발명의 또 다른 형성예에서 하이 임피던스 층은, 도전성 중합체가 사용됨으로써 본질적으로 도전되거나, 또는 전체적으로 하이 임피던스 층을 위해 충분한 도전율을 제공하는 도전성 입자를 함유하는 유기 층이다. 그러한 층은 예컨대 압착 공정에 의해 기판 표면의 소정의 영역에 의도한대로 제공될 수 있다는 장점을 갖는다. 이를 위해서는 실크스크린 인쇄, 예컨대 버블젯 방식이나 피에조젯(piezojet) 방식에 따른 미량(micro drop)의 분사 또는 분무가 적합하다. 또한 하이 임피던스 유기 층을 전체 면에 걸쳐서 적층한 후 완전히 경화시킨 다음 간단하게 습식화학 처리를 하거나, 용제를 사용하여 제공된 영역에서 다시 제거시키는 것도 가능하다. 또한 유동적으로 적층된 유기 층의 경화가 하이 임피던스 층을 위해 제공된 바람직한 영역 내에서 선택적으로 실시된 다음, 플라즈마 에칭이나 이온 에칭을 통해 습식으로 또는 건식으로 현상되는 직접 포토 패터닝(photo-patterning)도 가능하며, 상기 유기 층은 포토 레지스트와 동일한 성질을 갖는다.
예컨대 폴리아닐린과 같이 본질적으로 도전성을 갖는 중합체가 예컨대 아닐린이나 티오펜과 같은, 질소 또는 유황 원자를 함유하는 방향족 화합물로부터 유도된다. 도전성 입자로는 특히 카본블랙이나 흑연이 적절하다. 입자를 위한 중합체 매트릭스로는 열가소성 중합체 또는 열경화성 수지, 특히 에폭시 수지가 사용될 수 있다.
역시 본 발명에 따른, 그러한 초전 보호 부품의 제조 방법은 실시예 및 상기 실시예와 관련된 7 개의 도면을 참고로 하기에 더 자세히 설명된다.
도 1은 표면파 부품을 개략적인 횡단면도로 도시한 것이다. 부품은 초전 특성을 갖기도 하는 압전 기판 상에, 예컨대 리튬니오베이트 또는 리튬탄탈레이트 기판 상에 장착된다. 가능한 도전 구조물(2) 중 대표적인 것으로 도면에 각각 3개씩의 전극 핑거를 갖는 2 개의 그룹이 도시되어있으며, 이들은 인터디지털 변환기(전기음향 변환기)를 나타내고 표면파 필터를 위해 입력 변환기 또는 출력 변환기로서 사용된다. 상기 도전 구조물(2)은 예컨대 알루미늄으로 만들어진다.
도전 구조물(2) 위의 기판 표면상에는 이제 전체 면에 걸쳐서 하이 임피던스 층(3)이 증착된다. 이를 위해, 예컨대 약 5 내지 100 nm, 예컨대 50 nm 두께의 탄소층이 예컨대 스퍼터링(sputtering)을 통해 증착된다. 다른 하이 임피던스 재료를 사용하는 경우에는 다른 증착 방법 및 다른 층 두께도 적절하다. 도 2에는 전체 면에 걸쳐서 적층된 하이 임피던스 층(3)을 포함하는 부품이 도시되어있다.
도전성 구조물(2) 위 및 통상 변환기 영역 내에 적층되는 하이 임피던스 층(3)은 표면파 부품의 특성에 부정적인 영향을 미칠 수 있기 때문에, 이제 적어도 변환기 영역, 그러나 더 바람직하게는 전체 음향 경로가 하이 임피던스 층(3)으로부터 제거되는 방식으로 구조화가 실시된다. 이를 위해 레지스트 에칭 마스크를 사용하는 플라즈마 공정이 이용될 수 있다. 도 3은 하이 임피던스 층(3) 위에 전체 면에 걸쳐서 적층된 레지스트 층(4)을 도시하고 있다. 이 레지스트 층(4)은 예컨대 스핀-온 증착되거나 건조 박막(drying sheet)으로서 적층되고 라미네이팅될 수 있다.
레지스트 박막(4)은 예컨대 포토리소그래피 공정에 의해 구조화되며, 이 때 변환기(2) 영역을 제외하고 노광 및 현상됨에 따라 하이 임피던스 층(3) 상에 레지스트 구조물(7)이 남게 된다. 도 4는 이 단계에 있는 부품을 도시한 것이다.
예컨대 산소를 함유한 플라즈마를 이용하는 플라즈마 에칭 프로세스에서는 예컨대 탄소로 이루어진 하이 임피던스 층(3)이 이제 노출된 영역(5 및 경우에 따라 6)에서 에칭 제거되고, 이 때 레지스트 구조물(7)은 그 아래에 놓인, 역시 구조화된 하이 임피던스 층(8)과 함께 남는다. 도 7은 이러한 방법 단계에 있는 부품을 개략적인 평면도로 나타낸 것이다.
바로 앞에서 기술한, 다른 하이 임피던스 층 재료의 경우에도 적합할 수 있는 플라즈마 에칭 프로세스 후에는 예컨대 반도체 재료로 된 하이 임피던스 층(3)을 위한 할로겐 함유 플라즈마를 사용함으로써 2 개의 변환기(2a 및 2b) 주변에 레지스트 구조물(7)에 의해 덮이는 하이 임피던스 층 영역(8)이 남게 된다. 이러한 하이 임피던스 층 영역(8)은 예컨대 프레임과 같이 변환기(2)를 완전히 둘러쌀 수 있다. 바람직하게는 남겨진 레지스트 구조물(7)이 출원인에 의해 PROTEC이라고 명명된 칩 커버를 위해 사용된다. 이 경우 하이 임피던스 층의 생성은 PROTEC-커버의 제조 공정에 통합된다. 이러한 PROTEC-커버 및 그의 제조 공정은 예컨대 WO95/30276에 공지되어있다.
도 6은 예컨대 도전 구조물(2)을 프레임 형태로 둘러싸는 레지스트 구조물(7)이 어떻게 커버층(9)을 위한 지지 부재로서 사용될 수 있는지를 나타낸다. 커버층(9)으로는 예컨대 레지스트 박막이 사용되거나, 더 일반적으로는 포토 패터닝될 수 있는 재료가 사용될 수 있다. 지지 부재로서의 레지스트 구조물(7)을 이용함으로써, 커버층(9)과 함께 부품 구조물(2)을 밀폐방식으로 둘러싸는 커버 캡이 제공되며, 상기 커버 캡에 의해 부품 구조물(2)이 외부의 영향에 대해 밀봉될 수 있다. 그러한 밀봉은 PROTEC 커버에 부가로 추가의 재료가 적층됨으로써 구현되며, 이 때 부품 구조물(2)은 공동을 형성하는 PROTEC 커버에 의해 상기 추가 재료들과의 접촉으로부터 보호된다.
본래 공지되어있는 PROTEC-방법에 비해 본 발명에 따른, 초전 전압 드레인(8)을 포함하는 부품을 제조하기 위한 방법은 추가 작업 단계로서 하이 임피던스 층(3)의 적층만을 필요로 한다. 예컨대 탄소로 이루어진 하이 임피던스 층(3)의 얇은 층 두께로 인해, 기존에도 레지스트 구조물(7)의 세척을 위한 중간 단계로서 사용되었던 짧은 플라즈마 에칭 단계만으로도 도전성 구조물(2)위 및 변환기 영역 내에서 직접 상기 하이 임피던스 층이 제거될 수 있다. 또한 전체 면에 걸쳐서 적층된 하이 임피던스 층(3)은 도전 구조물(2)의 보호를 위해서도 사용될 수 있는 반면, 레지스트 층(4)은 레지스트 구조물(7)의 제조를 위해 습식으로 및 특히 수성-알칼리성으로 현상된다. 그럼으로써 도전 구조물의 알루미늄은, 알루미늄 마모를 일으키고 부품 특성에 부정적인 영향을 미칠 수 있는 알칼리성 현상액의 침투로부터 보호된다.
또 다른 실시예에서는 하이 임피던스 층으로서 카본 블랙으로 채워진 UV 열경화성 수지가 바람직하게는 5 ㎛의 층 두께로 기판 위에 적층된다. 구조화는 마스크 위로의 패턴형성 노광을 통해 직접 구현되거나, 레이저 라이팅(laser writing)에 의해 이루어진다. 경화되지 않은 영역이 건식 처리 또는 습식 화학 처리를 통해 제거된 후에는 전체 면에 걸쳐서 짧은 산소 플라즈마 처리가 실시됨으로써, 경우에 따라 개별 도전 (카본 블랙-)입자가 소각되고 그럼으로써 상기 입자가 단락을 일으키거나 부품의 후처리를 방해할 수 있는 위치로부터 제거된다.
하이 임피던스 층은 부동화 층 커버의 일부일 수 있다.
실시예에 따라 기술된 본 발명에 따른 방법을 사용하면 하이 임피던스 층(3)이 임의로 형상화된 하이 임피던스 층 영역(8)으로 패터닝될 수 있으며, 이는 도 7에 도시된 형상과 다르게 형성될 수도 있다. 그러나 이 경우 바람직하게는 패터닝 공정을 PROTEC-방법과 결합시킬 필요가 없다.
본 발명에 의하면 부품 구조물들 주변에 도전성 프레임이 형성될 수 있고, 부품 구조물들은 하이 임피던스 상태로 연결되거나 다수의 부품이 하나의 웨이퍼 상에서 서로 연결됨으로써 전체 면에 걸쳐서 등전위면이 제공된다. 또한 하이 임피던스 층은 의도하지 않은 파장 성분의 감쇠 내지는 바람직하지 않은 반사를 방지하기 위해 사용되도록 형성될 수 있다.
본 발명에 따르면 상이한 표면 영역들이 하이 임피던스 상태로 서로 연결됨에 따라 기판(1)의 표면 위에 그리고 특히 상이한 도전 구조물(2) 사이에 발생하는 초전 전압이 하이 임피던스 접속부를 통해 천천히 그러나 확실하게 소멸될 수 있는 부품이 얻어진다. 이 경우, 동작시 또는 추가 제조 단계동안 부품의 손상이 확실히 방지된다. 상기 방법은 이미 웨이퍼 단계에서 사용될 수 있고, 개별 칩 또는 부품의 보호에만 제한되는 것은 아니다.

Claims (12)

  1. - 초전 재료로 된 기판(1) 및
    - 상기 기판 위에 배치된 도전 구조물(2)을 포함하고,
    - 상기 기판 상의 초전 전압을 무해하게 유도하기 위해 하이 임피던스 층(3, 8)이 제공됨에 따라, 상기 도전 구조물의 적어도 소정의 영역(5)은 상기 층(3)으로 덮이지 않는 부품.
  2. 제 1항에 있어서,
    상기 부품은 표면파 부품으로서 압전 기판(1) 상에 형성되고, 도전 구조물(2)은 리플렉터, 도체 스트립 및 콘택팅 면(10) 중 선택되는 추가 구조물 및 전기음향 변환기를 포함하는 부품.
  3. 제 1항 또는 제 2항에 있어서,
    상기 하이 임피던스 층(3)은 탄소 또는 반도체 재료를 함유한 박막인 부품.
  4. 제 1항 또는 제 2항 중 어느 한 항에 있어서,
    상기 하이 임피던스 층(3)은, 본질적으로 도전되거나 도전성 입자를 포함하는 유기 층을 갖는 부품.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 부품은 표면파 부품으로서 형성되고, 적어도 전기음향 변환기(2)의 영역은 하이 임피던스 층(3, 8)으로 덮이지 않는 부품.
  6. 초전 전압용 드레인(8)을 포함하는 표면파 부품의 제조 방법으로서,
    - 압전 기판(1) 위에 도전 구조물(2)이 형성되고, 상기 도전 구조물(2)은 전기음향 변환기를 포함하는 음향 경로를 형성하는 단계,
    - 상기 기판 위에 전체 면에 걸쳐서 도전 구조물 위로 하이 임피던스 층(3)이 형성되는 단계,
    - 적어도 전기음향 변환기(2)의 영역에서는 하이 임피던스 층이 제거되며, 적어도 음향 경로 이외의 영역은 상기 하이 임피던스 층(8)에 의해 덮인 채로 유지되는 방식으로 상기 하이 임피던스 층(3)이 구조화(patterning)되는 단계를 포함하는 방법.
  7. 제 6항에 있어서,
    상기 하이 임피던스 층(3)은 박막 공정에서 적층되는 방법.
  8. 제 6항 또는 제 7항에 있어서,
    하이 임피던스 층(3)으로서 탄소 또는 반도체로 된 층이 스퍼터링되는 방법.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 구조화는 플라즈마 에칭에 의해 실시되고, 이 때 레지스트 마스크(7)가 사용되는 방법.
  10. 제 9항에 있어서,
    상기 레지스트 마스크(7)로서, 도전 구조물과 통합 적층되고 포토 패터닝될 수 있는 층을 포함하는 커버(7, 9)의 일부가 사용되는 방법.
  11. 제 6항 내지 제 10항 중 어느 한 항에 있어서,
    상기 하이 임피던스 층(3)으로서 탄소로 된, 5 내지 100 nm 두께의 층이 적층되고, 상기 층은 산소를 함유하는 플라즈마 및 레지스트 마스크(7)를 이용하여 구조화되는 방법.
  12. 제 6항 내지 제 11항 중 어느 한 항에 있어서,
    상기 하이 임피던스 층(3)은 댐핑 구조물로서 구조화되는 방법.
KR1020027008893A 2000-01-11 2000-12-20 초전 전압용 드레인을 포함하는 부품 및 그의 제조 방법 KR20020063927A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10000746A DE10000746A1 (de) 2000-01-11 2000-01-11 Bauelement mit Ableitung für Pyrospannungen und Herstellverfahren
DE10000746.5 2000-01-11
PCT/DE2000/004562 WO2001052410A2 (de) 2000-01-11 2000-12-20 Bauelement mit ableitung für pyrospannungen und herstellverfahren

Publications (1)

Publication Number Publication Date
KR20020063927A true KR20020063927A (ko) 2002-08-05

Family

ID=7627129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008893A KR20020063927A (ko) 2000-01-11 2000-12-20 초전 전압용 드레인을 포함하는 부품 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US6931699B2 (ko)
EP (1) EP1247338A2 (ko)
JP (1) JP2003520480A (ko)
KR (1) KR20020063927A (ko)
DE (1) DE10000746A1 (ko)
WO (1) WO2001052410A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6877209B1 (en) * 2002-08-28 2005-04-12 Silicon Light Machines, Inc. Method for sealing an active area of a surface acoustic wave device on a wafer
US6846423B1 (en) * 2002-08-28 2005-01-25 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices
DE10351429B4 (de) * 2003-11-04 2013-10-31 Epcos Ag SAW Bauelement mit Klebestelle und Verwendung dafür
DE102004005129B4 (de) 2004-02-02 2018-09-27 Snaptrack, Inc. Bauelement mit empfindlichen Bauelementstrukturen und Verfahren zur Herstellung
US7750420B2 (en) * 2004-03-26 2010-07-06 Cypress Semiconductor Corporation Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device
JP4401409B2 (ja) * 2007-10-12 2010-01-20 富士通メディアデバイス株式会社 弾性表面波デバイス、及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243960A (en) * 1978-08-14 1981-01-06 The United States Of America As Represented By The Secretary Of The Navy Method and materials for tuning the center frequency of narrow-band surface-acoustic-wave (SAW) devices by means of dielectric overlays
DE3235236A1 (de) * 1982-09-23 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Oberflaechenwellenfilter, sowie verfahren zur herstellung einer bedaempfungsschicht fuer oberflaechenwellenfilter
US4952832A (en) * 1989-10-24 1990-08-28 Sumitomo Electric Industries, Ltd. Surface acoustic wave device
JPH0435312A (ja) 1990-05-28 1992-02-06 Murata Mfg Co Ltd 表面波装置
EP0534354A1 (en) * 1991-09-25 1993-03-31 Sumitomo Electric Industries, Limited Surface acoustic wave device and manufacturing method thereof
JP3252865B2 (ja) * 1992-09-11 2002-02-04 住友電気工業株式会社 表面弾性波素子および表面弾性波素子の製造方法
JPH08203998A (ja) * 1995-01-20 1996-08-09 Sony Corp 多層配線の形成方法
US5815900A (en) * 1995-03-06 1998-10-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a surface acoustic wave module
JPH09153766A (ja) 1995-11-30 1997-06-10 Sanyo Electric Co Ltd 弾性表面波素子
JPH09199974A (ja) 1996-01-19 1997-07-31 Nec Corp 弾性表面波装置
JP3296356B2 (ja) * 1999-02-08 2002-06-24 松下電器産業株式会社 弾性表面波デバイスとその製造方法

Also Published As

Publication number Publication date
US20020190605A1 (en) 2002-12-19
EP1247338A2 (de) 2002-10-09
WO2001052410A3 (de) 2001-12-06
DE10000746A1 (de) 2001-07-12
US6931699B2 (en) 2005-08-23
WO2001052410A2 (de) 2001-07-19
JP2003520480A (ja) 2003-07-02

Similar Documents

Publication Publication Date Title
KR100500005B1 (ko) 탄성 표면파 장치의 제조방법
US7479852B2 (en) Method for manufacturing surface acoustic wave device and surface acoustic wave device
US7205705B2 (en) Electronic component and method of producing the same
US20070152538A1 (en) Surface acoustic wave device with electro-static discharge protection
JPH0653768A (ja) 音波デバイスの製法
US5431987A (en) Noise filter
JP2013021387A (ja) 電子部品の製造方法および電子部品
KR20020063927A (ko) 초전 전압용 드레인을 포함하는 부품 및 그의 제조 방법
JP6453563B2 (ja) 弾性波素子および通信装置
EP1521362B1 (en) Method of producing surface acoustic wave device and the surface acoustic wave device
US4843035A (en) Method for connecting elements of a circuit device
JP2008135998A (ja) 弾性波デバイスおよびその製造方法
US7299528B2 (en) Method for forming a multi-frequency surface acoustic wave device
JP2002026675A (ja) 弾性表面波装置及びその製造方法
JPH10145171A (ja) 表面弾性波素子およびその製造方法
JP2002151999A (ja) 弾性表面波フィルタ装置および弾性表面波フィルタを収容するためのパッケージ
JP7508083B2 (ja) 弾性波デバイスパッケージ、及び、弾性波デバイスを含むモジュール
JP2000013165A (ja) 弾性表面波装置およびその製造方法
JPH0998043A (ja) 弾性表面波デバイスおよびその製造方法
JP7508090B2 (ja) 弾性波デバイスパッケージ
JPH0537276A (ja) 表面弾性波素子の製造方法
CN100511985C (zh) 防止异物附着的表面弹性波设备的制造方法
JP2000059165A (ja) 弾性表面波装置およびその製造方法
KR20020080411A (ko) 파괴강도가 향상된 압전 기판 재료 및 그 제조 방법
JPH11312943A (ja) 弾性表面波装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application