KR20020063513A - Ｃｏｆ 실장용 언더필재 및 전자부품 - Google Patents

Ｃｏｆ 실장용 언더필재 및 전자부품 Download PDF

Info

Publication number
KR20020063513A
KR20020063513A KR1020020004808A KR20020004808A KR20020063513A KR 20020063513 A KR20020063513 A KR 20020063513A KR 1020020004808 A KR1020020004808 A KR 1020020004808A KR 20020004808 A KR20020004808 A KR 20020004808A KR 20020063513 A KR20020063513 A KR 20020063513A
Authority
KR
South Korea
Prior art keywords
underfill material
polyimide film
acid anhydride
epoxy resin
cof
Prior art date
Application number
KR1020020004808A
Other languages
English (en)
Other versions
KR100928124B1 (ko
Inventor
야마구치히로아키
고오다마사후미
Original Assignee
우베 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우베 고산 가부시키가이샤 filed Critical 우베 고산 가부시키가이샤
Publication of KR20020063513A publication Critical patent/KR20020063513A/ko
Application granted granted Critical
Publication of KR100928124B1 publication Critical patent/KR100928124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007—Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4014—Nitrogen containing compounds
    • C08G59/4042—Imines; Imides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 폴리이미드 필름상에 형성된 두께 9㎛ 이하의 동층으로 형성된 회로를 갖는 플렉시블 기판과 그 위에 형성된 IC칩 사이의 틈을 메우는, 무용제(solventless)이며 또한 논필러(non-filler)계이고, 폴리이미드 필름과 실리콘 웨이퍼를 언더필(underfill)재로 적층하여 행하는 밀착 시험에서 실리콘 웨이퍼가 파괴될 정도의 밀착력을 가지며, 경화막이 150㎏/㎟ 이하의 인장 탄성률(tensile modulus)을 나타내는 유기 재료로 이루어지는 COF 실장용 언더필재를 제공하는 것을 목적으로 한다.

Description

ＣＯＦ 실장용 언더필재 및 전자부품{Underfill material for COF mounting and electronic components}
본 발명은 무용제(solventless)이며 또한 논필러(non-filler)계의 언더필(underfill)재 및 그것을 적용한 전자부품에 관한 것으로, 더욱 상세하게는 폴리이미드 필름상에 형성된 박층의 동으로 형성된 회로를 갖는 플렉시블 기판과 그 위에 형성된 IC칩 사이의 틈을 메우는 저탄성 유기 재료로 이루어지는 COF 실장용 언더필재 및 그것을 적용한 전자부품에 관한 것이다.
반도체를 봉지(封止)하는 형태는 반도체의 집적도가 높아짐에 따라, 종래의 칩과 기판을 와이어 본딩(wire bonding)으로 전기적으로 통하게 하는 핀 그리드 어레이(pin grid array) 등의 칩 온 보드(chip on board)로부터 칩과 기판 사이를 범프로 전기적으로 통하게 하는 플립 칩으로 이행하고 있다. 이 플립 칩의 스폿(spot) 봉지에는 언더필 재료로서 유동성이 풍부한 무용제형의 일액성 에폭시 수지 조성물이 사용되고 있다.
그리고, 실장 회로의 고집적화에 따라, 기판 재료도 종래의 유리 에폭시 등의 리지드(rigid)한 재료로부터 폴리이미드 필름과 같은 플렉시블(flexible)한 필름 재료로 이행해 가고 있다. 그러나, 지금까지 사용되어 온 언더필 재료는 인장 탄성률(tensile modulus)이 크기 때문에 폴리이미드 필름에 대한 밀착성 및 신뢰성이 충분하지 않았다.
한편, 휴대 기기류의 고기능화에 따른 실장 회로의 고집적화에 따라, 동층과 폴리이미드 필름층으로 이루어지는 적층체에 대해서도 양 층의 박형화가 요구되고, 언더필 재료로서도 더욱 저탄성률의 것이 요구되고 있다.
저탄성률의 언더필 재료를 제공하는 것으로서, 일본국 특허공개공보 평9-153570호에 부타디엔(butadiene)계 고무 입자를 함유하는 것이 개시되어 있으나, 고무 입자의 균일 분산이 곤란하며 장기적인 신뢰성은 만족할만한 것은 아니다.
본 발명의 목적은 실리콘 웨이퍼(wafer)와 함께 폴리이미드 필름에 대한 밀착성이 충분하고, 성형 가공성(저점도, 비교적 단시간에서의 침입 가능성)을 가지며, 얇은 동층과 폴리이미드 필름층으로 이루어지는 플렉시블 기판에 적용 가능한 무용제형의 언더필 재료를 제공하는 것이다.
또한, 본 발명의 다른 목적은 저탄성률의 언더필재를 적용한 전자부품을 제공하는 것이다.
즉, 본 발명은 폴리이미드 필름상에 형성된 두께 9㎛ 이하의 동층으로 형성된 회로를 갖는 플렉시블 기판과 그 위에 형성된 IC칩 사이의 틈을 메우는, 무용제이며 또한 논필러계이고, 폴리이미드 필름과 실리콘 웨이퍼를 언더필재로 적층하여 행하는 밀착시험에서 실리콘 웨이퍼가 파괴될 정도의 밀착력을 가지며, 경화막이 150kg/㎟ 이하의 인장 탄성률을 나타내는 유기 재료로 이루어지는 COF 실장용 언더필재에 관한 것이다.
또한, 본 발명은 상기의 COF 실장용 언더필재를 적용해서, IC칩을 고정하여 이루어지는 전자부품에 관한 것이다.
또한, 본 명세서에 있어서, "하프 에스테르(half-ester)화"란, 테트라카르복실산 이수물을 디카르복실산 디에스테르로 하는 것을 의미한다. 또한, "침입 가능성", "침입성" 및 "침입"이란, 에폭시 수지 조성물이 캐필러리(capillary)현상에 의해 플립 칩과 기판 사이에 흘러들어가는 것을 말한다.
상기의 기재에 있어서, 유기 재료로 이루어진다는 것은 무기 필러(안료는 제외)를 포함하지 않는 것을 의미한다.
이하에 본 발명의 바람직한 양태를 설명한다.
(1) 카본 블랙이 더 배합되어 이루어지는 상기의 COF 실장용 언더필재.
(2) 유기 재료가 저점성 에폭시 수지와 하기 화학식 1로 표시되는 이미드 단위를 가지며 말단에 산무수물(酸無水物; acid anhydride)기를 갖는 이미드계 올리고머(oligomer)인 산무수물계 경화제를 함유하여 이루어지고, 실온(25℃)에 있어서 250푸아즈(poise) 이하의 점도를 갖는 일액성 에폭시 수지 조성물로 이루어지는 상기의 COF 실장용 언더필재.
〔식중, A는 비대칭 방향족 또는 지환식(alicyclic) 테트라카르복실산 이무수물 잔기이고, B는 디아미노폴리실록산 잔기이다.〕
(3) 일액성 에폭시 수지 조성물이, 산무수물계 경화제인 비대칭 방향족 또는 지환식 테트라카르복실산 이무수물로서, 하기 화학식 2로 표시되는 지환식 테트라카르복실산 이무수물을 사용하여 얻어지는 말단에 산무수물기를 갖는 이미드계 올리고머를 포함하는 상기의 COF 실장용 언더필재.
(4) 일액성 에폭시 수지 조성물이, 지환식 산무수물계 및/또는 페놀계 경화제를 경화제 총량으로 에폭시기 총량에 대하여 당량 이하의 농도로 포함하는 상기의 COF 실장용 언더필재.
(5) 일액성 에폭시 수지 조성물이 실란 커플링(silane coupling)제를 더 포함하는 상기의 COF 실장용 언더필재.
도 1은 폴리이미드 필름상에 형성된 동층으로 형성된 회로를 갖는 플렉시블 기판과 그 위에 형성된 IC칩 및 범프의 공극부에 충전되어 있는 언더필재로 이루어지는 경화물로 봉지한 양태의 개략도이다.
도 2는 본 발명의 1 실시예인 언더필 재료를 사용해서 경화하여 경화물을 제작한 양태의 일례를 시험편으로 한 개략도를 나타낸 것으로, 도 2a는 상기 시험편의 평면도이고, 도 2b는 상기 시험편의 단면도이다.
도 3은 실시예에 있어서 제작한 시험편(실시예에 대응)에 대하여 밀착 강도를 측정하는 상태를 나타낸 개략도이다.
본 발명에 대하여 본 발명의 언더필재를 적용한 한 실시예인 COF의 일부 단면 개략도인 도 1을 사용하여 설명한다.
도 1에 있어서, 언더필재 경화물(1)은 폴리이미드 필름(2)상에 형성된 두께 9㎛ 이하의 동층으로 형성된 회로(3)를 갖는 플렉시블 기판과 그 위에 형성된 IC칩(4) 및 범프(5)의 공극부에 충전되어 있다.
본 발명에 있어서의 폴리이미드 필름상에 형성된 두께 9㎛ 이하의 동층으로 형성된 회로를 갖는 플렉시블 기판은, 폴리이미드 필름과 동층이 직접 적층된 적층체로부터 공지의 에칭법에 의해 패턴을 형성함으로써 얻을 수 있다.
이 플렉시블 기판을 제공하는 폴리이미드 필름 기판은 두께가 바람직하게는1∼9㎛, 더욱 바람직하게는 2∼9㎛의 동층과 폴리이미드 필름층으로 이루어지는 적층체로서, 래미네이트법, 캐스트법 또는 스퍼터링법에 의해 제조된다. 특히, 폴리이미드 필름 기판으로서는 두께 9㎛ 이하의 동층과 두께 10∼100㎛의 폴리이미드 필름층으로 이루어지는 것이 바람직하다.
상기의 에칭법으로서는 예를 들면, 적층체의 금속층 표면에 에칭 레지스트를 회로 패턴 형상(배선 패턴 형상)으로 인쇄하여, 배선 패턴이 형성되는 부분의 동층의 표면을 보호하는 에칭 레지스트의 배선 패턴을 형성한 후, 공지의 방법으로 에칭액을 사용하여 배선이 형성되지 않은 부분의 금속을 에칭에 의해 제거하고, 최후에 에칭 레지스트를 제거함으로써 행할 수 있다.
이렇게 해서 형성되는 배선 패턴은 배선 패턴으로서의 폭선이 10㎛ 이하이고, 스페이스가 10㎛ 이하인 것이 바람직하다.
상기의 폴리이미드 필름층과 동층이 직접 적층된 적층체는, 바람직하게는 내열성 폴리이미드 필름의 적어도 한쪽면에, 필요하다면 플라즈마 방전 처리나 코로나 방전 처리 등의 방전 처리를 행한 후, 폴리이미드 접착제층을 형성한 후, 이 폴리이미드 접착제와 동박을 서로 포갠 후, 가열 압착함으로써, 또는 고내열성의 방향족 폴리이미드 층의 적어도 한쪽면에 열가소성 폴리이미드 층이 공압출 성형법에 의해 적층 일체화된 열압착성 다층 압출 폴리이미드 필름과 동박을 더블 벨트 프레즈 등의 열압착 장치로 적층하는 래미네이트법, 동박에 열압착성 폴리이미드 전구체 용액을 도포-가열 건조 후, 고내열성 방향족 폴리이미드 전구체 용액을 도포-가열 건조하여 동박에 폴리이미드 층을 형성하는 캐스트법, 또는 고내열성 방향족 폴리이미드 전구체 용액의 자기 지지성 막에 유연성 폴리이미드 전구체 용액을 얇게 도포-가열 건조한 다층 폴리이미드 필름의 유연성 폴리이미드 층에 필요하다면 플라즈마 방전 처리 등의 방전 처리 후에 동을 스퍼터링(증착)하고 게다가 도금 처리하여 금속층을 형성하는 스퍼터링법에 의해 제조할 수 있다.
본 발명에 있어서의 언더필재는, 무용제이며 또한 논필러계이고, 폴리이미드 필름과 실리콘 웨이퍼를 적층하여 행하는 밀착 시험에서 실리콘 웨이퍼가 파괴될 정도의 밀착력, 바람직하게는 밀착 강도 2kg 이상을 가지며, 경화막이 150kg/㎟ 이하, 바람직하게는 1∼150kg/㎟, 특히 1∼100kg/㎟의 인장 탄성률을 나타내는 유기 재료로 이루어지는 것이다.
이와 같은 유기 재료로서는, 바람직하게는 저점성 에폭시 수지에, 상기의 말단에 산무수물기를 갖는 이미드계 올리고머의 산무수물계 경화제를 혼합하여 얻어지는 일액성 에폭시 수지 조성물을 들 수 있다.
상기의 저점성 에폭시 수지로서는 1분자 중에 2개의 에폭시기를 가지며 실온(25℃)에서 점도가 0.01∼120 푸아즈 정도인 것이 포함된다. 구체적으로는, 하기 화학식 3으로 표시되는 에폭시 화합물(치바 스페셜리티 케미칼즈 가부시키가이샤제의 아랄다이트(araldite) CY177), 하기 화학식 4로 표시되는 에폭시 화합물(치바 스페셜리티 케미칼즈 가부시키가이샤제의 아랄다이트 CY179), 하기 화학식 5로 표시되는 에폭시 화합물(치바 스페셜리티 케미칼즈 가부시키가이샤제의 DY026SP) 등을 적합하게 들 수 있다.
상기의 말단에 산무수물기를 갖는 이미드 올리고머계 경화제를 제공하는 비대칭 방향족 또는 지환식 테트라카르복실산 이무수물로서는, 2, 3, 3′, 4′-비페닐 테트라카르복실산 이무수물 등의 비대칭 방향족 테트라카르복실산 이무수물이나 대칭 방향족 테트라카르복실산 이무수물의 수소 환원화물, 예를 들면 디시클로헥실-3, 3′, 4, 4′- 테트라카르복실산 이무수물[3, 3′, 4, 4′- 비페닐 테트라카르복실산 테트라메틸을 수소환원-가압 가열 가수 분해-무수화(dehydration)하여 얻어진다], 하기 화학식 2로 표시되는 지환식 테트라카르복실산 이무수물(에피클론(epiclon) B4400) 등을 들 수 있다.
(화학식 2)
상기의 말단에 산무수물기를 갖는 이미드 올리고머계 경화제를 제공하는 디아미노폴리실록산으로서는, 하기 화학식 6으로 표시되는 디아미노폴리실록산을 들 수 있다.
(단, 식중의 R은 탄소수 2∼6개의 메틸렌기 또는 페닐렌기로 이루어지는 2가의 탄화수소 잔기를 나타내고, R1, R2, R3및 R4는 탄소수 1∼5개의 저급 알킬기 또는 페닐기를 나타내며, n은 3∼60의 정수를 나타낸다.)
상기의 디아미노폴리실록산의 구체적 화합물의 예로서는 α, ω-비스(2-아미노에틸)폴리디메틸실록산, α, ω-비스(3-아미노프로필)폴리디메틸실록산, α, ω-비스(4-아미노페닐)폴리디메틸실록산, α, ω-비스(4-아미노-3-메틸페닐)폴리디메틸실록산, α, ω-비스(3-아미노프로필)폴리디페닐실록산, α, ω-비스(4-아미노부틸)폴리디메틸실록산 등을 들 수 있다.
상기의 말단에 산무수물 잔기를 갖는 이미드계 올리고머는, 바람직하게는 상기의 비대칭 방향족 또는 지환식 테트라카르복실산 이무수물(A성분)을 일단 에스테르화제, 특히 탄소수 4이하의 일급 알코올을 사용하여, 바람직하게는 0.5∼24시간 정도 환류(reflux)한 후, 반응 혼합물을 냉각하여 하프 에스테르(half-ester)화하고, 얻어진 반응액에 디아미노폴리실록산(B성분)을 양 성분의 조성비(A/B)가 1.2∼5, 특히 1.5∼3의 범위내가 되도록 첨가하며, 불활성 가스 유통하, 초기에 있어서 하프 에스테르화용(half-esterification)의 일급 알코올을 유출하고, 최종적으로 130℃이상에서 250℃미만의 온도, 특히, 160℃∼210℃에서 0.5∼24시간 정도 교반하에 가열하는 원포트(one pot) 반응으로 탈수반응시킨 후, 반응 혼합물을 냉각하여 실질적으로 용매가 잔존하지 않는 반응물로 하여 얻을 수 있다.
상기의 하프 에스테르화하는 에스테르화제로서는, 알코올성 OH기를 1개 갖는 화합물, 예를 들면, 메탄올, 에탄올, 이소프로판올, 부탄올, 에틸 셀로솔브(ethyl cellosolve), 부틸 셀로솔브, 프로필렌 글리콜 에틸에테르, 에틸 칼비톨 등, 특히 탄소수 4이하인 지방족 알코올을 들 수 있다.
상기의 탄소수 4이하인 지방족 알코올 등의 에스테르화제의 사용량은 테트라카르복실산 이무수물 100중량부에 대하여 20∼1000중량부 정도인 것이 바람직하다.
상기의 일액성 에폭시 수지 조성물은 저점성 에폭시 수지 및 상기 말단에 산무수물기를 갖는 이미드계 올리고머인 산무수물계 경화제와 함께 다른 경화제 및 경화 촉진 촉매를 함유시켜도 된다.
이러한 다른 경화제로서는 지환식 산무수물, 페놀계 수지 등을 들 수 있다. 경화 촉진 촉매로서는 히드라지드(hydrazide)류, 이미다졸(imidazole)류 등을 들 수 있다.
특히, 무용제계 일액성 에폭시 수지 조성물을 얻기 위하여, 닛폰 에폭시 수지사(Japan Epoxy Resins Co., Ltd.)제의 지환식 산무수물계 경화제(에피큐어(epikure) YH306)가 적합하다.
또한, 다른 첨가제, 예를 들면 각종 소포제(antifoaming agent), 실란 커플링제, 안료 등을 소정량 함유시켜도 되며, 특히 카본 블랙을 함유시키는 것이 바람직하다.
상기의 각 성분의 사용 비율은 용제를 사용하지 않고 온실(25℃) 정도의 비교적 저온에서 조성물이 액상으로 유지되는 비율을 기준으로 하여 각 성분의 양이 결정된다. 바람직하게는 저점성 에폭시 수지 100중량부에 대하여 말단에 산무수물기를 갖는 이미드계 올리고머의 실록산부의 합계량이 약 10∼500량부인 것이 바람직하다. 또한, 지환식 산무수물계 및/ 또는 페놀계 경화제를 병용하는 경우, 저점성 에폭시 수지의 에폭시의 전량 1당량에 대하여 경화제의 관능기(官能基)의 전량이 1당량 이하, 특히 0.9∼1당량인 것이 바람직하다.
또한, 실란 커플링제의 양은 저점성 에폭시 수지 100중량부에 대하여 0.1∼25중량부 정도가 바람직하다. 카본 블랙의 양은 유기 재료 100중량부에 대하여 0.1∼3중량부 정도가 바람직하다. 또한, 다른 첨가제를 사용하는 경우에는 공지의 일액성 에폭시 수지 조성물에 적용되는 양을 기초로 적절하게 결정하면 된다.
상기의 일액성 에폭시 수지 조성물은 25℃에서 점도가 약 0.1∼250푸아즈인 것이 성형 가공성(50∼100℃에 있어서의 단시간에서의 침입 가능성)이나 그 봉지재 특성상 등에서 적당하다.
본 발명의 언더필재는, 예를 들면 폴리이미드 필름상에 형성된 두께 9㎛ 이하의 동층으로 형성된 회로를 갖는 플렉시블 기판과 그 위에 형성된 IC칩 및 범프 등의 공극부에 충전하고, 예를 들면 65∼150℃ 정도의 온도에서 2∼120분간 정도 경화시키며, 바람직하게는 계속해서 150∼200℃ 정도의 온도에서 30분간∼8시간 정도 가열하여 경화시켜 경화물을 형성하는 것이 바람직하다. 전단계의 경화와 후단계의 경화를 다른 라인에서 행하는 것이 바람직하다.
본 발명의 언더필재의 경화물은 모두 50∼150℃, 특히 50∼200℃에 있어서 106dyn/㎠ 이상의 동적 점탄성을 나타내며, 충분한 내열성을 갖는 것이 바람직하다.
이하, 실시예에 따라 본 발명의 언더필재 및 전자부품에 대하여 상세하게 설명한다. 합성예의 경화제의 점도는 E형 점도계를 사용하여 60℃에서 측정하였다. 실시예 중의 조성물의 점도, 침입시간, 경화물의 인장 탄성률, 밀착 강도에 대한 평가는 다음과 같이 행하였다.
얻어진 조성물의 점도는 E형 점도계를 사용하여 25℃에서 측정하였다.
얻어진 조성물의 침입시간은 갭(gap) 사이가 20㎛인 유리제의 가부시키가이샤 E.H.C제의 액정 평가용 셀을 사용하여 80℃의 핫 플레이트상에서 조성물이 갭 사이에 1cm까지 침입하는 시간을 측정하였다.
평가 기준
양호 : 침입 시간이 120초 이하
경화물의 인장 탄성률은 폭 4mm의 덤벨(dumbbell) 형상으로 펀칭한 시험편에대하여 ASTM D882에 준하여, 오리엔텍사제 TENSILON UTM-II-20을 사용하여 척(chuck) 사이 30mm, 인장 속도 2mm/min의 조건에서 측정하였다.
밀착 강도의 평가는 이하와 같이 행하였다.
얻어진 언더필재(1)를 길이 10㎝, 폭 1㎝, 두께 25㎛의 폴리이미드 필름(30)상의 중앙부에 적하하고, 1㎝×1㎝로 벽개(劈開)한 실리콘 웨이퍼(20)를 놓고, 135℃의 핫 플레이트상에서 15분간 열처리 후, 계속해서 180℃의 오븐중에서 1시간 열처리하여 도 2와 같은 시험편을 제작하였다. 제작한 시험편을 도 3에 나타낸 바와 같이, 폴리이미드 필름(30)측을 상면으로 하고, 실리콘 웨이퍼(20)가 상측의 누름판(40)보다 2mm 나오도록 끼워 넣으며, 인장 속도 2mm/분에서 인장 시험기에 의해 폴리이미드 필름(30)이 실리콘 웨이퍼(20)로부터 박리하였을 때의 하중을 측정하여 밀착 강도로 하였다.
또한, 별도로 두께 25㎛의 폴리이미드 필름을 대신하여 두께 35㎛의 전해 동박을 사용하여 동일하게 밀착 강도를 측정하였다.
평가 기준
양호 : 경화 에폭시 수지에 파괴없음(실리콘 웨이퍼가 파괴됨)
또한, 도 2 및 도 3 중, 참조부호 20은 실리콘 웨이퍼, 참조부호 30은 폴리이미드 필름, 참조부호 40은 누름판, 참조부호 50은 지그(jig), 참조부호 60은 스페이서이다.
경화물의 Tg(유리 전이 온도)는 세이코 인스트루먼츠 가부시키가이샤(Seiko Instruments Inc.)제 SSC5200 RDSC220C에 의해 질소중 20℃/분의 승온 속도에서 측정하였다.
경화물의 동적 점탄성률은 레오메트릭 사이언티픽 에프 이 가부시키가이샤(Rheometric Scientific F. E Ltd.)제 고체 점탄성 아날라이저 RSA2를 사용하여 인장 모드에서 온도 의존에 대하여 측정하고, 승온 스텝을 3℃/스텝, 주파수 10Hz, 변형 0.05%로 하여 측정하였다.
유전율은 두께 1mm 정도의 경화물을 사용하여 안도 덴끼 가부시키가이샤(Ando Electric co., Ltd.)제 유전체 손실 자동측정장치 R-1100에 의해 주파수 1KHz이고, 23℃에 있어서 측정하였다.
체적 저항은 두께 1mm 정도의 경화물을 사용하여 가부시키가이샤 어드밴테스트(Advantest Corporation)제 TR-8411 진동용량형 일렉트로메타를 사용하여 안가 전압 100V이고 23℃에 있어서 측정하였다.
종합 평가는 경화물에 보이드(void)가 발생하지 않고, 침입 시험 결과가 양호하며, 경화물의 절연 특성(전기 저항)이 양호(체적 저항률 1015Ωㆍ㎝ 이상)하고, 인장 탄성률이 작으며(150㎏/㎟ 이하), 경화물이 50∼150℃에 있어서 106dyn/㎠ 이상의 동적 점탄성이고 충분한 내열성을 갖는 경우를 양호 : ○로 하고, 우수 : ◎, 약간 불량 : △로 하여 표시하였다.
(합성예)
질소 치환한 사구 플라스크에 교반기, 질소 도입관, 환류 냉각기, 마개를 부착하고, 지환식 테트라카르복실산 이무수물로서 다이닛폰 잉크 가가쿠 고교 가부시키가이샤(Dainippon Ink And Chemicals, Incorporated)제 에피클론(epiclon) B4400을 37.90g(143.4mmol), 메탄올 50g을 넣고 환류하였다. 3시간 후, 실온까지 냉각하고, 환류 냉각기를 수분리기(水分離器)가 부착된 환류 냉각기로 바꾸어, 소포제(다우코닝 아시아 가부시키가이샤 FS 안티폼(antifoam) DB-100)를 0.10g, 디아미노폴리실록산 [화학식 4; 토레이 다우코닝 실리콘 가부시키가이샤(Dow Corning Toray Silicone Co., Ltd) 아미노 변성 실리콘 오일 BY16-853 U, R＝C3H6, R1∼R4＝CH3, 아민당량 451] 64.68g(71.71mmol)을 첨가하여 1시간에 걸쳐 메탄올을 증류제거하였다. 계속해서 190℃까지 승온하고 물을 증류제거하면서 1시간 반응시켜 97.89g(수율 97.90%)의 다갈색의 점조물(粘調物)을 얻었다. 이 생성물(SiB)의 60℃에서의 점도는 311푸아즈였다.
(실시예 1)
저점성 에폭시 수지로서 DY026SP(치바 스페셜리티 케미칼즈 가부시키가이샤제)를 100g, 산무수물계 경화제로서 합성예 1에서 얻은 SiB를 140g, 지환식 산무수물로서 닛폰 에폭시 수지 가부시키가이샤제 에피큐어 YH306을 141g, 촉진 촉매로서 시코쿠 가세이 고교 가부시키가이샤제 큐어졸(curezol)2E4MZ를 1g, 실란 커플링제로서 신에츠 가가쿠 고교 가부시키가이샤(Shinetsu Chemical Co., Ltd.)제 KBM403을 7.6g 혼합, 균일하게 한 후, ADVANTEC TOYO사제 FILTER PAPER 408(구멍 직경 5㎛)을 사용하여 여과하고, 진공탈법(眞空脫法)을 행하였다. 얻어진 무용제형 일액성 에폭시 수지 조성물의 점도는 3.1poise, 20㎛ 갭으로의 침입성을 갖고 있었다.
이 조성물을 100℃ 핫 플레이트상에서 1시간, 또한 180℃의 오븐중에서 2시간 경화하여 경화물을 얻었다. 이 경화물의 인장 탄성률은 23kg/㎟였다. 또한, 이 경화물의 Tg는 35℃, 유전율은 3.4, 체적 저항률은 1.8×1015Ωㆍ㎝였다.
또한, 별도로 이 조성물을 150℃에서의 경화 시간(겔(gel)화 시간)을 측정한 결과, 5분이었다.
1, 3-비스(4-아미노페녹시)벤젠 및 2, 3, 3′, 4′-비페닐 테트라카르복실산 이무수물의 열압착성 폴리이미드용 폴리아믹산 용액과 p-페닐렌디아민 및 3, 3′, 4, 4′-비페닐 테트라카르복실산 이무수물의 고내열성 방향족 폴리이미드용 폴리아믹산 용액으로부터 공압출 성형법에 의해 얻어진, 두께 구성이 3㎛/14㎛/3㎛(합계 20㎛)이고 열압착성 폴리이미드의 Tg가 250℃인 열압착성 다층 폴리이미드 필름과, 두께 9㎛의 전해 동박(미츠이 킨조쿠 고교사 가부시키가이샤 제품)을 더블 벨트 프레스를 사용하여 연속적으로 가압하에 열압착-냉각하여 적층한 한쪽면 동피막 플렉시블 적층체로부터 통상적인 방법에 의해 두께 9㎛의 동박으로 형성되는 회로를 갖는 FPC를 얻었다.
이 FPC에 상기의 무용제형 일액성 에폭시 수지 조성물을 언더필재로서 적용하여 IC칩 및 범프의 공극부에 충전하고, 경화하여 전자부품을 얻었다.
(실시예 2∼3 및 비교예)
실시예 1에 있어서 DY026SP를 대신하여 치바 스페셜리티 케미칼즈 가부시키가이샤제 아랄다이트 CY177 또는 CY179를 사용하거나, SiB를 사용하지 않고 Y에피큐어 H306의 양을 증가시키고, 표 1의 배합으로 한 이외는 실시예 1과 동일한 방법에 의해 무용제형 일액성 에폭시 수지 조성물을 얻었다. 얻어진 무용제형 일액성 에폭시 수지 조성물을 사용하여 실시예 1과 동일한 방법에 의해 조성물의 점도, 침입 시간, 밀착성, 경화물의 인장 탄성률에 대하여 평가하였다. 이들의 결과를 표 1에 나타내었다.
실시예 1∼3에서 얻어진 언더필재의 경화물은 모두 50∼200℃에 있어서 106dyn/㎠ 이상의 동적 점탄성을 나타내며, 충분한 내열성을 갖고 있는 것으로 나타났다.
실시예 1 실시예 2 실시예 3 비교예
DY026SP (g)CY177 (g)CY179 (g)SiB (g)YH306 (g)2E4MZ (g)KBM403 (g) 10014014117.6 10087.287.815.5 10012712817.1 10018715.7
점도 (poise)20㎛갭 사이로의 침입시험밀착력 3.1양호양호 27.2양호양호 23.8양호양호 0.6양호양호
Tg (℃)인장 탄성률 (kg/㎟)유전율체적 저항률 (Ωㆍ㎝) 35233.41.8×1015 721143.21.7×1016 1241203.01.6×1016 -213--
종합 평가 ◎ ○ ○ △
(실시예 4)
실시예 1의 유기 조성물에 대하여 0.7중량%의 카본 블랙을 첨가해서 균일하게 혼합하여 일액성 에폭시 수지 조성물로 이루어지는 언더필재를 얻었다.
이 조성물에 대하여 평가한 결과, 침입성, 기계적 물성, 밀착력, 전기특성이실질적으로 실시예 1과 동등하고, 양호하였다.
상기의 결과는 각 실시예에서 얻어진 언더필재 및 그 경화물은 양호한 성형 가공성 및 밀착력을 유지하고, 비교예와 비교하여 저탄성률인 것을 나타낸다. 또한, 실시예 1∼4의 밀착 강도는 모두 2kg 이상이었다.
본 발명에 따르면, 이상과 같은 구성을 갖고 있기 때문에, 경화물의 탄성률이 작고, 실리콘 웨이퍼와 함께 폴리이미드 필름에 대한 밀착성이 충분하며, 조성물의 성형 가공성 : 저점도, 비교적 단시간에서의 진입 가능성을 갖는 무용제형 언더필재를 얻을 수 있다.
또한, 본 발명에 따르면, 봉지재가 저탄성률이고 밀착 강도가 큰 전자부품을 얻을 수 있다.

Claims (7)

  1. 폴리이미드 필름상에 형성된 두께 9㎛ 이하의 동층으로 형성된 회로를 갖는 플렉시블 기판과 그 위에 형성된 IC칩 사이의 틈을 메우는, 무용제(solventless)이며 또한 논필러(non-filler)계이고, 폴리이미드 필름과 실리콘 웨이퍼를 언더필(underfill)재로 적층하여 행하는 밀착 시험에서 실리콘 웨이퍼가 파괴될 정도의 밀착력을 가지며, 경화막이 150㎏/㎟ 이하의 인장 탄성률(tensile modulus)을 나타내는 유기 재료로 이루어지는 것을 특징으로 하는 COF 실장용 언더필재.
  2. 제 1항에 있어서, 카본 블랙이 더 배합되어 이루어지는 것을 특징으로 하는 COF 실장용 언더필재.
  3. 제 1항에 있어서, 유기 재료가 저점성 에폭시 수지와, 화학식 1로 표시되는 이미드 단위를 가지며 말단에 산무수물기를 갖는 이미드계 올리고머(oligomer)인 산무수물계 경화제를 함유하여 이루어지고, 실온(25℃)에 있어서 250푸아즈 이하의 점도를 갖는 일액성 에폭시 수지 조성물로 이루어지는 것을 특징으로 하는 COF 실장용 언더필재.
    (화학식 1)
    [식중, A는 비대칭 방향족 또는 지환식 테트라카르복실산 이무수물 잔기이고, B는 디아미노폴리실록산 잔기이다.]
  4. 제 3항에 있어서, 일액성 에폭시 수지 조성물이 산무수물계 경화제인 비대칭 방향족 또는 지환식 테트라카르복실산 이무수물로서, 하기 화학식 2로 표시되는 지환식 테트라카르복실산 이무수물을 사용하여 얻어지는 말단에 산무수물기를 갖는 이미드계 올리고머를 포함하는 것을 특징으로 하는 COF 실장용 언더필재.
    (화학식 2)
  5. 제 3항에 있어서, 일액성 에폭시 수지 조성물이 지환식 산무수물계 및/ 또는 페놀계 경화제를 경화제 총량으로 에폭시기 총량에 대하여 1당량 이하의 농도로 포함하는 것을 특징으로 하는 COF 실장용 언더필재.
  6. 제 3항에 있어서, 일액성 에폭시 수지 조성물이 실란 커플링제를 더 포함하는 것을 특징으로 하는 COF 실장용 언더필재.
  7. 제 1항 내지 제 6항 중 어느 한 항에 기재된 COF 실장용 언더필재를 적용해서 IC칩을 고정하여 이루어지는 것을 특징으로 하는 전자부품.
KR1020020004808A 2001-01-29 2002-01-28 Ｃｏｆ 실장용 언더필재 및 전자부품 KR100928124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00020399 2001-01-29
JP2001020399 2001-01-29

Publications (2)

Publication Number Publication Date
KR20020063513A true KR20020063513A (ko) 2002-08-03
KR100928124B1 KR100928124B1 (ko) 2009-11-24

Family

ID=18886112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020004808A KR100928124B1 (ko) 2001-01-29 2002-01-28 Ｃｏｆ 실장용 언더필재 및 전자부품

Country Status (3)

Country Link
US (1) US6613449B2 (ko)
KR (1) KR100928124B1 (ko)
TW (1) TWI229929B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100025485A (ko) * 2008-08-27 2010-03-09 신에쓰 가가꾸 고교 가부시끼가이샤 무용제형 폴리이미드 실리콘계 수지 조성물 및 그의 경화물
KR101047701B1 (ko) * 2005-11-25 2011-07-08 히다치 가세고교 가부시끼가이샤 전자 부품용 액상 수지 조성물 및 전자 부품 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847693B2 (ja) 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
US6951778B2 (en) * 2002-10-31 2005-10-04 Hewlett-Packard Development Company, L.P. Edge-sealed substrates and methods for effecting the same
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JP2006216720A (ja) * 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
KR101148051B1 (ko) * 2005-12-26 2012-05-25 에스케이케미칼주식회사 에폭시 수지 조성물
WO2007116685A1 (ja) * 2006-03-31 2007-10-18 Kurashiki Boseki Kabushiki Kaisha 熱可塑性ポリイミド層を有するフレキシブル積層板及びその製造方法
US20110147902A1 (en) * 2008-06-20 2011-06-23 Polymer Vision Limited Integrated Circuit Comprising Light Absorbing Adhesive
US8080287B2 (en) * 2009-03-31 2011-12-20 Ppg Industries Ohio, Inc Low temperature curable coating compositions, related methods and coated substrates
BR112014015810A8 (pt) * 2011-12-30 2017-07-04 Dow Global Technologies Llc composição de epóxi e método para preparar uma composição de epóxi
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153570A (ja) 1995-11-30 1997-06-10 Namitsukusu Kk 半導体封止用流動性樹脂組成物
JP3855649B2 (ja) * 2000-09-26 2006-12-13 宇部興産株式会社 一液性エポキシ樹脂組成物および硬化物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047701B1 (ko) * 2005-11-25 2011-07-08 히다치 가세고교 가부시끼가이샤 전자 부품용 액상 수지 조성물 및 전자 부품 장치
US8232355B2 (en) 2005-11-25 2012-07-31 Hitachi Chemical Co., Ltd. Liquid resin composition for electronic components and electronic component device
KR20100025485A (ko) * 2008-08-27 2010-03-09 신에쓰 가가꾸 고교 가부시끼가이샤 무용제형 폴리이미드 실리콘계 수지 조성물 및 그의 경화물

Also Published As

Publication number Publication date
US6613449B2 (en) 2003-09-02
TWI229929B (en) 2005-03-21
US20020142167A1 (en) 2002-10-03
KR100928124B1 (ko) 2009-11-24

Similar Documents

Publication Publication Date Title
TWI743345B (zh) 聚醯亞胺、黏著劑、薄膜狀黏著材料、黏著層、黏著片、附有樹脂之銅箔、覆銅積層板、印刷線路板、以及多層線路板及其製造方法
US7820742B2 (en) Adhesive exhibiting maximum melt viscosity of 10,000 Pa s at 40 to 80 degrees C
US6187874B1 (en) Adhesive for electronic parts and adhesive tape for electronic parts
EP2530103A1 (en) Polyimide resin composition, adhesive agent and laminate each comprising same, and device
KR100928124B1 (ko) Ｃｏｆ 실장용 언더필재 및 전자부품
CN108690552B (zh) 胶粘剂、胶粘材料、胶粘层、胶粘片、铜箔、覆铜层叠板、布线板及制造方法
KR20070011493A (ko) 에폭시 수지 조성물
KR20110124144A (ko) 수지 조성물
JP3063935B2 (ja) 接着性、耐熱性および耐カ−ル性を兼ね備えたポリイミドシロキサン組成物
JP2001234020A (ja) 樹脂組成物、該樹脂組成物を用いた接着フィルム、金属箔付き接着フィルム、配線基板及び実装構造体
JP3858705B2 (ja) Ｃｏｆ実装用アンダ−フィル材および電子部品
KR102186795B1 (ko) 접착 조성물 및 그것을 갖는 접착 필름, 접착 조성물 구비 기판, 반도체 장치 및 그의 제조 방법
JP3855649B2 (ja) 一液性エポキシ樹脂組成物および硬化物
KR100331359B1 (ko) 단일색 도포 폴리이미도실록산-기제 도료 및 경화막
US20220289976A1 (en) Thermosetting resin composition, thermosetting resin sheet, electronic component, and electronic device
JP5183076B2 (ja) 半導体装置の製造方法
JP3915604B2 (ja) 一液性エポキシ樹脂組成物および硬化物
JP5332799B2 (ja) 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP4491852B2 (ja) 層間絶縁接着シ−トおよび多層回路基板
JP5881927B2 (ja) 半導体封止用接着剤、半導体封止用フィルム状接着剤、半導体装置の製造方法、および半導体装置
JP4389892B2 (ja) Ｃｏｆ用フレキシブル基板および電子部品
JP2005088309A (ja) 金属箔層付き基板フィルム及び両面金属箔付き基板フィルム
KR100337423B1 (ko) 전자부품용접착테이프
JP5890253B2 (ja) 熱伝導性熱硬化型接着剤組成物及び熱伝導性熱硬化型接着剤シート
JP2022063409A (ja) 樹脂組成物、樹脂シート、積層体、及び多層回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee