KR20020061221A - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20020061221A KR20020061221A KR1020010002159A KR20010002159A KR20020061221A KR 20020061221 A KR20020061221 A KR 20020061221A KR 1020010002159 A KR1020010002159 A KR 1020010002159A KR 20010002159 A KR20010002159 A KR 20010002159A KR 20020061221 A KR20020061221 A KR 20020061221A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- chip
- image pickup
- state image
- via hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000011521 glass Substances 0.000 claims abstract description 23
- 239000000853 adhesive Substances 0.000 claims abstract description 19
- 230000001070 adhesive effect Effects 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000007787 solid Substances 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 15
- 239000010408 film Substances 0.000 description 5
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 영상신호를 전기신호로 변환시켜주는 고체촬상소자용 반도체 패키지에 있어서, 반도체 칩과 기판을 연결하는 신호선의 길이를 단축함과 함께 경박 단소한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.
이를 위해 본 발명은 본딩패드(113)부를 관통하여 비어홀(via hole)(115)이 형성됨과 함께 상기 비어홀(115)에는 연결메탈(140)이 구비되는 고체촬상소자용 칩(110)과; 상기 고체촬상소자용 칩(110)이 장착되는 기판(130)과; 상기 고체촬상소자용 칩(110)과 상기 기판(130)을 전기적으로 연결시키는 접속수단(150)과; 상기 고체촬상소자용 칩(110)의 둘레를 따라 도포되는 접착제(160)와; 상기 고체촬상소자용 칩(110)의 상부에 구비되는 투명한 글라스(170)와; 상기 기판(130)의 하면에 구비되어 외부장치와 연결되는 외부단자부를 포함하여 이루어지는 반도체 패키지가 제공된다.
Description
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 칩과 기판을 연결하는 신호선의 길이를 단축함과 함께 경박 단소한 새로운 구조의 고체촬상소자용 반도체 패키지를 제공하기 위한 것이다.
일반적으로 고체촬상소자는 광전변환소자와 전하결합소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 것으로, CCD(charge coupled device)카메라 또는 디지털 카메라등에 이용되고 있다.
도 1 은 종래 고체촬상소자를 사용한 반도체 패키지의 일 예를 개략적으로 나타낸 단면도로서, 도시한 바와 같이 종래 고체촬상소자용 반도체 패키지(1)는, 고체촬상소자용 반도체 칩(10)이 기판(20)에 안착되고, 상기 고체촬상소자용 반도체 칩(10)은 상기 기판(20)에 와이어(30) 본딩되며, 상기 고체촬상소자용 반도체 칩(10)의 상부에는 투명한 글라스(40)가 구비되어 크게 구성된다.
상기와 같이 구성된 종래 고체촬상소자용 반도체 패키지(1)에서는 상기 글라스(40)를 통과한 빛의 영상신호를 상기 고체촬상소자용 반도체 칩(10)에서 전기신호로 변환하고, 이와 같이 변환된 전기신호는 와이어(30)를 통해 상기 기판(20)에 전달되며, 상기 기판(20)에서는 메탈라인(미도시)을 통해 외부장치에 전달되는 것이다.
그런데, 이와 같은 종래의 고체촬상소자용 반도체 패키지는 반도체 칩(10)과 기판(20)의 연결을 와이어본딩 방식을 사용한 것임에 따라, 와이어의 루프 하이트(loop height)에 의해 패키지가 두꺼워질 뿐만아니라, 반도체 칩(10)과 기판(20)을 연결하는 신호선이 길기 때문에 전기적 신뢰성이 저하된다.
또한 기판(20)이 불필요하게 크기 때문에 전체 패키지의 크기가 증가하는 문제가 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 반도체 칩과 기판을 연결하는 신호선의 길이을 단축함과 함께 경박 단소한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.
도 1 은 종래 반도체 패키지의 단면도
도 2 는 본 발명의 제1형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도
도 3 은 본 발명에 따른 반도체 칩의 평면도
도 4 는 접속수단으로 이방성 전도성 페이스트를 적용한 도 2 의 A부 확대 단면도
도 5 는 본 발명의 제1형태에 따른 반도체 패키지의 제2실시예를 나타내는 단면도
도 6 은 본 발명의 제2형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도
도 7a 내지 7f 는 본 발명에 따라 웨이퍼 상태에서 제조되는 반도체 패키지의 제조방법을 나타내는 공정도
도면의 주요부분에 대한 부호설명
100,101,102.반도체 패키지110.고체촬상소자용 칩
113.본딩패드부115.비어홀
130.기판140.연결메탈
150,151.접속수단160.접착제
170.글라스180.솔더볼
190.지지대
상기한 목적을 달성하기 위한 본 발명의 제1형태에 따르면, 본딩패드부를 관통하여 비어홀(via hole)이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩과; 상기 고체촬상소자용 칩이 장착되는 기판과; 상기 고체촬상소자용 칩과 상기 기판을 전기적으로 연결시키는 접속수단과; 상기 고체촬상소자용 칩의 둘레를 따라 도포되는 접착제와; 상기 고체촬상소자용 칩의 상부에 구비되는 투명한 글라스와; 상기 기판의 하면에 구비되어 외부장치와 연결되는 외부단자부를포함하여 이루어지는 반도체 패키지가 제공된다.
또한, 본 발명의 제2형태에 따르면, 본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩과;
상기 고체촬상소자용 칩이 장착되는 기판와; 상기 고체촬상소자용 칩과 상기 기판을 전기적으로 연결시키는 접속수단과; 상기 기판의 끝단부 둘레를 따라 구비되는 지지대와; 상기 지지대에 도포되는 접착제와; 상기 지지대의 상부에 구비되는 투명한 글라스와; 상기 기판의 하면에 구비되어 외부장치와 연결되는 외부단자부를 포함하여 이루어지는 반도체 패키지가 제공된다.
한편, 본 발명에 따른 반도체 패키지 제조방법은 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와; 본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩이 다수개 형성되는 웨이퍼를 상기 기판에 장착하는 단계와; 상기 웨이퍼의 각 고체촬상소자용 칩의 둘레를 따라 접착제를 도포하는 단계와; 상기 웨이퍼에 투명한 글라스를 결합하는 단계와; 상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계와; 상기 웨이퍼의 각 고체촬상소자용 칩을 소잉하여 개별화하는 단계를 포함하여 이루어진다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 2 내지 도 7f 를 참조하여 상세히 설명하면 다음과 같다.
도 2 는 본 발명의 제1형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도이고, 도 3 은 본 발명에 따른 반도체 칩의 평면도이다.
도시한 바와 같이 본 발명의 제1형태에 따른 제1실시예의 반도체 패키지(100)는 고체촬상소자용 반도체 칩(110)(이하, 반도체 칩이라 함)과, 상기 반도체 칩(110)이 장착되는 기판(130)(인쇄회로기판:printed circuit substrate)과, 상기 반도체 칩(110)과 상기 기판(130)을 전기적으로 연결시키는 접속수단(150)과, 상기 반도체 칩(110)의 상부에 구비되는 글라스(170)와, 상기 기판(130)의 하면에 구비되는 외부단자부로 크게 구성된다.
한편, 상기 반도체 칩(110)의 끝단부에는, 그 둘레를 따라 위치되는 각 본딩패드부(113)를 수직 관통하여 비어홀(115)이 형성되고, 상기 비어홀(115)에는 전기가 통하도록 연결메탈(140)이 구비된다.
이 때, 상기 연결메탈(140)은 상기 비어홀(115)의 내부 전체에 채워질 수도 있으며, 상기 비어홀(115)의 내면에 무전해도금등의 방법으로 박막의 형태로 형성될 수도 있다.
또한, 상기한 바와 같이 상기 비어홀(115)에 상기 연결메탈(140)을 구비할 때, 상기 연결메탈(140)을 상기 비어홀(115)의 입구부 주위에 해당하는 상기 기판(130)의 상면 및 하면에 연장 형성함으로써, 상기 반도체 칩(110)과 상기 기판(130)과의 전기적 연결성을 향상시킬 수 있다.
결국, 상기 반도체 칩(110)은 상기 연결메탈(140)에 의해 그 하면까지 전기적으로 연결되는 것이다.
한편, 상기 기판(130)의 상면에는 상기 연결메탈(140)에 해당하는 위치에 패드부(미도시)가 형성되고, 상기 기판(130)의 하면에는 외부장치와 연결하기 위한외부단자부가 형성되어 마더보드와 같은 외부장치에 실장된다.
이 때, 상기 기판(130)으로는 일반적인 유기체(organic) 기판을 사용할 수 있음은 물론이고, 특히 틴 코아(thin core) 기판 또는 플렉스 서킷(flex circuit) 기판등을 사용하면 반도체 패키지의 두께를 더욱 줄일 수 있으며, 이는 후술하는 제2실시예 및 제2형태에서도 동일하게 적용된다.
그리고, 상기 반도체 칩(110)과 상기 기판(130)을 전기적으로 연결하는 시키는 접속수단(150)으로서, 본 발명에서는 이방성 전도성 필름(anisotropic conductive film:ACF) 또는 이방성 전도성 페이스트(anisotropic conductive paste:ACP)등을 사용할 수 있으며, 이는 본 발명의 제2형태에도 적용된다.
특히, 도 4 에 도시한 것은 상기한 접속수단 중에서 이방성 전도성 페이스트(155)를 접속수단으로 사용한 것을 나타내는 것으로, 이를 기준하여 본 실시예를 설명하도록 한다.
즉, 기판(130)의 상면에 상기 이방성 전도성 페이스트(155)가 도포되면, 상기 이방성 전도성 페이스트(155) 내부의 작은 금속 알갱이(155a)들은 서로 떨어진 상태로 위치된다.
이 때, 상기 반도체 칩(110)을 가압하여 상기 기판(130)에 장착하게 되면, 상기 각 연결메탈(140)과 상기 기판(130)의 각 패드(미도시) 사이에 금속 알갱이(155a)들이 모여서 상기 연결메탈(140)과 상기 기판(130)의 패드를 연결하게 되는 것이다.
한편, 상기 연결메탈(140)과 상기 패드가 형성되지 않은 부분에서는 상기 금속 알갱이(155a)들이 서로 떨어진 채로 위치하기 때문에 각 연결메탈(140) 및 각 패드간의 숏트는 발생하지 않는다.
또한, 상기 이방성 전도성 페이스트(155)는 상기 반도체 칩(110)과 상기 기판(130)을 전기적으로 연결할 뿐만아니라, 상기 반도체 칩(110)과 상기 기판(130)의 결합을 견고히 함과 함께 상기 반도체 칩(110)을 외부로부터 보호하는 봉지제(underfill)의 역할을 동시에 수행하게 된다.
그리고, 본 실시예에서는 상기 외부단자부로서 솔더볼(180)이 구비된 것을 나타내는데, 도시하지는 않았지만 상기 솔더볼(180)은 상기 기판(130) 하면에 볼 그리드 어레이(ball grid array:BGA) 타입으로 구비될 수 있다.
물론, 상기한 바와 같이 솔더볼(180)을 볼 그리드 어레이 타입으로 구비할 경우에는 상기 기판(130)의 내부를 통해서 또는, 상기 기판(130)의 하면에 상기 솔더볼(180)을 배열하기 위한 메탈라인(미도시)을 형성해야 함은 당연하다.
또한, 상기 외부단자부로서 상기 기판(130)의 하면에 랜드부를 형성함과 함께, 상기 랜드부를 랜드 그리드 어레이(land grid array:LGA) 타입으로 구비할 수도 있다.
한편, 상기 반도체 칩의 본딩패드(113)부에는 그 둘레는 따라 접착제(160)가 도포되어, 상기 접착제(160)에 의해 빛을 통과시키는 투명한 상기 글라스(170)가 상기 반도체 칩(110)에 결합된다.
이 때, 상기 접착제(160)는 상기 반도체 칩(110)의 끝단부에 형성되는 상기 본딩패드(113)부를 연결하여 도포되기 때문에, 상기 반도체 칩(110)은 상기접착제(160)와 상기 글라스(170)의 접착에 의해 외부로부터 보호된다.
특히, 상기한 본 발명의 제1형태에 따른 반도체 패키지는 동일한 크기의 반도체 칩(110), 기판(130), 그리고 글라스(170)로 형성할 수 있다.
따라서, 상기 반도체 칩(110)은 개별화한 상태에서 패키징할 수 있을 뿐만아니라, 웨이퍼 상태에서 패키징 공정을 진행한 후 소잉을 수행하여 반도체 패키지를 개별화할 수도 있다.
이와 같이, 본 발명의 제1형태는 웨이퍼 상태에서 패키지 제조 공정을 진행 할 수 있기 때문에, 패키지 공정을 단순화 할 수 있다.
상기와 같이 구성된 본 발명은, 투명한 글라스(160)를 통과한 빛의 영상신호가 반도체 칩(110)에서 전기신호로 변환되며, 이와 같이 변환된 전기신호는 연결메탈(140), 접속수단(150)을 거쳐 기판(130)에 전달된다.
그리고, 상기 기판(130)에서는 내부에 형성된 메탈라인 또는 패턴을 통해 솔더볼(180)에 연결되고, 상기 솔더볼(180)을 통해 외부장치에 전달되는 것이다.
요컨대, 본 실시예의 반도체 패키지는 비어홀(113)에 연결메탈(140)을 구비한 반도체 칩(110)과 기판(130)을 접속수단(150)으로 결합 연결한 것으로, 패키지의 두께를 혁신적으로 줄일 수 있는 새로운 형태의 반도체 패키지를 제공한다.
도 5 는 본 발명의 제1형태에 따른 반도체 패키지의 제2실시예를 나타내는 단면도이다.
도시한 바와 같이 본 발명의 제1형태에 따른 제2실시예의 반도체 패키지(101)의 전체적인 구성은 전술한 제1실시예와 동일하므로, 동일 구성에 대해서는 동일 번호를 부여하고 구체적인 설명은 생략한다.
한편, 본 실시예의 특징은 반도체 칩(110)과 기판(130)을 전기적으로 연결하는 접속수단(151)에 있다.
구체적으로, 본 실시예에서는 연결메탈(140)과 기판(130)의 패드부를 연결하는 상기 접속수단(151)으로 전도성 에폭시 또는 솔더 페이스트를 사용하고, 상기 전도성 에폭시 또는 상기 솔더 페이스트 주위에는 비전도성 필름(non conductive film:NCF), 또는 비전도성 페이스트(non conductive paste:NCP)등과 같은 봉지제(156)를 더 구비한 것이다.
이 때, 상기 접속수단(151)은 상기 연결메탈(140)과 상기 패드의 연결 위치에만 구비되고, 그 주위에는 상기 봉지제(156)가 구비되므로 각 연결메탈(140) 및 각 패드간의 숏트는 발생하지 않는다.
즉, 본 실시예에서는 상기 반도체 칩(110)과 상기 기판(130) 사이에 상기 반도체 칩(110)과 상기 기판(130)을 전기적으로 연결하는 접속수단(151)과, 상기 반도체 칩(110)과 상기 기판(130)의 결합을 견고히 하는 봉지제(156)를 별도로 사용한 것이다.
도 6 은 본 발명의 제2형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도로서, 도시한 바와 같이 본 발명의 제2형태에 따른 제1실시예의 반도체 패키지(103)의 전체적인 구성은 전술한 제1형태와 동일하므로, 동일부분에 대해서는 전술한 제1형태를 참조하도록 한다.
한편, 본 발명의 제2형태에 따른 본 실시예의 특징은 기판(130)의 끝단부 둘레를 따라 수직한 지지대(190)를 구비하고, 상기 지지대(190)에 접착제(160)를 도포하여, 글라스(170)를 상기 지지대(190)의 상면에 접착 결합한 것이다.
물론, 이 때 상기 지지대(190)를 상기 기판(130)에 결합된 상태의 반도체 칩(110)의 높이와 동일하게 한 후, 상기 반도체 칩의 본딩패드(113)부에 접착제(160)를 도포함과 함께 상기 지지대(190)에 접착제(160)를 도포하여 상기 글라스(170)를 접착 결합할 수도 있다.
따라서, 본 실시예에서는 상기 반도체 칩(110)이 상기 지지대(190)에 의해 외부와 확실히 차단되므로, 외부로부터의 충격에 보다 안정적이다.
이하, 본 발명에 따른 반도체 패키지의 제조방법에 대하여 설명하면 다음과 같다.
도 7a 내지 7f 는 본 발명에 따라 웨이퍼 상태에서 제조되는 반도체 패키지의 제조방법을 나타내는 공정도로서, 도시한 것은 전체 웨이퍼(W) 중에서 소정의 하나의 반도체 칩(110)이 패키징 되는 것을 나타내며, 점선으로 나타낸 바와 같이 다른 반도체 칩에서도 동일한 공정이 진행된다.
먼저, 도 7a 와 같이 기판(130)의 상면에 반도체 칩과 전기적으로 연결하기 위한 접속수단(150)을 구비하고, 도 7b 와 같이 본딩패드(113)부를 관통하여 비어홀(115)이 형성됨과 함께 상기 비어홀(115)에 연결메탈(140)이 구비된 다수개의 고체촬상소자용 칩(110)으로 이루어진 웨이퍼(W)를 상기 기판(130) 위에 장착한다.
이 때, 상기 반도체 칩(110)과 상기 기판(130)은 상기 접속수단(150)에 의해 전기적으로 연결된다.
그리고, 도 7c 와 같이 상기 웨이퍼(W)의 각 반도체 칩(110)의 본딩패드(113)부를 따라 둘레에 접착제(160)를 도포하고, 도 7d 와 같이 상기 웨이퍼(W)에 투명한 글라스(170)를 접착 결합한다.
다음으로, 도 7e 와 같이 상기 기판(130)의 하면에 외부장치와 연결되는 솔더볼(180)과 같은 외부단자부를 구비하고, 도 7f 와 같이 상기 웨이퍼(W)를 각각의 반도체 칩(110) 단위로 소잉하여 개별화함으로써 본 발명의 반도체 패키지가 완성된다.
한편, 상기 접속수단(150)은 전술한 바와 같이 이방성 전도성 필름 또는 이방성 전도성 페이스트를 사용할 수 있으며, 상기 접속수단으로 전도성 에폭시 또는 솔더 페이스트를 사용할 경우에는 비전도성 필름 또는 비전도성 페이스트를 주위에 더 구비하도록 한다.
전술한 본 발명에 따른 반도체 패키지의 제조방법은 웨이퍼(W) 상태에서 반도체 칩(110)을 패키징 한 후에, 마지막에 소잉하여 개별화 한 것이지만, 본 발명은 개별화 된 반도체 칩(110)으로 패키징 공정을 수행할 수도 있다.
이에 대한 본 발명의 반도체 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 기판(130)의 상면에 반도체 칩(110)과 전기적으로 연결하기 위한 접속수단(150)을 구비하고, 상기 기판(130)에 본딩패드(113)부를 관통하여 비어홀(115)이 형성됨과 함께 상기 비어홀(115)에 연결메탈(140)이 구비된 고체촬상소자용 칩(110)을 장착한다.
상기와 같이 반도체 칩(110)이 기판(130)에 장착되면, 상기 반도체 칩의 본딩패드(113)부의 둘레 또는 글라스(170)의 내면에 접착제(160)를 도포하고, 상기 반도체 칩(110)에 투명한 상기 글라스(170)를 접착 결합한다.
그리고, 상기 기판(130)의 하면에 외부장치와 연결되는 솔더볼(180)과 같은 외부단자부를 구비함으로써, 본 발명의 반도체 패키지가 되는 것이다.
또한, 본 발명은 기판(130)보다 작은 크기의 반도체 칩(110)을 상기 기판(130)에 장착하며, 상기 기판(130)의 끝단부 둘레를 따라 지지대(190)를 구비하고, 상기 지지대(190)에 글라스(170)을 접착 결합할 수도 있다.
상기한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 반도체 칩이 연결메탈에 의해 그 하면을 통해 기판에 연결되므로써, 신호선이 단축됨과 함께 반도체 칩과 거의 동일한 칩 사이즈 패키지(chip size package:CSP)를 제공한다.
둘째, 본 발명의 반도체 패키지는 와이어본딩등을 사용한 다른 형태의 반도체 패키지에 비해 그 두께를 혁신적으로 줄일 수 있다.
셋째, 본 발명은 몰딩하지 하지 않으므로 몰딩공정이 생략되고, 기존의 패키지 공정을 그대로 이용 가능하므로 제조공정이 단순하다.
넷째, 본 발명은 웨이퍼 상태에서 제조 공정을 진행할 수 있기 때문에, 공정이 단순하여 제조단가를 낮출 수 있다.
Claims (7)
- 본딩패드부를 관통하여 비어홀(via hole)이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩과;상기 고체촬상소자용 칩이 장착되는 기판과;상기 고체촬상소자용 칩과 상기 기판을 전기적으로 연결시키는 접속수단과;상기 고체촬상소자용 칩의 둘레를 따라 도포되는 접착제와;상기 고체촬상소자용 칩의 상부에 구비되는 투명한 글라스와;상기 기판의 하면에 구비되어 외부장치와 연결되는 외부단자부를 포함하여 이루어지는 반도체 패키지.
- 제1항에 있어서,상기 접속수단은 이방성 전도성 필름(anisotropic conductive film:ACF) 또는 이방성 전도성 페이스트(anisotropic conductive paste:ACP)인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 접속수단은 전도성 에폭시 또는 솔더 페이스트이며, 상기 접속수단 주위에는 비전도성 필름(non conductive film:NCF) 또는 비전도성 페이스트(non conductive paste:NCP)가 더 구비되는 것을 특징으로 하는 반도체 패키지.
- 본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩과;상기 고체촬상소자용 칩이 장착되는 기판와;상기 고체촬상소자용 칩과 상기 기판을 전기적으로 연결시키는 접속수단과;상기 기판의 끝단부 둘레를 따라 구비되는 지지대와;상기 지지대에 도포되는 접착제와;상기 지지대의 상부에 구비되는 투명한 글라스와;상기 기판의 하면에 구비되어 외부장치와 연결되는 외부단자부를 포함하여 이루어지는 반도체 패키지.
- 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와;본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩이 다수개 형성되는 웨이퍼를 상기 기판에 장착하는 단계와;상기 웨이퍼의 각 고체촬상소자용 칩의 둘레를 따라 접착제를 도포하는 단계와;상기 웨이퍼에 투명한 글라스를 결합하는 단계와;상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계와;상기 웨이퍼의 각 고체촬상소자용 칩을 소잉하여 개별화하는 단계를 포함하는 반도체 패키지의 제조방법.
- 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와;본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩을 상기 기판에 장착하는 단계와;상기 고체촬상소자용 칩의 둘레를 따라 접착제를 도포하는 단계와;상기 고체촬상소자용 칩에 투명한 글라스를 결합하는 단계와;상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계를 포함하는 반도체 패키지의 제조방법.
- 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와;본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩을 상기 기판에 장착하는 단계와;상기 기판의 끝단부 둘레를 따라 지지대를 구비하는 단계와;상기 지지대에 접착제를 도포하는 단계와;상기 지지대에 투명한 글라스를 결합하는 단계와;상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계를 포함하는 반도체 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0002159A KR100370116B1 (ko) | 2001-01-15 | 2001-01-15 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0002159A KR100370116B1 (ko) | 2001-01-15 | 2001-01-15 | 반도체 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020061221A true KR20020061221A (ko) | 2002-07-24 |
| KR100370116B1 KR100370116B1 (ko) | 2003-01-30 |
Family
ID=27691700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0002159A KR100370116B1 (ko) | 2001-01-15 | 2001-01-15 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370116B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616670B1 (ko) * | 2005-02-01 | 2006-08-28 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
| US7262475B2 (en) | 2005-01-07 | 2007-08-28 | Samsung Electronics Co., Ltd. | Image sensor device and method of manufacturing same |
| KR100809718B1 (ko) * | 2007-01-15 | 2008-03-06 | 삼성전자주식회사 | 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법 |
| KR100824812B1 (ko) * | 2005-07-01 | 2008-04-30 | 가부시끼가이샤 도시바 | 초소형 카메라 모듈 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374144B1 (ko) * | 2012-01-25 | 2014-03-18 | 앰코 테크놀로지 코리아 주식회사 | 워피지 방지 구조를 갖는 반도체 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2783259B2 (ja) * | 1996-07-18 | 1998-08-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
| KR100241509B1 (ko) * | 1997-08-30 | 2000-02-01 | 김영환 | 이미지 센싱 패캐이지 |
| KR100253397B1 (ko) * | 1997-12-30 | 2000-04-15 | 김영환 | 칩단위 패키지 및 그의 제조방법 |
| US6011301A (en) * | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
| JP3880762B2 (ja) * | 1999-01-18 | 2007-02-14 | 株式会社東芝 | 半導体装置 |
-
2001
- 2001-01-15 KR KR10-2001-0002159A patent/KR100370116B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262475B2 (en) | 2005-01-07 | 2007-08-28 | Samsung Electronics Co., Ltd. | Image sensor device and method of manufacturing same |
| US7534656B2 (en) | 2005-01-07 | 2009-05-19 | Samsung Electronics Co., Ltd | Image sensor device and method of manufacturing the same |
| KR100616670B1 (ko) * | 2005-02-01 | 2006-08-28 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
| KR100824812B1 (ko) * | 2005-07-01 | 2008-04-30 | 가부시끼가이샤 도시바 | 초소형 카메라 모듈 및 그 제조 방법 |
| KR100809718B1 (ko) * | 2007-01-15 | 2008-03-06 | 삼성전자주식회사 | 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100370116B1 (ko) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11508776B2 (en) | Image sensor semiconductor packages and related methods | |
| US7423335B2 (en) | Sensor module package structure and method of the same | |
| US7745897B2 (en) | Methods for packaging an image sensor and a packaged image sensor | |
| JP5226087B2 (ja) | 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ | |
| US20040219713A1 (en) | Elimination of RDL using tape base flip chip on flex for die stacking | |
| KR20070007151A (ko) | 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법 | |
| US20060087017A1 (en) | Image sensor package | |
| JP2001223326A (ja) | 半導体装置 | |
| KR100664316B1 (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
| KR100370116B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20040060124A (ko) | 플립-칩 세라믹 패키징 방법 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| KR20040110294A (ko) | 고체 촬상용 반도체 장치 | |
| KR20050018381A (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| KR100370117B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100388290B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR101099584B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR100359790B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20040060123A (ko) | 반도체 소자 패키징 방법 | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| KR100446913B1 (ko) | 칩 캐리어를 사용하지 않는 반도체 장치 및 그 제조 방법 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW432561B (en) | Multi-chip module packaging structure | |
| KR20010058581A (ko) | 반도체패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190108 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20200113 Year of fee payment: 18 |