KR20020060919A - 다결정 실리콘 박막 및 그의 형성 방법 - Google Patents
다결정 실리콘 박막 및 그의 형성 방법 Download PDFInfo
- Publication number
- KR20020060919A KR20020060919A KR1020010002083A KR20010002083A KR20020060919A KR 20020060919 A KR20020060919 A KR 20020060919A KR 1020010002083 A KR1020010002083 A KR 1020010002083A KR 20010002083 A KR20010002083 A KR 20010002083A KR 20020060919 A KR20020060919 A KR 20020060919A
- Authority
- KR
- South Korea
- Prior art keywords
- film layer
- silicon
- thin film
- layer
- silicon film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229920001296 polysiloxane Polymers 0.000 title 1
- 239000010408 film Substances 0.000 claims abstract description 71
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 68
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 230000003746 surface roughness Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005224 laser annealing Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 26
- 230000005669 field effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 62
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007865 diluting Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 및 그의 형성 방법에 관한 것으로, 기판(1), 상기 기판 위에 배치된 비정질 실리콘 막층(2) 및 상기 비정질 실리콘 막 위에 배치된 미세 결정 실리콘 막층(3)을 포함하는 다결정 실리콘 박막 및 그의 형성 방법을 제공함으로써 TFT-LCD, TFT-OLED 등을 포함한 디스플레이 디바이스 제조에 있어서 요구되는 다결정 실리콘과 게이트 산화막 사이의 캐리어 이동도를 향상시킬 수 있을 뿐만 아니라 그 제조 공정 재현성 및 화질에 있어서 향상을 기대할 수 있다.
Description
[산업상 이용분야]
본 발명은 다결정 실리콘 박막 및 그의 형성 방법에 관한 것으로, 더욱 상세하게는 TFT-LCD, TFT-OLED 등을 포함하는 디스플레이 디바이스에 사용되는 다결정 실리콘 박막에 관한 것이다.
[종래 기술]
미국 특허 제 4,409,724호에 개시되어 있는 종래 기술에서 사용되고 있는 엑시머 레이저 어닐링(Eximer Laser Annealing) 방식에 의해 비정질 실리콘 막으로부터 다결정 박막 형성시, TFT 디바이스에 필요한 박막 특성(field effect mobility 등)을 얻기 위해서는 충분한 결정 크기 및 결정화가 이루어져야 하며, 이를 위해서 충분한 레이저 에너지를 가해주어야 한다.
예를 들어, PECVD에 의하여 증착된 50 nm 두께의 비정질 실리콘을 ELA에 의하여 다결정화할 때 0.3 ㎛ 이상의 평균 결정 크기를 가지며, 전체 실리콘 박막 중 결정 부피%(라만 스펙트럼으로부터 결정됨)가 최소한 90 % 이상을 얻기 위해서는 조사되는 엑시머 레이저의 에너지 밀도(energy density)는 280 mJ/㎠ 이상이 되어야 하며 (도 2와 도 6 참조), 이러한 에너지 밀도 범위에서 결정화된 실리콘의 표면 거칠기(surface roughness; RMS)는 최소 3 nm로부터 15 nm까지 증가할 수 있다 (도 3 참조).
도 1a 및 도 1b는 종래 기술에 따른 다결정 실리콘 박막의 적층 구조를 나타내는 것으로서, 도 1a는 엑시머 레이저 결정을 하기 이전의 초기 비정질 실리콘 박막의 적층 구조를 나타내는 것이고, 도 1b는 미세 결정 실리콘 막 층(3)을 비정질 실리콘 막 층(2) 하부에 적층한 후 엑시머 레이저로 결정화시킨 후의 적층 구조를 나타내고 있다.
도 1a 및 도 1b를 참조하면, 결정화되기 이전보다 결정화된 후의 표면 거칠기는 더욱 거칠어지는 것을 알 수 있으며, 엑시머 레이저와 결정화된 표면의 거칠기의 관계를 나타내는 그래프인 도 3을 참조하면, 에너지 밀도의 증가에 따라 전체적으로 표면 거칠기가 증가함을 알 수 있다.
이때, 50 nm 두께의 초기 비정질 실리콘을 레이저 결정화한 후의 표면에서의 피크 대 밸리(peak to valley)의 높이는 20 nm로부터 50 nm까지에 이르며, 이러한 커다란 표면 거칠기 또는 피크 대 밸리의 높이는 TFT 제조 공정에 있어서 실리콘막 위에 CVD 또는 스퍼터링법에 의해 증착되는 모든 막에 거의 동일한 거칠기를 야기시키게 되며, 그에 따라 발생하는 디바이스의 결함으로 인하여 다결정 실리콘을 이용한 TFT OLED 또는 TFT LCD 등의 디스플레이의 성능을 전체적으로 저하시키는 효과를 야기시킬 것으로 예측된다.
ELA에 의한 결정화에 있어서 또 다른 문제로 레이저 빔 스캔(laser beam scan) 방식에 의한 근본적인 비균일한(nonuniformity) 결정성 및 표면 거칠기가 결정화된 후 다결정 실리콘 표면에서 종종 관찰되고 있다(도 4 참조).
또 다른 종래 기술인 미국 특허 제 5,827,773호에서는 실리콘 결정의 크기 및 결정성을 향상시키기 위하여 미세 결정 실리콘(microcrystalline silicon)을 CVD 법에 의하여 증착한 후 그 위에 비정질 실리콘을 증착하여 레이저 효율을 향상시킬 수 있다.
그러나, 이러한 방식에 의한 다결정 형성은 비정질 실리콘 단일 막에 비하여 더욱 큰 표면 거칠기 및 피크 대 밸리(peak to valley) 높이를 야기시킬 수 있다는 문제점이 있다.
예를 들어, 15 nm 두께의 미세 결정질 실리콘 위에 35 nm 두께의 비정질 실리콘 막을 증착한 후 ELA에 의하여 결정화하였을 경우, 표면 거칠기는 레이저 에너지 밀도가 변함에 따라 약 15 nm로부터 60 nm까지 변하였고(도 2 및 도 3 참조), 그에 따른 피크 대 밸리 높이는 약 5 nm로부터 250 nm까지 큰 변동 폭으로 변할 수 있음을 관찰하였다.
또 다른 선행 기술인 미국 특허 제 5,970,369호에서는 비정질 실리콘을 증착한 후 엑시머 레이저로 결정화시킨 후 다시 비정질 실리콘을 증착하고 결정화시키는 단계를 반복함으로써 다결정 실리콘 박막을 얻어 높은 에너지 밀도에서 우수한 결정성을 얻을 수 있으나 표면이 비균일하고 결정 방위를 제어할 수 없다는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 극히 방향성을 갖는 결정 구조 및 균일한 결정 크기를 갖는 다결정 실리콘 박막 및 그의 형성 방법을 제공하는 것이다.
도 1a 및 도 1b는 종래 기술에 따른 다결정 실리콘 박막의 적층 구조를 나타내는 도면이다.
도 2는 다결정 실리콘 박막을 형성하는 경우 레이저 에너지 밀도에 따른 결정의 부피 %를 나타내는 도면이다(□: 비정질 실리콘 층만을 사용한 경우 그 층의 두께가 50 nm인 경우, △: 35 nm 두께의 비정질 실리콘 층 위에 15 nm 두께의 미세 결정 실리콘 층을 증착한 경우, ◇: 15 nm 두께의 미세 결정 실리콘 층 위에 35 nm 두께의 비정질 실리콘 층을 증착한 경우).
도 3은 다결정 실리콘 박막을 형성하는 경우 레이저 에너지 밀도에 따른 표면 거칠기를 나타내는 도면이다(□: 비정질 실리콘 층만을 사용한 경우 그 층의 두께가 50 nm인 경우, △: 35 nm 두께의 비정질 실리콘 층 위에 15 nm 두께의 미세 결정 실리콘 층을 증착한 경우, ○: 15 nm 두께의 비정질 실리콘 층 위에 35 nm 두께의 미세 결정 실리콘 층을 증착한 경우, ◇: 15 nm 두께의 미세 결정 실리콘 층 위에 35 nm 두께의 비정질 실리콘 층을 증착한 경우).
도 4는 종래 기술에 따라 엑시머 레이저로 결정화된 다결정 실리콘 박막의 표면에서 관찰되는 비균일성을 나타내는 AFM(Atomic Force Microscopy) 사진이다.
도 5는 본 발명의 일실시예에 따라 형성된 다결정 실리콘 박막의 적층 구조를 나타내는 도면이다.
도 6은 다결정 실리콘 박막을 형성하는 경우 레이저 에너지 밀도에 따른 결정크기를 나타내는 도면이다(□: 50 nm 두께의 비정질 실리콘 층만을 사용한 경우, △: 35 nm 두께의 비정질 실리콘 층 위에 15 nm 두께의 미세 결정 실리콘 층을 증착한 경우).
도 7a는 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm을 적층한 후 280 mJ/cm2의 레이저 에너지 밀도에서 결정화시킨 다결정 실리콘 박막의 표면을 나타내는 SEM 사진이고, 도 7b는 동일 구조의 실리콘을 340 mJ/cm2에서 결정화시킨 다결정 실리콘 박막의 표면을 나타내는 SEM 사진이며, 도 7c는 비정질 실리콘을 50 nm 두께로 적층한 후 결정화시킨 다결정 실리콘 박막의 표면을 나타내는 SEM 사진이다.
도 8a는 비정질 실리콘을 50 nm 두께로 적층한 후 결정화시킨 다결정 실리콘 박막의 XRD 피크를 나타내는 그래프이고, 도 8b는 비정질 실리콘 35 nm/미세 결정 실리콘 15 nm을 적층한 후 결정화시킨 다결정 실리콘 박막의 XRD 피크를 나타내는 그래프이다.
도 9는 본 발명의 다른 일실시예에 따른 비정질 실리콘이 미세 결정 실리콘 층 사이에 샌드위치되어 적층된 것을 나타내는 도면이다.
본 발명은 상기한 목적을 달성하기 위하여, 본 발명은
기판(1);
상기 기판 위에 배치된 비정질 실리콘 막층(2); 및
상기 비정질 실리콘 막 위에 배치된 미세 결정 실리콘 막층(3)
을 포함하는 것을 특징으로 하는 다결정 실리콘 박막을 제공한다.
또한, 본 발명은
기판(1) 위에 비정질 실리콘 막 층(2)을 적층하는 단계;
상기 적층 단계 이후 미세 결정 실리콘 막 층(3)을 적층하는 단계; 및
상기 미세 결정 실리콘 막 층(3)을 적층한 후 엑시머 레이저 어닐링(Eximer Laser Annealing)으로 상기 실리콘 막 층(3)을 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법을 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 일실시예에 따라 형성된 다결정 실리콘 박막의 적층 구조를 나타내는 도면으로, 기판(1) 위에 비정질 실리콘(2)을 적층하고, 상기 비정질 실리콘(2) 상부에 미세 결정 실리콘(3)을 적층한 후 엑시머 레이저 어닐링(ELA)으로 결정화시킨 다결정 실리콘 박막의 적층 구조를 나타내고 있다.
상기 비정질 실리콘(2)은 CVD(Chemical Vapor Deposition)으로 증착하고 그 위에 미세 결정 실리콘(3)을 같은 방법으로 증착한다.
그리고 나서, 280 mJ/㎠ 내지 340 mJ/㎠의 레이저 에너지 밀도를 갖는 엑시머 레이저로 결정화시킨다.
이렇게 결정화된 다결정 실리콘 박막은 비정질 실리콘만을 사용한 경우에 비하여 결정성이 저하되지 않고, 결정 크기의 균일성은 우수하며, 극히 결정학적으로 배향되어 있다.
이는 상층부에 적층되어 있는 미세 결정 실리콘이 레이저 어닐링시 완전 용융되지 않고, 잔존하는 시드(seed)를 이용 핵생성 및 결정화하기 때문인 것으로 추측된다.
또한, 결정화시 짧은 레이저 펄스가 지속되는 동안 진공에 노출되어 있는 상층부의 미세 결정 실리콘 층의 미세 결정이 느린 열 손실로 인하여 결정이 충분한 방향성을 갖고 성장할 수 있기 때문으로 추측된다.
이 때, 상층부의 미세 결정 실리콘(3) 층의 두께는 5 내지 35 nm인 것이 바람직하다.
상기 미세 결정 실리콘(3) 층의 두께가 35 nm 이상인 경우에는 표면거칠기는 극히 우수하나 전체 실리콘 막의 결정성은 저하되므로 바람직하지 않다.
한편, 비정질 실리콘 막층(2)의 CVD 증착 후 동일한 방법에 의하여 증착 되는 미세 결정 실리콘 막층(3)은 실리콘을 함유하는 가스를 수소로 희석화하거나 또는 실리콘을 함유하는 가스를 아르곤 가스로 희석화하여 증착 하는 것이 바람직하다.
또한, 본 발명은 도 9에 도시된 바와 같은 다층 실리콘 박막을 제공한다.
도 9에 나타낸 다층 실리콘 박막은 먼저 기판(1) 위에 미세 결정 실리콘 막층(3)을 적층하고, 연속하여 비정질 실리콘 막층(2) 및 미세 결정 실리콘 막층(3)을 적층한 구조이다.
상기 비정질 실리콘 막층(2) 및 미세 결정 실리콘 막층(3)은 CVD에 의하여 적층하는 것이 바람직하다.
그리고 나서, 280 mJ/㎠ 내지 340 mJ/㎠의 레이저 에너지 밀도를 갖는 엑시머 레이저로 결정화시킨다.
이러한 구조로 다결정 실리콘 박막을 형성하면 TFT 제조 공정에서 종래 기술이 갖고 있는 높은 표면 거칠기 또는 결정성 향상을 위한 좁은 레이저 에너지 밀도 범위, 레이저 에너지의 불안정성으로 인한 재현성 있는 다결정 실리콘 박막 형성의 어려움 등을 해결할 수 있다.
이것은 ELA에 의해 결정화하는 경우, 첫 번째 미세 결정 실리콘 막층(2)은 비정질 실리콘 막층의 결정화에 대한 시드(seed)로 작용하여 결정성 및 결정 크기가 큰 실리콘 막을 형성할 수 있게 해 주며, 두 번째 미세 결정 실리콘 막은 ELA 결정화 동안에 하부막인 비정질 실리콘의 결정 핵 생성 및 성장의 영향을 받아 연속적인 성장을 하며, 이와 동시에 표면 거칠기의 증가를 억제해 주기 때문으로 추측된다.
또한, 상기 하부의 미세 결정 실리콘 막층에 연속적으로 비정질 실리콘 막층을 적층하고 다시 미세 결정 실리콘 막층을 적층하고 계속해서 비정질 실리콘 막층, 미세 결정 실리콘 막층을 연속적으로 적층할 수도 있다.
이러한 경우 미세 결정 실리콘 막층과 비정질 실리콘 막층의 수는 제한이 없으나 기판 위의 제 1층은 미세 결정 실리콘 층이어야 하고 최상부 층 또한 미세 결정 실리콘 층이어야 한다.
최상부 층인 미세 결정 실리콘 층의 두께는 5 내지 35 nm인 것이 바람직하다.
상기 미세 결정 실리콘(3) 층의 두께가 35 nm 이상인 경우에는 결정화가 잘 일어나지 않아 결정성이 저하되므로 바람직하지 않다.
한편, 비정질 실리콘 막층(2)의 CVD 증착 후 동일한 방법에 의하여 증착 되는 미세 결정 실리콘 막층(3)은 실리콘을 함유하는 가스를 수소로 희석화하거나 또는 실리콘을 함유하는 가스를 아르곤 가스로 희석화하여 증착 하는 것이 바람직하다.
상기 위에서 설명한 바와 같은 구조로 형성된 다결정 실리콘 박막은 최상부 층의 미세 결정 실리콘 막층(3)의 표면 거칠기가 3 nm 내지 10 nm이다.
이렇게 형성된 다결정 실리콘 박막은 표면 거칠기로 인한 TFT-LCD 및 TFT-OLED 등의 디스플레이의 결함을 대폭 줄일 수 있으므로 이러한 용도로 사용할 수 있다.
이하, 본 발명의 바람직한 실시예를 제시한다. 다만, 하기하는 실시예는 본 발명을 더욱 잘 이해하기 위하여 제시되는 것일 뿐 본 발명이 하기하는 실시예에 한정되는 것은 아니다.
실시예 1
CVD에 의하여 35 nm 두께의 비정질 실리콘을 증착한 후 그 위에 미세 결정 실리콘 15 nm를 증착하여 전체 두께를 50 nm로 하여 ELA에 의해 결정화를 실시하였을 때, 라만 스펙트로스코피(Raman Spectroscopy)로부터 측정된 결정의 부피%는280 mJ/㎠에서 340 mJ/㎠의 레이저 에너지 밀도(laser energy density)에 대하여 약 95 %, 90 %(도 2 참조)로 비정질 실리콘에 비하여 결정성이 저하되지 않고 결정 크기의 균일성은 우수하며(도 7a 및 도 7b 참조), 동일한 분석 조건하에서 XRD 분석을 실시하였을 때 비정질 실리콘 50 nm와 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm 두 시료 모두에 대하여 (111) 결정 방위를 보여 주었으며, 특히 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm 시료에 대한 피크 강도(peak intensity)는 비정질 실리콘 단층막 실리콘에 비하여 약 3배 정도 증가함으로써 극히 결정학적으로 배향되어 있음을 알 수 있었다(도 8a 및 도 8b 참조).
또한, 미세 결정 실리콘의 표면 거칠기 억제 효과로 인하여 높은 에너지 밀도에서도 거칠기가 낮은 표면을 얻을 수 있었다(도 3 참조).
특히, 비정질 실리콘 필름을 이용하여 ELA에 의해 결정화할 경우 280 mJ/㎠에서 결정의 부피%는 약 96 %로 높은 반면, 표면 거칠기는 나쁘고(도 3참조), 레이저 에너지 밀도가 증가함에 따라 도 7c에서 처럼 결정이 성장함에 따른 그레인 크기(grain size)의 비균일성이 증가함을 알 수 있다.
반면, 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm의 2층막 실리콘에 대하여 결정성은 떨어지나, 거칠기가 상대적으로 작고, 높은 레이저 에너지 밀도에 대해서도 매우 균일한 결정 크기를 보여 줌을 알 수 있다.
이는 미세 결정 층을 상부막으로 증착함으로써 22 나노초(nanoseconds)의 짧은 레이저 펄스 기간 동안에도 진공에 노출되어 있는 미세 결정이 느린 열 손실로 인하여 결정이 충분한 방향성을 갖고 성장할 수 있었음을 알 수 있다.
실시예 2
비정질 실리콘 15 nm위에 미세 결정 실리콘(microcrystalline silicon) 35 nm를 증착하여 전체 두께 50 nm로 하여, ELA에 의하여 결정화를 실시하였을 때 라만 스펙트로스코피(Raman spectroscopy)로부터 측정된 결정의 부피%는 240 mJ/㎠ 내지 340 mJ/㎠의 레이저 에너지 밀도에 대하여 약 78 %에서 83 %로, 비정질 실리콘 또는 미세 결정 실리콘을 하부막으로 하고 비정질 실리콘을 증착한 후 ELA 결정화를 한 경우에 비하여 낮았으나, 표면 거칠기는 2 nm 내지 3 nm (피크 대 밸 리가 6 nm 내지 20 nm)(도 3 참조)로 대단히 작은 값을 가질 수 있었다.
그러므로, 위에서 설명한 실험들의 결과에 근거하여, 기판 위에 CVD에 의해 미세 결정 실리콘을 증착한 후 연속해서 비정질 실리콘 그리고 다시 미세 결정 실리콘 막은 비정질 실리콘의 결정화에 대한 시드(seed)로 작용하여 결정성 및 결정 크기가 큰 실리콘 막을 형성할 수 있게 해 주며, 두 번째 미세 결정 실리콘 막은 ELA 결정화 중 하부막인 비정질 실리콘의 결정 핵 생성 및 성장의 영향을 받아 연속적인 성장을 할 것이며, 동시에 표면 거칠기의 증가를 억제해 주는 효과를 줄 것으로 예측된다.
이러한 구조로 실리콘 막을 형성하여 다결정 실리콘 막을 형성하면 TFT 제조 공정에서 종래 기술이 갖고 있는 높은 표면 거칠기 또는 결정성 향상을 위한 좁은 레이저 에너지 밀도 범위, 레이저 에너지의 불안정성으로 인한 재현성 있는 다결정 실리콘 박막 형성의 어려움 등의 제반 문제를 해결할 수 있었다.
이상 설명한 바와 같이, 본 발명에 따른 결정 형성시 표면 거칠기를 3 nm 내지 10 nm 이하로 유지할 수 있으며, 비정질 실리콘만을 이용한 다결정 실리콘 보다 우수한 결정크기 균일성, 결정방향성 및 높은 장 효과 이동도(field effect mobility, 적어도 100 ㎠/Vㆍ초)를 재현성 있게 얻을 수 있으며, 다결정 실리콘의 표면 거칠기로 인한 TFT의 결함을 대폭 줄일 수 있다.
Claims (13)
- 기판(1);상기 기판(1) 위에 배치된 비정질 실리콘 막층(2); 및상기 비정질 실리콘(2) 막 위에 배치된 미세 결정 실리콘 막층(3)을 포함하는 것을 특징으로 하는 실리콘 박막.
- 제 1항에 있어서,상기 기판(1)과 비정질 실리콘 막층(2) 사이에 미세 결정 실리콘 막층(3)을 더욱 포함하는 실리콘 박막.
- 제 1항 또는 제 2항에 있어서,상기 미세 결정 실리콘 막층(3)의 두께는 35 nm 이하인 다결정 실리콘 박막.
- 제 1항 또는 제 2항에 있어서,상기 미세 결정 실리콘 막층(3)의 표면 거칠기가 3 내지 10 nm인 실리콘 박막.
- 제 2항에 있어서,상기 다결정 실리콘 박막은 하부의 미세 결정 실리콘 박막 층(3) 위의 비정질 실리콘 박막 층(2)과 미세 결정 실리콘 박막층(3)이 번갈아 적층되어 맨 상부층은 미세 결정 실리콘 막층(3)인 실리콘 박막.
- 기판(1) 위에 비정질 실리콘 막 층(2)을 적층하는 단계;상기 적층 단계 이후 미세 결정 실리콘 막 층(3)을 적층하는 단계; 및상기 미세 결정 실리콘 막 층(3)을 적층한 후 엑시머 레이저 어닐링(Eximer Laser Annealing)으로 상기 미세 결정 실리콘 막 층(3)을 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제 6항에 있어서,상기 기판(1) 위에 비정질 실리콘 막 층(2)을 적층하기 이전에 기판 위에 미세 결정 실리콘 막 층(3)을 적층하는 단계를 더욱 포함하는 다결정 실리콘 박막의 형성 방법.
- 제 7항에 있어서,상기 다결정 실리콘 박막의 형성 방법은 상기 기판(1) 위에 미세 결정 실리콘 막 층(3)을 적층하고, 상기 미세 결정 실리콘 막 층(3) 위에 비정질 실리콘 막 층(2)을 적층하고, 상기 비정질 실리콘 막 층(2)을 형성하는 단계를 반복적으로 시행한 후 엑시머 레이저 어닐링으로 결정화하는 다결정 실리콘 박막의 형성 방법.
- 제 6항에 있어서,상기 결정화하는 단계에서 엑시머 레이저의 에너지 밀도가 240 내지 340 mJ/㎠인 다결정 실리콘 박막의 형성 방법.
- 제 6항 또는 제 7항에 있어서,상기 다결정 실리콘 박막의 최상부 층인 미세 결정 실리콘 막 층(3)은 두께가 35 nm 이하로 적층하는 다결정 실리콘 박막의 형성 방법.
- 제 6항 또는 제 7항에 있어서,상기 실리콘 막 층들의 적층 방법은 화학 기상 증착법(CVD)인 실리콘 박막의 형성 방법.
- 제 11항에 있어서,상기 화학 기상 증착법(CVD)은 실리콘을 함유하는 가스를 수소로 희석화하는 것인 실리콘 박막의 형성 방법.
- 제 11항에 있어서,상기 화학 기상 증착법(CVD)은 실리콘을 함유하는 가스를 아르곤으로 희석화하는 것인 실리콘 박막의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010002083A KR100686332B1 (ko) | 2001-01-13 | 2001-01-13 | 다결정 실리콘 박막 및 그의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010002083A KR100686332B1 (ko) | 2001-01-13 | 2001-01-13 | 다결정 실리콘 박막 및 그의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020060919A true KR20020060919A (ko) | 2002-07-19 |
| KR100686332B1 KR100686332B1 (ko) | 2007-02-22 |
Family
ID=27691663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010002083A KR100686332B1 (ko) | 2001-01-13 | 2001-01-13 | 다결정 실리콘 박막 및 그의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100686332B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030085910A (ko) * | 2002-05-02 | 2003-11-07 | 주식회사 엘리아테크 | 유기 전계 발광 표시 소자의 제조방법 |
| KR20050104065A (ko) * | 2004-04-28 | 2005-11-02 | (주)케이디티 | 가요성 평면 유기 발광 원 |
| KR100692202B1 (ko) * | 2005-04-15 | 2007-03-09 | 이미영 | 과열차단장치 |
| WO2015070465A1 (zh) * | 2013-11-13 | 2015-05-21 | 深圳市华星光电技术有限公司 | 可控制多晶硅生长方向的多晶硅制作方法 |
| US9082615B2 (en) | 2013-11-13 | 2015-07-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Polysilicon manufacturing method that controls growth direction of polysilicon |
| US9577114B2 (en) | 2013-04-04 | 2017-02-21 | Samsung Display Co., Ltd. | Transistors, methods of forming transistors and display devices having transistors |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200916745A (en) | 2007-07-09 | 2009-04-16 | Kobe Steel Ltd | Temperature-measuring member, temperature-measuring device, and method for measuring temperature |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
| JP2001007024A (ja) * | 1999-06-18 | 2001-01-12 | Sanyo Electric Co Ltd | 多結晶シリコン膜の形成方法 |
| JP5964073B2 (ja) * | 2011-05-26 | 2016-08-03 | 日東電工株式会社 | 水分散型粘着剤組成物、粘着剤および粘着シート |
-
2001
- 2001-01-13 KR KR1020010002083A patent/KR100686332B1/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030085910A (ko) * | 2002-05-02 | 2003-11-07 | 주식회사 엘리아테크 | 유기 전계 발광 표시 소자의 제조방법 |
| KR20050104065A (ko) * | 2004-04-28 | 2005-11-02 | (주)케이디티 | 가요성 평면 유기 발광 원 |
| KR100692202B1 (ko) * | 2005-04-15 | 2007-03-09 | 이미영 | 과열차단장치 |
| US9577114B2 (en) | 2013-04-04 | 2017-02-21 | Samsung Display Co., Ltd. | Transistors, methods of forming transistors and display devices having transistors |
| WO2015070465A1 (zh) * | 2013-11-13 | 2015-05-21 | 深圳市华星光电技术有限公司 | 可控制多晶硅生长方向的多晶硅制作方法 |
| US9082615B2 (en) | 2013-11-13 | 2015-07-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Polysilicon manufacturing method that controls growth direction of polysilicon |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100686332B1 (ko) | 2007-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687334B2 (en) | Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon | |
| TW490743B (en) | Thin film transistor and its manufacture method | |
| US7361578B2 (en) | Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization | |
| US6333066B1 (en) | Method for forming PZT thin film using seed layer | |
| US20080182392A1 (en) | Method for fabricating polysilicon layer with large and uniform grains | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| JP3197036B2 (ja) | 結晶質シリコン薄膜の形成方法 | |
| US7863113B2 (en) | Transistor for active matrix display and a method for producing said transistor | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| KR100686332B1 (ko) | 다결정 실리콘 박막 및 그의 형성 방법 | |
| US6309951B1 (en) | Method for crystallizing amorphous silicon | |
| KR20010030363A (ko) | 박막 다층체, 박막 커패시터, 및 그 제조 방법 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| KR100422333B1 (ko) | 단결정 거대 입자로 구성된 금속 박막 제조 방법 및 그 금속 박막 | |
| EP0782178B1 (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| KR100307397B1 (ko) | 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 | |
| JPH02207537A (ja) | 薄膜半導体装置の製造方法 | |
| KR100634541B1 (ko) | 다결정 실리콘 제조방법 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JP3105310B2 (ja) | 多結晶半導体膜および薄膜トランジスタ作製方法 | |
| JPH03109299A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100501701B1 (ko) | 결정질 실리콘박막 형성방법 | |
| KR100786801B1 (ko) | 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 13 |