KR20020060818A - 노광 장비용 멀티 레티클 얼라인 장치 - Google Patents

노광 장비용 멀티 레티클 얼라인 장치 Download PDF

Info

Publication number
KR20020060818A
KR20020060818A KR1020010001850A KR20010001850A KR20020060818A KR 20020060818 A KR20020060818 A KR 20020060818A KR 1020010001850 A KR1020010001850 A KR 1020010001850A KR 20010001850 A KR20010001850 A KR 20010001850A KR 20020060818 A KR20020060818 A KR 20020060818A
Authority
KR
South Korea
Prior art keywords
reticle
alignment
light
stage
reticles
Prior art date
Application number
KR1020010001850A
Other languages
English (en)
Inventor
백승원
오동진
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010001850A priority Critical patent/KR20020060818A/ko
Publication of KR20020060818A publication Critical patent/KR20020060818A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 노광 장비에 적어도 두 개의 레티클을 수용할 수 있는 멀티 레티클 스테이지를 설치하고, 한번의 얼라인 공정을 통해 멀티 레티클 스테이지에 탑재된 적어도 두 개의 레티클을 한번의 얼라인 공정으로 얼라인할 수 있도록 하기 위한 것으로, 이를 위하여 본 발명은, 미세 회로 패턴의 형성을 위해 웨이퍼에 대한 이중 노광을 필요로 할 때, 한 레티클을 로딩 및 얼라인하여 노광한 후 언로딩하고 이어서 다른 레티클을 로딩 및 얼라인하여 노광한 후 언로딩하는 공정을 통해 마스크 공정을 수행하는 종래 방법과는 달리, 적어도 멀티 레티클 스테이지에 적어도 두 개의 레티클을 로딩하고, 빔스플리터를 이용한 광로 분광을 통해 얼라인 광을 적어도 두 개의 광으로 분기시켜 멀티 레티클 스테이지에 탑재된 적어도 두 개의 레티클을 한번의 얼라인 공정으로 동시에 얼라인 시킴으로써, 이중 노광을 위한 단위 공정 수를 감소시키거나 불필요한 많은 다른 공정들을 제거하기 때문에, 제조 공정의 시간 지연에 따른 생산성의 저하, 오버레이 정밀도 저하에 기인하는 생산 수율의 감소, 제조 원가의 증가 등과 같은 문제를 효과적으로 억제할 수 있는 것이다.

Description

노광 장비용 멀티 레티클 얼라인 장치{MULTI RETICLE ALIGN APPARATUS FOR SCANNER}
본 발명은 반도체 소자를 노광할 때 사용되는 레티클을 얼라인하는 장치에관한 것으로, 더욱 상세하게는 적어도 두 개의 멀티 레티클을 동시에 얼라인하는데 적합한 멀티 레티클 얼라인 장치에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자는 다양한 형태의 막(예를 들어, 실리콘막, 산화막, 필드 산화막, 실리콘 질화막, 폴리 실리콘막, 금속 배선막 등)이 다층 구조로 적층되는 형태를 갖는 데, 이러한 다층 구조의 반도체를 제조하는 데 있어서는 증착 공정, 산화 공정, 마스크 공정(포토 레지스트막 코팅, 노광, 현상 공정 등) 또는 패터닝 공정, 에칭 공정, 세정 공정, 린스 공정 등과 같은 여러 가지 공정들을 필요로 한다.
이때, 임의의 막에 대한 패터닝은 임의의 막 위에 스핀 코팅 등의 방법을 통해 포토레지스트(감광막)를 도포하고, 임의의 이미지 패턴(즉, 회로 패턴)이 형성된 레티클을 이용하여 웨이퍼 상의 포토레지스트를 노광한 후 현상 공정을 수행함으로써 웨이퍼 상에 원하는 형상의 마스크 패턴을 형성하며, 이와 같이 형성된 마스크 패턴을 이용하여 하부의 막을 선택적으로 제거함으로써 수행된다.
즉, 레티클 상에 형성된 회로 패턴을 웨이퍼에 전사하여 회로 패턴으로 된 마스크 패턴을 형성하는데, 이때 레티클은 노광 공정을 수행하기 전에 먼저 얼라인(즉, 정렬), 즉 노광 장비의 레티클 스테이지에 로딩된 후 웨이퍼 스테이지 얼라인먼트 마크, 레티클 얼라인 마크 등을 이용하여 얼라인되며, 이러한 얼라인 공정을 통해 얼라인된 레티클을 이용하여 노광 공정이 수행된다. 즉, 노광하고자 하는 새로운 레티클을 로딩할 때마다 레티클 얼라인 공정을 수행하게 된다.
한편, 최근 들어, 반도체 소자가 고집적화되어 가면서 회로 선폭이 0.18㎛,0.15㎛ 이하로 미세화되어 가고 있는데, 이러한 미세 라인의 해상력을 얻기 위한 연구가 절실한 실정이다. 또한, 고집적화에 따른 미세 회로 선폭을 구현하는데는 기술적인 한계를 가질 수밖에 없었다.
따라서, 0.15㎛ 이하의 미세 회로 선폭을 구현하고자 하는 경우, 현재로서는 두 개의 레티클을 사용하는 두 번의 노광 공정을 통해 미세 회로 선폭을 구현하고 있는 실정이다.
즉, 일 예로서 웨이퍼 상에 형성하고자 하는 미세 회로 패턴이 도 2의 (다)에 도시된 바와 같고, 동 도면에 참조부호 A로부터 표시된 부분이 회로 선폭 0.12㎛이라고 가정할 때, 일 예로서 도 2의 (가)에 도시된 바와 같은 패턴을 갖는 레티클을 노광 장비의 레티클 스테이지에 로딩하여 얼라인한 후 웨이퍼를 노광하고, 이어서 도 2의 (나)에 도시된 바와 같은 패턴을 갖는 레티클을 노광 장비의 레티클 스테이지에 로딩하여 얼라인한 후 웨이퍼를 노광함으로써, 도 2의 (다)에 도시된 바와 같은 미세 회로 패턴을 웨이퍼 상에 형성한다.
즉, 도 2의 (가)에 도시된 레티클은 회로 선폭 0.15㎛ 이상의 회로 패턴을 형성하기 위한 것이고, 도 2의 (나)에 도시된 레티클은 회로 선폭 0.15㎛ 이하의 회로 패턴을 형성하기 위한 것이다.
따라서, 종래 방법의 경우, 0.15㎛ 이하의 미세 회로 선폭을 형성하기 위해서는, 레티클의 로딩/언로딩의 반복, 두 번의 레티클 얼라인 공정과 두 번의 노광 공정을 수행해야 하는 번거로움을 감수할 수밖에 없었으며, 이러한 번거로움은 제조 공정의 시간 지연에 따른 생산성의 저하와 오버레이 정밀도 저하에 기인하는 생산 수율의 감소 등과 같은 문제를 야기시키고 있는 실정이다.
예를 들어, 웨이퍼 상에 다층의 막을 적층하게 되면 후속하는 마스크 공정에서 웨이퍼 상에 있는 노광 얼라인 키 부위의 단차의 차이가 거의 없어질 수가 있는데, 이 경우 노광 얼라인 키의 신호를 감지할 수 없을 수가 있다.
따라서, 이 경우에는 서브 마스크 공정을 수행하여 노광 얼라인 키 부위를 오픈시켜 토폴로지의 차이를 현저하게 해 줌으로써 후속 마스크 공정에서의 웨이퍼 얼라인 정밀도를 향상 시켜줄 필요가 있는데, 이러한 경우에 종래 방법에 따라 두 개의 레티클을 이용해 회로 패턴과 노광 얼라인 키의 노출 패턴을 형성하는 경우, 회로 패턴을 갖는 레티클을 로딩하여 얼라인 및 노광한 후 언로딩하고, 이어서 노광 얼라인 키의 노출 패턴을 갖는 레티클을 로딩하여 얼라인 및 노광한 후 언로딩하는 복잡한 공정들을 수행해야만 하기 때문에 시간 지연에 따른 반도체 소자의 생산성의 저하와 오버레이 정밀도 저하에 기인하는 생산 수율의 감소 등의 불이익을 감수할 수밖에 없었다.
한편, 반도체 소자를 제조하는데 있어서, 다수의 콘택홀, 비아홀 등의 형성 공정을 필요로 하는데, 이러한 콘택홀, 비아홀 등의 형성은 감광막을 이용하는 마스크 공정(포토 리소그라피 공정)을 통해 이루어진다.
즉, 일 예로서 도 3에 도시된 바와 같이, 실리콘 기판(302) 상에 패드 산화막(304), 실리콘 질화막(306), TEOS 산화막(308)이 순차 적층된 반도체 소자에 마스크 공정 및 식각 공정을 수행하여 미세 폭의 콘택홀을 형성하며, 원하는 크리티칼 디멘존(Critical Dimension)이 0.15㎛ 이하인 CD2라고 가정할 때, 종래 방법에서는, 초점 드리프트(focus drift)에 기인하는 씨닝(thinning) 현상 때문에, 한번의 마스크 공정 및 식각 공정을 통해 목표로 하는 크리티칼 디멘존(CD2)을 갖는 콘택홀을 형성할 수가 없다.
따라서, 종래에는 먼저 마스크 공정 및 식각 공정을 수행하여 가상의 크리티칼 디멘죤을 갖는 콘택홀을 형성한 후, 스페이서 TEOS 증착 공정을 수행하여 반도체 소자의 표면을 따라 스페이서 TEOS 산화막(319)을 형성하고, 이어서 블랭크 에치백 공정을 수행하여 콘택홀 하부면의 일부에 있는 스페이서 TEOS 산화막(310)의 일부를 제거함으로서, 원하는 CD2를 갖는 콘택홀을 형성한다.
즉, 종래에는, 한번의 마스크 공정 및 식각 공정을 통해 목표로 하는 CD를 갖는 콘택홀을 형성할 수가 없었기 때문에, 목표로 하는 CD를 갖는 콘택홀을 형성하기 위해서는 스페이서 TEOS 증착 공정, 블랭크 에치백 공정, 클리닝 공정 등과 같은 많은 불필요한 공정들을 수행할 수밖에 없었으며, 이러한 많은 불필요한 공정의 추가로 인해 반도체 소자에 대한 생산성 감소, 제조 원가 증가 등의 불이익을 감수할 수밖에 없었다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 노광 장비에 적어도 두 개의 레티클을 수용할 수 있는 멀티 레티클 스테이지를 설치하고, 한번의 얼라인 공정을 통해 멀티 레티클 스테이지에 탑재된 적어도 두 개의 레티클을 한번의 얼라인 공정으로 얼라인할 수 있는 노광 장비용 멀티 레티클 얼라인 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 패턴 형성을 위해 노광에 사용되는 레티클을 얼라인하는 장치에 있어서, 레티클 얼라인용 광을 발생하는 광원; 웨이퍼 스테이지 얼라인먼트 마크를 갖는 웨이퍼 스테이지; 상기 웨이퍼 스테이지 얼라인먼트 마크를 통해 입사되는 광을 집속하여 얼라인용 집속광을 생성하는 집광 렌즈; 상기 얼라인용 집속광을 N개의 광으로 분리시키는 광 분리 수단; 및 서로 다른 회로 패턴을 갖는 N개의 레티클이 탑재되고, N개의 각 레티클을 상기 분기된 N개의 분기광에 의해 얼라인하는 멀티 레티클 스테이지로 이루어진 노광 장비용 멀티 레티클 얼라인 장치를 제공한다.
도 1은 본 발명의 바람직한 실시 예에 따른 노광 장비용 멀티 레티클 얼라인 장치의 구성도,
도 2의 (가) 내지 (다)는 포토리소그라피 공정을 이용하여 웨이퍼 상에 임의의 이미지 패턴을 형성하는 경우의 일 예를 도시한 도면,
도 3은 증착, 식각 등의 공정을 수행하여 반도체 소자를 제조할 때의 일 예에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명>
102 : 광원 102a : 웨이퍼 스테이지 얼라인먼트 마크
104 : 집광 렌즈 108 : 빔 스플리터
110 : 반사 미러 112 : 멀티 레티클 스테이지
112a : 레티클 얼라인 마크
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
먼저, 본 발명의 핵심 기술요지는, 미세 회로 패턴의 형성을 위해 웨이퍼에 대한 이중 노광을 필요로 할 때, 한 레티클을 로딩 및 얼라인하여 노광한 후 언로딩하고 이어서 다른 레티클을 로딩 및 얼라인하여 노광한 후 언로딩하는 공정을 통해 마스크 공정을 수행하는 종래 방법과는 달리, 적어도 두 개의 레티클을 수용할 수 있는 멀티 레티클 스테이지에 적어도 두 개의 레티클을 로딩하고, 빔스플리터를 이용한 광로 분광(즉, 얼라인용 광로의 분광)을 통해 얼라인 광을 두 개의 광으로분기시켜 멀티 레티클 스테이지에 탑재된 두 개의 레티클을 한번의 얼라인 공정으로 동시에 얼라인 시킨다는 것이다.
따라서, 본 발명에 따라 동시에 얼라인한 두 개의 레티클이 탑재된 멀티 레티클 스테이지를 이동해 가면서 두 번의 노광 공정을 수행함으로써 웨이퍼 상에 목표로 하는 미세 회로 패턴을 형성할 수 있다. 즉, 본 발명에 따르면, 레티클 로딩 및 얼라인 공정, 두 번의 노광 공정, 레티클 언로딩 공정을 통해 웨이퍼 상에 미세 회로 패턴을 형성할 수 있다.
도 1은 본 발명의 바람직한 실시 예에 따른 노광 장비용 멀티 레티클 얼라인 장치의 구성도이다.
도 1을 참조하면, 본 발명의 멀티 레티클 얼라인 장치는, 광원(102), 웨이퍼 스테이지 얼라인먼트 마크(104a)를 갖는 웨이퍼 스테이지(104), 집광 렌즈(106), 빔 스플리터(108), 반사 미러(110) 및 멀티 레티클 스테이지(112)를 포함한다.
도 1에 있어서, 광원(102)은, 예를 들면 할로겐 램프인 것으로, 레티클을 얼라인하는데 필요한 얼라인용 광을 발생하며, 여기에서 발생된 얼라인용 광은 웨이퍼 스테이지(104)의 웨이퍼 스테이지 얼라인먼트 마크(104a)를 통해 출사된다.
이어서, 웨이퍼 스테이지 얼라인먼트 마크(104a)를 통해 출사된 얼라인용 광은 집광 렌즈(106)로 입사되어 집속되며, 여기에서 집속된 얼라인용 집속 다음 단의 빔 스플리터(108)로 전달된다.
다음에, 빔 스플리터(108)는 집광 렌즈(106)로부터 전달되는 얼라인용 집속 광을 분리, 예를 들면 대략 50%의 집속 광을 투과시키고 나머지 50% 정도의 집속광을 반사시키며, 여기에서 반사되는 반사광은 반사 미러(110)를 통해 소정 각도로 반사되어 멀티 레티클 스테이지(112)에 탑재된 레티클(112a)로 입사되고, 투과되는 투과광은 멀티 레티클 스테이지(112)에 탑재된 레티클(112b)로 입사된다.
즉, 멀티 레티클 스테이지(112)에 각각 탑재된 두 개의 레티클(112a, 112b)은 집속되어 분리되는 두 개의 얼라인용 집속광(즉, 반사광 및 투과광)을 통해 얼라인된다. 각 레티클(112a, 112b)에 십자형태로 표시된 부분(112a1, 112b1)은 레티클 얼라인 마크를 각각 나타낸다.
따라서, 상술한 바와 같은 과정을 통해 한번의 얼라인용 집속광을 조사하여 멀티 레티클 스테이지에 탑재된 두 개의 레티클을 동시에 얼라인할 수 있으며, 이러한 멀티 레티클 스테이지를 이용함으로써 웨이퍼 상의 패턴 형성을 위해 두 개의 레티클을 이용한 연속 노광이 필요한 경우에 효과적으로 대응할 수 있다. 즉, 하나의 레티클을 이용하여 노광 공정을 실행한 후에 멀티 레티클 스테이지를 좌측 또는 우측으로 이동시켜 다른 하나의 레티클을 이용하여 노광 공정을 실행한다.
즉, 서로 다른 패턴을 갖는 두 개의 레티클을 이용한 연속 노광을 필요로 할 때, 종래 방법에서는, 하나의 레티클의 로딩 → 레티클 얼라인 → 노광 → 하나의 레티클 언로딩 → 다른 하나의 레티클 로딩 → 레티클 얼라인 → 노광 → 다른 하나의 레티클 언로딩하는 과정을 통해 웨이퍼에 두 번의 레티클 노광 공정을 실행하였으나, 본 발명에서는 두 개의 레티클 로딩 → 두 레티클 동시 얼라인 → 노광 → 멀티 레티클 스테이지 이동 → 노광 → 두 개의 레티클 언로딩하는 과정을 통해 웨이퍼에 두 번의 레티클 노광 공정을 실행하면 된다.
일 예로서 웨이퍼 상에 형성하고자 하는 미세 회로 패턴이 도 2의 (다)에 도시된 바와 같고, 동 도면에 참조부호 A로부터 표시된 부분이 회로 선폭 0.12㎛이라고 가정할 때, 종래 방법에서는 일 예로서 도 2의 (가)에 도시된 바와 같은 패턴을 갖는 레티클을 노광 장비의 레티클 스테이지에 로딩하여 얼라인한 후 웨이퍼를 노광하고, 이어서 도 2의 (나)에 도시된 바와 같은 패턴을 갖는 레티클을 노광 장비의 레티클 스테이지에 로딩하여 얼라인한 후 웨이퍼를 노광함으로써, 도 2의 (다)에 도시된 바와 같은 미세 회로 패턴을 웨이퍼 상에 형성한다.
그러나, 본 발명에서는 도 2의 (가) 및 (나)에 도시된 바와 같은 두 개의 레티클을 멀티 레티클 스테이지에 로딩하여 동시에 얼라인하고, 이어서 멀티 레티클 스테이지를 이동해 가면서 웨이퍼를 연속 두 번 노광함으로써, 웨이퍼 상에 도 2의 (다)에 도시된 바와 같은 미세 회로 패턴을 형성할 수 있다.
따라서, 본 발명은 이중 노광을 위한 단위 공정 수를 절감함으로써, 제조 공정의 시간 지연에 따른 생산성의 저하와 오버레이 정밀도 저하에 기인하는 생산 수율의 감소 등과 같은 종래 기술의 문제점을 확실하게 해소할 수 있다.
한편, 일 예로서 도 3에 도시된 바와 같이, 실리콘 기판(302) 상에 패드 산화막(304), 실리콘 질화막(306), TEOS 산화막(308)이 순차 적층된 반도체 소자에 마스크 공정 및 식각 공정을 수행하여 미세 폭의 콘택홀을 형성하는 과정을 도시하였다.
따라서, 본 발명은 목표 CD를 갖는 콘택홀의 형성을 위한 단위 공정 수를 절감함으로써, 많은 불필요한 공정의 추가로 인해 반도체 소자에 대한 생산성 감소,제조 원가 증가 등의 불이익을 감수해야만 하는 종래 장치의 문제점을 효과적으로 해소할 수 있다.
다른 한편, 본 실시 예에서는 단지 두 개의 레티클을 수용하는 멀티 레티클 스테이지를 예로 들어 설명하였으나, 본 발명이 반드시 이에 국한되는 것은 아니며, 본 발명의 기술적 사상과 범주를 벗어나지 않는 범위 내에서 어떠한 변경도 가능, 즉 필요 또는 용도에 따라 두 개 이상의 레티클을 수용하도록 변경할 수도 있다.
이상 설명한 바와 같이 본 발명에 따르면, 두 개의 광으로 분기시켜 멀티 레티클 스테이지에 탑재된 적어도 두 개의 레티클을 한번의 얼라인 공정으로 동시에 얼라인 시킴으로써, 이중 노광을 위한 단위 공정 수를 감소시키거나 불필요한 많은 다른 공정들을 제거하기 때문에, 제조 공정의 시간 지연에 따른 생산성의 저하, 오버레이 정밀도 저하에 기인하는 생산 수율의 감소, 제조 원가의 증가 등과 같은 문제를 효과적으로 억제할 수 있다.

Claims (2)

  1. 패턴 형성을 위해 노광에 사용되는 레티클을 얼라인하는 장치에 있어서,
    레티클 얼라인용 광을 발생하는 광원;
    웨이퍼 스테이지 얼라인먼트 마크를 갖는 웨이퍼 스테이지;
    상기 웨이퍼 스테이지 얼라인먼트 마크를 통해 입사되는 광을 집속하여 얼라인용 집속광을 생성하는 집광 렌즈;
    상기 얼라인용 집속광을 N개의 광으로 분리시키는 광 분리 수단; 및
    서로 다른 회로 패턴을 갖는 N개의 레티클이 탑재되고, N개의 각 레티클을 상기 분기된 N개의 분기광에 의해 얼라인하는 멀티 레티클 스테이지로 이루어진 노광 장비용 멀티 레티클 얼라인 장치.
  2. 제 1 항에 있어서, 상기 광 분리 수단은:
    상기 얼라인용 집속광의 일부를 투과시켜 상기 멀티 레티클 스테이지에 탑재된 하나의 레티클로 조사하는 빔 스플리터; 및
    상기 빔 스플리터로부터 반사되어 오는 광을 소정의 각도로 반사시켜 상기 멀티 레티클 스테이지에 탑재된 다른 하나의 레티클로 조사하는 반사 미러를 포함하는 것을 특징으로 하는 노광 장비용 멀티 레티클 얼라인 장치.
KR1020010001850A 2001-01-12 2001-01-12 노광 장비용 멀티 레티클 얼라인 장치 KR20020060818A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010001850A KR20020060818A (ko) 2001-01-12 2001-01-12 노광 장비용 멀티 레티클 얼라인 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010001850A KR20020060818A (ko) 2001-01-12 2001-01-12 노광 장비용 멀티 레티클 얼라인 장치

Publications (1)

Publication Number Publication Date
KR20020060818A true KR20020060818A (ko) 2002-07-19

Family

ID=27691534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010001850A KR20020060818A (ko) 2001-01-12 2001-01-12 노광 장비용 멀티 레티클 얼라인 장치

Country Status (1)

Country Link
KR (1) KR20020060818A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865355B1 (ko) * 2001-02-16 2008-10-24 에이에스엠엘 유에스, 인크. 리소그래피 인쇄 공구에서의 다수의 레티클의 사용

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865355B1 (ko) * 2001-02-16 2008-10-24 에이에스엠엘 유에스, 인크. 리소그래피 인쇄 공구에서의 다수의 레티클의 사용

Similar Documents

Publication Publication Date Title
US7446873B2 (en) Reflective alignment grating
US20060017910A1 (en) Composite printing
KR100470181B1 (ko) 단순화된홀인터커넥트공정
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
JP2001022051A (ja) レチクル及び半導体装置の製造方法
JP2000138164A (ja) 位置検出装置及びそれを用いた露光装置
WO2006041544A2 (en) Solid immersion lens lithography
JP4613364B2 (ja) レジストパタン形成方法
JP4323636B2 (ja) 位置計測方法及び位置計測装置
KR102331099B1 (ko) 정렬 시스템에서 2 차원 정렬을 위한 정렬 마크
US10504851B2 (en) Structure and method to improve overlay performance in semiconductor devices
US6306558B1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
US7588865B2 (en) Photo mask and method for manufacturing patterns using the same
US6934006B2 (en) Exposure apparatus and exposure method for use in forming a pattern of a semiconductor device
TWI570773B (zh) 微影系統中的微影製程、光罩與其產生方法
US20030108803A1 (en) Method of manufacturing phase shift mask, phase shift mask and apparatus
KR20020060818A (ko) 노광 장비용 멀티 레티클 얼라인 장치
US9658531B2 (en) Semiconductor device resolution enhancement by etching multiple sides of a mask
US20030027419A1 (en) Tri-tone photomask to form dual damascene structures
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
US6548384B2 (en) Method for performing lithographic process to a multi-layered photoresist layer
JPH11150054A (ja) ミックスアンドマッチ露光方法
JP2821394B2 (ja) 半導体装置の製造方法
US6117599A (en) Alignment and exposure process utilizing split beam for exposure and alignment
JPH0570925B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application