KR20020057753A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020057753A KR20020057753A KR1020010000825A KR20010000825A KR20020057753A KR 20020057753 A KR20020057753 A KR 20020057753A KR 1020010000825 A KR1020010000825 A KR 1020010000825A KR 20010000825 A KR20010000825 A KR 20010000825A KR 20020057753 A KR20020057753 A KR 20020057753A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- insulating layer
- semiconductor substrate
- storage electrode
- contact hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 7
- 238000009751 slip forming Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 10
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 238000007517 polishing process Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000008239 natural water Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
트렌지스터 구조물 및 커패시터를 포함하는 반도체 장치 및 그 제조 방법이 개시되어 있다. 반도체 기판에는 게이트 전극, 소스 전극 및 드레인 전극으로 구성되는 트렌지스터 구조물이 형성되어 있다. 상기 반도체 기판 및 게이트 전극 상에 절연층이 형성되어 있다. 상기 절연층은 요홈 및 콘택홀을 갖는다. 상기 콘택홀, 요홈 및 절연층 상부에 스토리지 전극이 형성되어 있다. 상기 스토리지 전극 상측 표면은 상기 요홈이 갖는 프로파일만큼 단차지는 형태를 갖는다. 상기 스토리지 전극 상에는 커페시터를 구성하는 유전체층 및 플레이트 전극이 순차적으로 형성되어 있다. 따라서, 높은 축적 용량을 갖는 커패시터를 포함하는 반도체 장치가 제공된다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 트렌지스터 구조물 및 커패시터(capacitor)를 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
근래에 컴퓨터가 급속히 보급되면서 반도체 장치들에 대한 수요도 크게 증가하고 있다. 상기 반도체 장치들은 그 기능적인 면에 있어 높은 축적 용량을 가지면서 고속 동작이 요구된다. 이를 위하여 상기 반도체 장치는 집적도, 응답 속도 및 신뢰도를 향상시키기 위한 방향으로 제조 기술들이 개발되고 있다.
상기 반도체 장치로서는 정보의 입력과 출력이 자유롭고, 고용량을 갖는 디램(DRAM) 장치가 범용적으로 이용되고 있다. 상기 디램 장치는 전하의 형태로 정보 데이터를 저장하는 메모리 셀 영역과 상기 정보 데이터의 입력 및 출력을 위한 주변 회로 영역으로 구성된다. 상기 디램 장치는 하나의 액세스 트랜지스터(access transistor)와 하나의 축적 커패시터를 포함한다.
상기 커패시터는 집적도의 증가가 요구되는 반도체 장치에 부응하기 위해 그 크기가 더욱 감소되어야 한다. 따라서, 축소된 크기와 높은 축적 용량을 갖는 커페시터를 제조하는 것이 보다 중요한 문제로 부각되고 있다. 실제로, 반도체 기판상에 커패시터가 차지하는 수평 면적은 증가시키지 않은 상태에서 커패시터의 축적 용량을 향상시키는 것이 과제로 되고 있다.
상기 커패시터의 축적 용량을 향상시키기 위한 일환으로서, 상기 커페시터의 구조를 스택(stack)형, 트렌치(trench)형 또는 핀(fin) 형 등으로 형성하고 있다.
상기 축적 용량을 향상하기 위한 커패시터에 대한 일 예는 미합중국 특허 제5,656,536호, 미합중국 특허 제5,716,884호 및 미합중국 특허 제5,877,052호에 개시되어 있다.
그러나, 상기 축적 용량의 향상을 위한 커패시터는 그 제조가 간단하지 않다. 즉, 상기 커패시터의 제조는 적어도 2회 이상의 사진 공정 및 식각 공정이 수행되어야 한다. 그리고, 상기 사진 공정 및 식각 공정의 반복되는 수행으로 인하여 상기 커페시터 이외의 구조물에 영향을 끼치기도 한다.
이와 같이, 높은 축적 용량을 갖는 커패시터의 형성에도 불구하고, 제조 공정이 복잡함으로서 반도체 장치의 제조에 따른 생산성을 저하시키는 문제점을 초래한다. 그리고, 다른 구조물에 영향을 끼침으로서 반도체 장치의 제조에 따른 신뢰도를 저하시키는 문제점을 초래한다.
본 발명의 제1목적은 높은 축적 용량을 갖는 커패시터를 포함하는 반도체 장치를 제공하는 데 있다.
본 발명의 제2목적은 제조 공정이 간단하고, 다른 구조물에 영향을 끼치지 않는 커패시터를 형성하기 위한 반도체 장치의 제조 방법을 제공하는 데 있다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법의 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 트랜지스터 구조물
12a : 게이트 전극 12b : 스페이서
12c : 소스 전극 및 드레인 전극
14 : 절연층 14a : 요홈
14b : 콘택홀 16 : 스토리지 전극
16a :플러그 18 : 유전체층
20 : 플레이트 전극
상기 제1목적을 달성하기 위한 본 발명의 반도체 장치는, 반도체 기판과, 상기 반도체 기판 상에 형성되는 게이트 전극들과, 상기 반도체 기판 표면 아래에 형성되고, 상기 게이트 전극들과 연결되는 소스 전극 및 드레인 전극으로 구성되는 트렌지스터 구조물과, 상기 반도체 기판 및 게이트 전극들 상에 연속적으로 형성되고, 상기 게이트 전극들 사이에 상기 반도체 기판의 일부분을 노출시키는 콘택홀을 갖고, 상기 콘택홀이 형성된 주변은 단차진 요홈을 갖는 절연층과, 상기 콘택홀을매립하는 플러그와, 상기 플러그와 접촉하고, 상기 요홈 및 절연층 상부에 형성되고, 상측 표면은 상기 요홈이 단차진 형태의 프로파일을 갖는 스토리지 전극과, 상기 스토리지 전극 상에 순차적으로 형성되는 유전체층 및 플레이트 전극을 포함한다.
상기 제2목적을 달성하기 위한 반도체 장치의 제조 방법은, 반도체 기판 상에 게이트 전극과, 상기 반도체 기판 표면 아래에 상기 게이트 전극들 연결되는 소스 전극 및 드레인 전극으로 구성되는 트렌지스터 구조물을 형성하는 단계와, 상기 반도체 기판 및 게이트 전극들 상에 연속적으로 절연층을 형성하는 단계와, 상기 게이트 전극이 형성되어 있는 상부의 절연층을 식각하여 요홈을 형성하는 단계와, 상기 게이트 전극들 사이에 형성되는 절연층을 식각하여 상기 반도체 기판의 표면이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀을 매립하는 단계와, 상기 요홈 및 절연층 상에 연속적으로 스토리지 전극 물질을 형성하는 단계와, 상기 스토리지 전극 물질을 식각하여 상기 플러그와 접촉하고, 상측 표면은 상기 요홈이 단차진 형태의 프로파일을 갖는 스토리지 전극을 형성하는 단계와, 상기 스토리지 전극 상에 유전체층 및 플레이트 전극을 형성하는 단계를 포함한다.
상기 절연층은 8,000 내지 12,000Å의 두께를 갖도록 형성하고, 상기 콘택홀 및 상기 요홈의 형성을 위한 절연층의 식각은 CFx가스를 사용한다.
이와 같이, 커패시터의 스토리지 전극이 형성될 부위에 요홈을 형성하고, 상기 요홈이 갖는 면적을 더 확보함으로서 상기 커패시터의 축적 용량을 높일 수 있다. 여기서, 상기 축적 용량의 향상을 위한 구조의 변화는 단지 요홈의 형태만을 요구함으로서 제조 공정의 간단화를 도모할 수 있다. 따라서, 요홈을 갖고, 상기 요홈에 의한 면적의 확대를 통하여 스토리지 전극이 면적을 확대시킴으로서, 단순한 제조 공정을 통한 높은 축적 용량을 갖는 커패시터를 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법의 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 게이트 전극(12a)이 형성되어 있고, 상기 게이트 전극(12a)이 형성되어 있는 반도체 기판(10) 표면 아래에 소스 전극 및 드레인 전극(12c)이 형성되어 있다. 상기 게이트 전극(12a)과, 소스 전극 및 드레인 전극(12c)은 트렌지스터 구조물(12)을 구성한다.
상기 트렌지스터 구조물(12)의 형성은 다음과 같다. 먼저, 반도체 기판(10) 상에 폴리 실리콘 물질, 텅스텐 실리콘 물질 등을 순차적으로 형성한다. 사진 공정을 수행하여 상기 물질들 상부에 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 포토레지스트 패턴을 마스크로 사용하는 식각을 수행하여 상기 물질들을 식각한다. 상기 포토레지스트 패턴을 제거한다. 이에 따라, 상기 반도체 기판(10) 상에 상기 물질들을 포함하는 게이트 전극(12a)을 형성한다. 이어서, 상기 게이트 전극(12a)을 마스크로 사용하는 이온 주입을 수행한다. 상기 이온 주입에 의해 상기 반도체 기판(10) 표면 아래에 소스 전극 및 드레인 전극(12c)이 형성된다. 상기소스 전극 및 드레인 전극(12c)은 상기 게이트 전극(12a)과 연결되는 구성을 갖는다. 이어서, 상기 반도체 기판(10) 및 게이트 전극에 연속적으로 질화 물질을 형성하고, 식각 선택비를 이용한 식각을 수행한다. 상기 식각에 의해 상기 게이트 전극 양측벽에 스페이서(spacer)(12b)가 형성된다. 이이서, 상기 스페이서(12b)를 포함하는 게이트 전극(12a)을 마스크로 사용하는 이온 주입을 수행한다. 이에 따라 얕은 접합(LDD) 구조를 갖는 소스 전극 및 드레인 전극(12c)이 형성된다.
도 1b를 참조하면, 상기 반도체 기판(10) 및 게이트 전극(12a) 상에 절연층(14)이 연속적으로 형성되어 있다. 이때 상기 절연층(14)은 10,000Å의 두께를 갖는다.
상기 절연층(14)은 산화 물질에 인(P) 및 붕소(B)를 첨가하는 비피에스지층(BPSG layer)으로서, 주로 플라즈마-화학기상증착(PECVD)을 수행하여 형성한다.
도 1c를 참조하면, 상기 게이트 전극(12a)이 형성되어 있는 사이의 상부에 요홈(14a)이 형성되어 있다. 상기 요홈(14a)은 상기 절연층(14) 표면과 단차진 형태의 프로파일(profile)을 갖는다.
상기 요홈(14a)은 건식 식각에 의해 형성하는데, CFx(X>0 인 자연수) 가스를 사용하여 형성한다. 상기 건식 식각은 포토레지스트 패턴(도시되지 않음)을 마스크로 사용한다. 즉, 상기 식각을 수행하기 이전에 사진 공정을 통하여 상기 요홈(14a)을 형성할 부위에 개구부를 갖는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 사용하는 식각을 수행하여 요홈(14a)을 형성한 다음 상기 포토레지스트 패턴을 제거한다.
상기 요홈(14a)은 상기 게이트 전극(12a)의 상부 표면이 노출되지 않는 깊이까지 형성할 수 있다.
그리고, 상기 요홈(14a)을 제외한 절연층(14)의 표면을 화학-기계적 연마(CMP)를 수행하여 평탄화시킨다.
도 1d를 참조하면, 상기 요홈(14a)이 형성되어 있는 부위에는 반도체 기판(10)이 노출되는 콘택홀(14b)이 형성되어 있다.
상기 콘택홀(14b) 또한 건식 식각에 의하여 형성하는데, 상기 CFx(X>0 인 자연수) 가스를 사용하여 형성한다. 상기 건식 식각에서도 포토레지스트 패턴(도시되지 않음)을 마스크로 사용한다. 상기 콘택홀(14b)을 형성하는 식각을 수행하기 이전에 사진 식각을 통하여 상기 콘택홀(14b)을 형성하기 위한 부위의 절연층(14)이 노출되는 개구부를 갖는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 사용하는 식각을 수행하여 콘택홀을 형성한 다음 상기 포토레지스트 패턴을 제거한다.
이에 따라, 상기 게이트 전극(12a) 사이의 반도체 기판(10)이 노출되는 개구부를 갖는 콘택홀(14b) 및 상기 콘택홀(14b)이 형성된 입구 주변이 상기 절연층(14)의 표면과 단차진 프로파일을 갖는 요홈(14a)을 형성한다.
도 1e를 참조하면, 상기 콘택홀(14b)을 매립시킨 플러그(plug)(16a)가 형성되어 있다. 상기 콘택홀(14b)은 폴리 실리콘 물질을 사용하여 매립시킨다. 상기 폴리 실리콘 물질은 스토리지 전극을 구성하는 물질이다.
상기 콘택홀(14b)은 상기 폴리 실리콘 물질을 충전시킨 다음 리플로우(reflow) 등을 수행함으로서 매립된다. 상기 콘택홀(14b)에 매립되는 폴리 실리콘 물질은 이후에 형성되는 스토리지 전극과 반도체 기판(10)의 트랜지스터 구조물(12)을 전기적으로 연결하는 노드 역할을 수행한다.
도 1f를 참조하면, 상기 플러그(16a)와 접촉하고, 상측 표면은 상기 요홈(14a)이 단차진 형태의 프로파일을 갖는 스토리지 전극(16)이 형성되어 있다.
상기 스토리지 전극(16)의 형성을 살펴보면, 먼저 상기 요홈(14a) 및 절연층(14) 상에 연속적으로 스토리지 전극 물질을 형성한다. 이때 상기 스토리지 전극 물질은 폴리 실리콘 물질로 구성되고, 화학기상증착에 의해 형성한다. 그리고, 상기 요홈(14a)이 단차진 프로파일을 갖기 때문에 상기 스토리지 전극 물질 또한 상기 단차진 프로파일 만큼 단차지는 프로파일을 갖는 형태로 형성된다. 이어서, 사진 공정을 수행하여 상기 스토리지 전극(16)을 형성할 부위의 스토리지 전극 물질을 마스킹하는 포토레지스트 패턴(도시되지 않음)을 형성하고, 상기 포토레지스트 패턴을 마스크로 사용하는 식각 공정을 수행한다. 그리고, 상기 포토레지스트 패턴을 제거한다. 이에 따라 스토리지 전극(16)이 형성된다. 이때 상기 스토리지 전극(16)은 상기 요홈(14a)에 의해 상측 표면이 단차진 형태의 프로파일을 갖는다.
때문에, 상기 스토리지 전극(16)의 면적은 확대된다. 이와 같이, 상기 요홈(14a)을 형성하는 단순한 공정을 통하여 상기 스토리지 전극(16)의 면적을 확대시킬 수 있다.
도 1g를 참조하면, 상기 스토리지 전극(16) 및 절연층(14) 상에 연속적으로 유전체층(18) 및 플레이트 전극(20)이 형성되어 있다.
상기 유전체층(18)은 산화층-질화층-산화층(O-N-O) 또는 질화층-산화층(N-O)의 구성을 갖는다. 이때 상기 유전체층(18)은 80 내지 150Å의 두께로 형성된다. 그리고, 상기 플레이트 전극(20)은 화학기상증착으로 폴리 실리콘 물질을 형성한다. 이에 따라, 스토리지 전극(16), 유전체층(18) 및 플레이트 전극(20)을 포함하는 커패시터 구조물이 형성된다.
즉, 트렌지스트 구조물 및 커패시터 구조물을 포함하는 반도체 장치가 형성된다. 이때, 상기 커패시터는 상기 스토리지 전극의 면적 확대로 인하여 높은 축적 용량을 갖는다.
따라서, 본 발명에 의하면 높은 축적 용량을 갖는 커패시터 구조물을 단순한 공정을 통하여 형성할 수 있다. 때문에 반도체 장치의 제조에 따른 생산성의 향상되는 효과를 기대할 수 있다.
그리고, 단순한 공정은 다른 구조물에 끼치는 영향을 최소화할 수 있다. 이는 상기 커페시터 구조물을 안정적으로 형성할 수 있는 원인을 제공한다. 때문에 반도체 장치의 제조에 따른 신뢰도가 향상되는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (6)
- 반도체 기판;상기 반도체 기판 상에 형성되는 게이트 전극과, 상기 반도체 기판 표면 아래에 형성되고, 상기 게이트 전극과 연결되는 소스 전극 및 드레인 전극으로 구성되는 트렌지스터 구조물;상기 반도체 기판 및 게이트 전극 상에 연속적으로 형성되고, 상기 게이트 전극 사이에 상기 반도체 기판의 일부분을 노출시키는 콘택홀을 갖고, 상기 콘택홀이 형성된 주변은 단차진 요홈을 갖는 절연층;상기 콘택홀을 매립하는 플러그;상기 플러그와 접촉하고, 상기 요홈 및 절연층 상부에 형성되고, 상측 표면은 상기 요홈이 단차진 형태의 프로파일을 갖는 스토리지 전극; 및상기 스토리지 전극 상에 순차적으로 형성되는 유전체층 및 플레이트 전극을 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 요홈은 상기 게이트 전극이 노출되지 않는 깊이까지 형성하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 플러그 및 스토리지 전극은 폴리 실리콘 물질로 구성되는 것을 특징으로 하는 반도체 장치.
- 반도체 기판 상에 게이트 전극들과, 상기 반도체 기판 표면 아래에 상기 게이트 전극들과 연결되는 소스 전극 및 드레인 전극으로 구성되는 트렌지스터 구조물을 형성하는 단계;상기 반도체 기판 및 게이트 전극들 상에 연속적으로 절연층을 형성하는 단계;상기 게이트 전극들이 형성되어 있는 상부의 절연층을 식각하여 요홈을 형성하는 단계;상기 요홈이 형성되어 있는 부위의 절연층을 식각하여 상기 반도체 기판의 표면이 노출되는 콘택홀을 형성하는 단계;상기 콘택홀을 매립하는 단계;상기 요홈 및 절연층 상에 연속적으로 스토리지 전극 물질을 형성하는 단계;상기 스토리지 전극 물질을 식각하여 상기 플러그와 접촉하고, 상측 표면은 상기 요홈이 단차진 형태의 프로파일을 갖는 스토리지 전극을 형성하는 단계; 및상기 스토리지 전극 상에 유전체층 및 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제4항에 있어서, 상기 절연층은 8,000 내지 12,000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제4항에 있어서, 상기 콘택홀 및 상기 요홈의 형성을 위한 절연층의 식각은 CFx가스를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000825A KR20020057753A (ko) | 2001-01-06 | 2001-01-06 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000825A KR20020057753A (ko) | 2001-01-06 | 2001-01-06 | 반도체 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020057753A true KR20020057753A (ko) | 2002-07-12 |
Family
ID=27690980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010000825A KR20020057753A (ko) | 2001-01-06 | 2001-01-06 | 반도체 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020057753A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10686073B2 (en) | 2015-03-02 | 2020-06-16 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
-
2001
- 2001-01-06 KR KR1020010000825A patent/KR20020057753A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10686073B2 (en) | 2015-03-02 | 2020-06-16 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
| US11211490B2 (en) | 2015-03-02 | 2021-12-28 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
| US11764299B2 (en) | 2015-03-02 | 2023-09-19 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100566469B1 (ko) | 반도체 디바이스 형성 방법 | |
| US7250335B2 (en) | Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin | |
| KR20060131511A (ko) | 비대칭 비트 라인들을 갖는 반도체 장치 및 이를 제조하는방법 | |
| TW201947707A (zh) | 記憶體裝置及其製造方法 | |
| KR100448719B1 (ko) | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| US6548348B1 (en) | Method of forming a storage node contact hole in a porous insulator layer | |
| US20050184326A1 (en) | Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well | |
| KR20070019134A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US6159789A (en) | Method for fabricating capacitor | |
| KR20020057753A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100408423B1 (ko) | 비트 라인 기생 커패시턴스를 감소시킬 수 있는 반도체메모리 소자 및 그 제조방법 | |
| KR100391846B1 (ko) | 반도체 장치의 캐퍼시터 및 그 형성 방법 | |
| JPH1050950A (ja) | 半導体集積回路装置の製造方法 | |
| KR100525967B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100305401B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR20010008839A (ko) | 반도체 장치의 셀프-얼라인 콘택 형성방법 | |
| KR20000061305A (ko) | 반도체 장치의 제조 방법 | |
| KR100244305B1 (ko) | 반도체 메모리장치의 제조방법 | |
| US6545307B2 (en) | Structure of a DRAM and a manufacturing process therefor | |
| KR100431819B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100655071B1 (ko) | 간소화된 제조공정 스텝을 가지는 반도체 소자 제조방법 | |
| JPH0870106A (ja) | 半導体装置およびその製造方法 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |