KR20020057251A - 씨모스 이미지 센서 - Google Patents

Abstract

본 발명은 더미 픽셀 어레이의 기준 전압을 읽어 평균을 구하고, 그 값이 원하는 소정 레벨의 전압보다 높을 경우 리셋 트랜지스터와 트랜스퍼 트랜지스터의 '온'전압을 감소시키고, 낮을 경우 리셋 트랜지스터와 트랜스퍼 트랜지스터의 '온'전압을 증가시켜 픽셀로부터의 기준 전압 레벨과 신호 레벨이 왜곡되는 것을 방지하여 화질을 개선하는 씨모스 이미지 센서를 제공하기 위한 것으로, 이를 위해 본 발명은 포토 다이오드, 리셋 트랜지스터, 트랜스퍼 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터로 구성되는 단위 픽셀들로 어레이되는 메인 픽셀 어레이 및 더미 픽셀 어레이를 구비한 씨모스 이미지 센서에 있어서, 상기 픽셀 어레이의 각 행을 제어하는 로우 디코더; 상기 로우 디코더에 연결되어 상기 픽셀 어레이 각각의 행에 상기 단위 픽셀의 리셋 트랜지스터, 트랜스퍼 트랜지스터, 셀렉트 트랜지스터를 각각 구동하는 제1 내지 제3 구동 수단; 상기 단위 픽셀의 출력단에 연결되어 픽셀로부터의 기준 전압과 신호 전압을 샘플 및 홀드하는 샘플 및 홀드 회로부; 상기 샘플 및 홀드 회로부에 연결되어 상기 더미 픽셀 어레이의 기준 전압을 읽을 경우에만 인에이블되어 상기 샘플 및 홀드 회로부로부터 출력되는 상기 더미 픽셀 어레이의 기준 전압을 스위칭하는 스위칭 수단; 상기 스위칭 수단에 의해 스위칭되는 상기 더미 픽셀 어레이의 기준 전압과 전원전압 및 공정 변화에 따라 임의로 설정된 타겟 기준 전압을 비교하는 비교 수단; 상기 비교 수단의 비교 결과를 입력받아 '1'의 개수 및 '0'의 개수를 카운팅하는 카운팅 수단; 및 상기 카운팅 수단의 카운팅 결과에 응답하여 상기 제1 내지 제3 구동 수단을 제어하는 제어 수단을 포함한다.

Description

씨모스 이미지 센서{CMOS IMAGE SENSOR}

본 발명은 씨모스 이미지 센서(CMOS image sensor)에 관한 것으로, 특히 공정 변화에 따라 픽셀의 기준 전압(reference voltage)을 자동적으로 제어하는 장치에 관한 것이다.

일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서, 감지하는 장치의 각 픽셀에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.

이를 위해 이미지 센서는 수만에서 수십만 개의 단위 픽셀로 구성된 픽셀 어레이와, 수천개 정도의 픽셀에서 감지한 아날로그(analog) 전압을 디지털(digital) 전압으로 바꿔주는 장치와, 수백에서 수천 개의 저장 장치 등으로 구성된다.

한편, 씨모스 이미지 센서는 일반 공정에 비하여 컬러 필터(color filter), 마이크로 렌즈(micro lens) 등의 공정을 더 포함하고, 빛을 입력으로 하므로 빛의 투과도가 제품의 특성에 미치는 영향이 커 공정 상의 변화(variation)에 민감한 특성을 갖는다.

도 1은 일반적인 씨모스 이미지 센서의 단위 픽셀에 대한 구성도이다.

도면에 도시된 바와 같이 단위 픽셀(100)은 1개의 포토 다이오드와 4개의 트랜지스터로 구성된다. 4개의 트랜지스터는 포토 다이오드(110)에 생성된 광전하를 센싱 노드(A)로 전달하기 위한 트랜스퍼 트랜지스터(Tx)와, 다음 신호 검출을 위해상기 센싱 노드(A)에 저장되어 있는 전하를 배출하며, 기준 전압 레벨을 읽기 위한 리셋 트랜지스터(Rx)와, 픽셀에서 발생하는 신호를 왜곡시키지 않고 픽셀과 도시되지 않았지만 픽셀로부터의 출력 신호를 받는 아날로그-디지털 변환기 사이를 인터페이스하기 위해 샘플 및 홀드(sample and hold)를 구동하기 위한 소스 폴로우로 연결된 드라이브 트랜지스터(Dx) 및 행 단위로 픽셀의 전압을 읽어가도록 어드레싱하는 셀렉트 트랜지스터(Sx)이다. 설명되지 않은 나머지 트랜지스터(LD)는 바이어스 전압(Pixel Bias)에 의해 구동되는 로드 트랜지스터이다.

도 1을 참조하여, 단위 픽셀의 구동 동작을 간단히 설명하면 아래와 같다.

먼저, 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)를 '온(on)'시킨 후 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)를 '오프(off)'시키고, 셀렉트 트랜지스터(Sx)를 '온'시켜 기준 전압을 읽는다. 이후, 일정 시간동안 포토 다이오드(110)에 생성된 광전하를 읽어 센싱 노드(A)로 전달하기 위하여 트랜스퍼 트랜지스터(Tx)를 '온'시켜 신호 레벨을 읽는다. 이렇게 읽어온 기준 전압 레벨과 신호 레벨의 차가 일정 시간동안 입력된 빛에 상응하는 픽셀의 출력 신호가 된다.

여기서, 이와 같이 구성되는 단위 픽셀의 조합으로 구성된 픽셀 어레이가 전체 칩의 면적 중 가장 큰 부분을 차지하기 때문에, 전체 칩의 크기를 줄이고 픽셀 간의 변화를 줄이기 위해 단위 픽셀의 크기를 가능한 최소화시키는 것이 중요한 문제이다. 따라서, 단위 픽셀을 구성하는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx), 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)가 거의 최소 사이즈로 구현되어야 하는 데, 공정 상의 변화에 의하여 트랜지스터의 문턱전압(threshold voltage) 및 전류 구동 능력이 픽셀별로 달라 단위 픽셀의 크기를 최소화하는 것이 쉽지 않다. 그러나, 이 차이는 픽셀 간의 차이에 비하여 칩 간, 웨이퍼(wafer) 간, 로트(lot) 간에서 더 크며, 특히 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)의 경우에는 이러한 변화가 칩의 특성에 거의 영향을 미치지 못하지만 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)의 경우는 씨모스 이미지 센서의 화질에 큰 영향을 미친다.

한편, 최근 공급 전압이 지속적으로 낮아지고 있어 씨모스 이미지 센서 또한 충분히 높은 공급 전압을 사용할 수 없으므로, 픽셀의 다이나믹 레인지(dynamic range)가 줄어 들 수 밖에 없는 실정이다. 이러한 제약을 극복하기 위해서는 주어진 공급 전원에 대하여 최대한의 다이나믹 레인지를 얻어야 한다. 상기한 바와 같이, 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)의 크기가 매우 작으므로 공정과정에서 필연적으로 발생하는 변화에 의해 문턱 전압 및 전류 구동 능력의 변화가 매우 크다. 특히, 문턱 전압이 증가하고, 전류 구동 능력이 감소한 경우 기준 전압이 너무 낮아져서 신호 레벨을 읽을 때 로드 트랜지스터(LD)의 동작이 정상 동작 영역을 벗어나 신호를 왜곡시킨다. 그리고, 문턱 전압이 감소하고 전류 구동능력이 증가할 경우 기준 전압이 너무 높아져서 이를 읽어 내는 과정에서 픽셀과 아날로그-디지털 변환기 사이의 인터페이스 역할을 하는 샘플 및 홀드의 동작이 정상적인 동작 영역을 벗어나 신호가 왜곡되어 화질이 저하된다.

픽셀 간의 변화에 비하여 칩 간, 웨이퍼 간, 롯트 간의 변화에 대한 마진까지 고려할 경우 픽셀의 다이나믹 레인지가 너무 작아 이를 아날로그-디지털 변환하기 위해서는 증폭을 시켜야 하는 데, 이 경우 신호뿐만 아니라 픽셀에서 발생하는 잡음과 읽어오는 과정에서 발생하는 잡음이 동시에 증폭되므로 칩의 화질이 떨어진다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 더미 픽셀 어레이의 기준 전압을 읽어 평균을 구하고, 그 값이 원하는 소정 레벨의 전압보다 높을 경우 리셋 트랜지스터와 트랜스퍼 트랜지스터의 '온'전압을 감소시키고, 낮을 경우 리셋 트랜지스터와 트랜스퍼 트랜지스터의 '온'전압을 증가시켜 픽셀로부터의 기준 전압 레벨과 신호 레벨이 왜곡되는 것을 방지하여 화질을 개선하는 씨모스 이미지 센서를 제공하는데 그 목적이 있다.

도 1은 일반적인 씨모스 이미지 센서의 단위 픽셀에 대한 구성도.

도 2는 메인 픽셀 어레이와 더미 픽셀 어레이를 구비한 개략적인 씨모스 이미지 센서의 블록도.

도 3은 픽셀의 기준 전압 레벨과 신호 전압 레벨을 저장하는 본 발명의 일실시예에 따른 샘플 및 홀드 회로도.

도 4는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 블록도.

* 도면의 주요 부분에 대한 설명

300 : 로우 디코더310 : 포토 다이오드

320 : 샘플 및 홀드 회로부330 : 비교기

340 : 카운터350 : 제어부

400 : 단위 픽셀

상기 목적을 달성하기 위한 본 발명은, 포토 다이오드, 리셋 트랜지스터, 트랜스퍼 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터로 구성되는 단위 픽셀들로 어레이되는 메인 픽셀 어레이 및 더미 픽셀 어레이를 구비한 씨모스 이미지 센서에 있어서, 상기 픽셀 어레이의 각 행을 제어하는 로우 디코더; 상기 로우 디코더에 연결되어 상기 픽셀 어레이 각각의 행에 상기 단위 픽셀의 리셋 트랜지스터, 트랜스퍼 트랜지스터, 셀렉트 트랜지스터를 각각 구동하는 제1 내지 제3 구동 수단; 상기 단위 픽셀의 출력단에 연결되어 픽셀로부터의 기준 전압과 신호 전압을샘플 및 홀드하는 샘플 및 홀드 회로부; 상기 샘플 및 홀드 회로부에 연결되어 상기 더미 픽셀 어레이의 기준 전압을 읽을 경우에만 인에이블되어 상기 샘플 및 홀드 회로부로부터 출력되는 상기 더미 픽셀 어레이의 기준 전압을 스위칭하는 스위칭 수단; 상기 스위칭 수단에 의해 스위칭되는 상기 더미 픽셀 어레이의 기준 전압과 전원전압 및 공정 변화에 따라 임의로 설정된 타겟 기준 전압을 비교하는 비교 수단; 상기 비교 수단의 비교 결과를 입력받아 '1'의 개수 및 '0'의 개수를 카운팅하는 카운팅 수단; 및 상기 카운팅 수단의 카운팅 결과에 응답하여 상기 제1 내지 제3 구동 수단을 제어하는 제어 수단을 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

씨모스 이미지 센서는 도 2에 도시된 바와 같이, 픽셀 어레이와, 공정 상의 에지 효과(edge effect)를 줄이고 디지털 블록에서 발생되는 잡음이 메인 픽셀 어레이로 넘어오는 것을 줄여주기 위해 픽셀 어레이 주변에 더미 픽셀 어레이(dummy pixel array)를 추가로 구비한다.

도 3은 픽셀의 기준 전압 레벨과 신호 전압 레벨을 저장하는 샘플 및 홀드 회로도로서, 단위 픽셀의 기준 전압 레벨 및 신호 레벨을 각각의 커패시터에 저장한 후 이를 읽어내어 아날로그-디지털 변환기에 인가한다.

도 3을 참조하면, 샘플 및 홀드 회로는 단위 픽셀(200)에 연결되어 기준 전압 및 신호 전압을 스위칭하는 트랜지스터(M2, M3)와, 트랜지스터(M2, M3)에 각기연결되어 기준 전압 및 신호 전압을 각기 저장하는 커패시터(CR, CS)와, 커패시터(CR, CS)에 각기 연결되어 각각의 커패시터에 저장된 신호를 아날로그-디지털 변환기로 전달하는 버퍼 역할을 수행하는 트랜지스터(M4, M5)와, 각각이 바이어스 전류를 공급하는 트랜지스터(M1, M6, M7)와, 트랜지스터(M5, M4)의 게이트단 사이에 연결되어 트랜지스터들(M4 내지 M7)에 존재하는 옵셋 전압에 의한 신호의 왜곡을 막아주는 트랜지스터(M9)로 이루어진다.

보다 구체적으로, 트랜지스터(M4, M5)의 바디(body)를 각 PMOS 트랜지스터의 소스(source) 단자에 연결한 것은 바디 효과(body effect)에 의한 신호의 왜곡을 막기 위함이다.

상기와 같이 구성되는 샘플 및 홀드 회로부는, 픽셀로부터 출력되는 기준 전압과 신호 전압을 각각 커패시터(CR, CS)에 저장한 후 트랜지스터(M4 내지 M7)를 통해 각각의 커패시터에 저장된 신호를 출력단(Reference Output, Signal Output)으로 전달하고, 이 전달된 신호는 아날로그-디지털 변환기로 입력된다.

도 4는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 블록도로서, 단위 픽셀(400), 상기 도 3의 샘플 및 홀드 회로부(320), 단위 픽셀(400)을 구성하는 트랜지스터의 스위칭을 제어하기 위한 제어 회로부들로 구성된다.

보다 구체적으로, 본 발명의 씨모스 이미지 센서는 4개의 트랜지스터(Rx, Tx, Dx, Sx)로 구성되는 단위 픽셀(400)과, 픽셀 어레이의 각 행을 제어하는 로우 디코더(300)와, 각각의 행에 픽셀의 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx), 셀렉트 트랜지스터(Sx)를 구동하는 인버터들(INV1, INV2, INV3)과, 단위 픽셀(400)의 출력단에 연결되어 픽셀로부터의 기준 전압과 신호 전압을 샘플 및 홀드하는 샘플 및 홀드 회로부(320)와, 샘플 및 홀드 회로부(320)에 연결되어 더미 픽셀 어레이의 기준 전압을 읽을 때 샘플 및 홀드 회로부(320)로부터 출력되는 기준 전압(Reference Output)을 스위칭하는 트랜지스터(M8)와, 비반전 입력단(+)이 트랜지스터(M8)의 드레인단에 연결되고 반전 입력단(-)으로 전원전압 및 공정 변화에 따라 임의로 설정된 타겟 기준 전압(Target Reference)을 인가받아 비교하는 비교기(330)와, 비교기(330)로부터 출력되는 비교 결과의 '1'의 개수 및 '0'의 개수를 카운팅하는 카운터(340)와, 카운터(340)의 결과에 따라 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)와 셀렉트 트랜지스터(Sx)를 구동하는 인버터(INV1, INV2, INV3)의 동작을 제어하는 제어부(350)로 이루어진다.

여기서, 제어부(350)는 비교기(330)의 비교 결과를 카운팅한 결과, '1'의 개수가 '0'의 개수보다 일정량(α)이상 많을 경우 인버터들(INV1 내지 INV3)의 전원전압을 증가시키고, '0'의 개수가 '1'의 개수보다 일정량(α)이상 많을 경우 인버터들(INV1 내지 INV3)의 전원전압을 감소시킨다.

상기와 같이 구성되는 씨모스 이미지 센서의 동작을 설명하면, 아래와 같다.

먼저, 샘플 및 홀드 회로부(320) 및 트랜지스터(M8)를 통해 픽셀의 외곽에 위치한 더미 픽셀 어레이로부터의 기준 전압(Reference Output)을 읽어오고, 읽어온 더미 픽셀 어레이의 기준 전압과 타겟 기준 전압과 비교기(330)에서 비교한다. 그리고, 카운터(340)에서 비교기(330)의 출력 중 '1'인 개수와 '0'인 개수를 카운팅하고, 제어부(350)에서 카운팅된 '1'의 개수와 '0'의 개수에 응답하여 '1'의 개수가 '0'의 개수보다 많은 경우 픽셀의 기준 전압 평균이 타겟 기준 전압에 비하여 높으므로 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)의 '온' 전위를 낮추어 줌으로써 픽셀의 기준 전압을 낮추어 트랜지스터(M6, M7)가 정상적인 동작 모드인 충만 모드(saturation mode)에서 동작하도록 제어하고, '0'의 개수가 '1'의 개수보다 많은 경우 트랜지스터(M1)가 정상적인 동작모드를 벗어나 신호가 왜곡되므로 리셋 트랜지스터(Rx)와 트랜스퍼 트랜지스터(Tx)의 '온' 전위를 높여서 픽셀의 기준 전압을 증가시키도록 제어한다.

여기서, 제어부(350)가 카운터(340)의 결과에 따라 전원전압을 변화시킨 것은 픽셀의 기준 전압을 제어하는 루프가 발진하는 현상을 막기 위한 것이고, 타겟 기준 전압과 전원전압을 제어하는 마진에 해당하는 'α'의 크기를 변화시킬 수 있다.

상기한 바와 같이, 픽셀의 기준 전압을 전원전압과 프로세스 변화에 대하여 최적의 값으로 셋팅함으로써 픽셀에서 나오는 신호가 왜곡되지 않으면서 큰 신호를 얻을 수 있어 씨모스 이미지 센서의 특성을 극대화시킬 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 종래에 비하여 보다 넓은 범위의 전원전압을 사용하더라도 제품의 특성이 유지되며, 프로세스 변화에 보다 덜 민감하므로 고화질의 씨모스 이미지 센서의 구현과 칩 수율의 증대를 가져온다.

Claims (4)

1. 포토 다이오드, 리셋 트랜지스터, 트랜스퍼 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터로 구성되는 단위 픽셀들로 어레이되는 메인 픽셀 어레이 및 더미 픽셀 어레이를 구비한 씨모스 이미지 센서에 있어서,

   상기 픽셀 어레이의 각 행을 제어하는 로우 디코더;

   상기 로우 디코더에 연결되어 상기 픽셀 어레이 각각의 행에 상기 단위 픽셀의 리셋 트랜지스터, 트랜스퍼 트랜지스터, 셀렉트 트랜지스터를 각각 구동하는 제1 내지 제3 구동 수단;

   상기 단위 픽셀의 출력단에 연결되어 픽셀로부터의 기준 전압과 신호 전압을 샘플 및 홀드하는 샘플 및 홀드 회로부;

   상기 샘플 및 홀드 회로부에 연결되어 상기 더미 픽셀 어레이의 기준 전압을 읽을 경우에만 인에이블되어 상기 샘플 및 홀드 회로부로부터 출력되는 상기 더미 픽셀 어레이의 기준 전압을 스위칭하는 스위칭 수단;

   상기 스위칭 수단에 의해 스위칭되는 상기 더미 픽셀 어레이의 기준 전압과 전원전압 및 공정 변화에 따라 임의로 설정된 타겟 기준 전압을 비교하는 비교 수단;

   상기 비교 수단의 비교 결과를 입력받아 '1'의 개수 및 '0'의 개수를 카운팅하는 카운팅 수단; 및

   상기 카운팅 수단의 카운팅 결과에 응답하여 상기 제1 내지 제3 구동 수단을제어하는 제어 수단

   을 포함하여 이루어지는 씨모스 이미지 센서.
2. 제 1 항에 있어서, 상기 제어 수단은,

   상기 카운팅 수단에서 카운팅된 '1'의 개수가 '0'의 개수보다 소정의 제1 계수 이상으로 많을 때 상기 제1 내지 제3 구동 수단의 전원전압을 증가시키고, 상기 '0'의 개수가 상기 '1'의 개수보다 상기 제1 계수 이상으로 많을 때 상기 제1 내지 제3 구동 수단의 전원전압을 감소시키는 것을 특징으로 하는 씨모스 이미지 센서.
3. 제 2 항에 있어서, 상기 제1 계수값은,

   가변적인 값임을 특징으로 하는 씨모스 이미지 센서.
4. 제 1 항에 있어서, 상기 샘플 및 홀드 회로부는,

   상기 단위 픽셀의 출력단에 연결되어 픽셀의 기준 전압 및 신호 전압을 각기 스위칭하는 제1 및 제2 트랜지스터;

   상기 제1 및 제2 트랜지스터에 각기 연결되어 상기 픽셀의 기준 전압 및 신호 전압을 저장하는 제1 및 제2 커패시터;

   상기 제1 및 제2 커패시터에 각기 연결되어 저장된 신호를 버퍼링하는 제3 및 제4 트랜지스터;

   전원전압단과 상기 제3 및 제4 트랜지스터의 드레인단 사이에 각각 연결되어 바이어스 전류를 공급하는 제5 및 제6 트랜지스터; 및

   상기 제3 및 제4 트랜지스터의 게이트단 사이에 연결되어 상기 제3 내지 제6 트랜지스터에 존재하는 옵셋 전압에 의한 신호의 왜곡을 막아주는 제7 트랜지스터

   를 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서.