KR20020056096A - 엑스-선 검출소자의 제조방법 - Google Patents

엑스-선 검출소자의 제조방법 Download PDF

Info

Publication number
KR20020056096A
KR20020056096A KR1020000085394A KR20000085394A KR20020056096A KR 20020056096 A KR20020056096 A KR 20020056096A KR 1020000085394 A KR1020000085394 A KR 1020000085394A KR 20000085394 A KR20000085394 A KR 20000085394A KR 20020056096 A KR20020056096 A KR 20020056096A
Authority
KR
South Korea
Prior art keywords
insulation film
layer
electrode
etching
forming
Prior art date
Application number
KR1020000085394A
Other languages
English (en)
Other versions
KR100641732B1 (ko
Inventor
문교호
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000085394A priority Critical patent/KR100641732B1/ko
Priority to US10/025,905 priority patent/US6927175B2/en
Publication of KR20020056096A publication Critical patent/KR20020056096A/ko
Priority to US11/003,389 priority patent/US7268366B2/en
Application granted granted Critical
Publication of KR100641732B1 publication Critical patent/KR100641732B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16Measuring radiation intensity
    • G01T1/24Measuring radiation intensity with semiconductor detectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14676X-ray, gamma-ray or corpuscular radiation imagers

Abstract

본 발명의 엑스-선 검출소자의 제조방법에 관한 것이다.
본 발명에 따른 엑스-선 검출소자의 제조방법은 반도체 스위칭소자 및 스토리지 캐패시터를 기판 상에 형성하는 단계와, 상기 반도체 스위칭소자 및 스토리지 캐패시터의 일측 전극을 덮도록 무기절연막을 상기 기판 상에 전면 형성하는 단계와, 상기 무기절연막 상에 유기절연막을 형성하는 단계와, 상기 유기절연막과 상기 무기절연막의 식각비가 1이상이 되도록 건식 식각시 주입되는 SF6와 O2가스의 혼합비를 선택하여 상기 유기절연막과 무기절연막을 식각하는 단계를 포함한다.
본 발명에 의하면, 무기절연막의 식각속도가 유기절연막의 식각속도보다 느려 언더컷을 방지할 수 있어 스텝 커버리지가 좋은 컨택홀을 형성할 수 있다.

Description

엑스-선 검출소자의 제조방법{Fabricating Method of X-ray Detecting Device}
본 발명은 엑스-선(이하 "X-선" 이라 함) 검출소자의 제조방법에 관한 것으로, 특히 안정된 스텝 커버리지를 얻을 수 있는 X-선 검출소자의 제조방법에 관한 것이다.
피사체에 가시광이 아닌 X-선을 조사하여 이미지를 촬상하는 진단용 X-선 감지장치가 의료 분야에 폭넓게 이용되고 있다. 이러한 X-선 감지장치는 X-선을 검출하기 위한 검출소자가 필요하게 된다.
일반적으로, 의료·과학·산업 분야에서는 X-선 등과 같은 비가시광선을 이용하여 피사체를 촬상하는 X-선 촬영장치가 사용되고 있다. 이 X-선 촬영 장치는 피사체를 통과한 X-선을 검출하여 전기적인 신호로 변환하기 위한 X-선 검출 패널을 구비하고 있다.
도 1은 종래의 X-선 검출패널을 나타내는 평면도이다.
도 1을 참조하면, X-선이 입사되는 광감지층(6)과, 유리기판(2) 상에 형성되어 광감지층(6)으로부터 검출된 X-선을 스위칭하기 위한 박막트랜지스터(이하 "TFT" 라 함) 어레이(4)를 구비하는 AMLCD가 도시되어 있다. 광감지층(6)은 수백 ㎛ 두께의 셀레니옴(Selenium)이 TFT 어레이(4) 상에 도포되어 X-선을 전기적인 신호로 변환하는 역할을 하게 된다. 광감지층(6) 상에는 유전층(7)과 상부전극(8)이 형성된다. 상부전극(8)은 고전압 발생부(9)에 접속된다. TFT 어레이(4)는 게이트라인(3)을 경유하여 입력되는 제어신호에 응답하여 스토리지 캐패시터(Cst)에 충전된 전압신호를 데이터 재생부(도시하지 않음)에 전송하게 된다. 스토리지 캐패시터(Cst)는 TFT의 소오스전극과 기저전압원(GND) 사이에 접속되어 광감지층(6)으로부터 공급되는 신호를 충전하는 역할을 하게 된다.
TFT는 게이트라인(3)을 통해 입력되는 게이트신호에 응답하여 충전 캐패시터(Cst)에 충전된 전압을 데이터라인(10)에 공급하게 된다. 이렇게 데이터라인에 공급된 화소신호들은 데이터재생부를 통해 표시장치로 공급되어 화상을 표시하게 된다.
도 2a 내지 도 2e는 도 1에 도시된 X-선 검출소자의 제조방법을 단계적으로 도시한 것으로서, 특히 박막트랜지스터부와 스토리지 캐패시터부만을 도시한 것이다.
도 2a를 참조하면, 먼저 글라스 기판(2) 위에 증착공정을 이용하여 금속막을 형성한 후, 마스크 패턴을 이용하여 패터닝함으로써 게이트라인(3)과 게이트전극(12)을 형성하게 된다. 이 경우, 게이트라인(3)과 게이트전극(18)은 알루미늄-네오듐/몰리브덴(AlNd/Mo) 금속이 적층된 구조를 가지게 된다.
도 2b를 참조하면, 게이트라인(3) 및 게이트전극(12) 등이 형성된 글라스 기판(2)의 전면에 연속적인 증착공정을 이용하여 게이트절연막(32)과 비정질실리콘(a-Si)층 및 불순물이 도핑된 비정질 실리콘(n+)층을 순차적으로 형성하게 된다. 이 때, 게이트절연막(32)은 질화실리콘(SiNx)을 이용하여 4000Å정도의 두께로 형성된다. 그런 다음, 마스크 패턴을 이용하여 n+층과 a-Si층을 패터닝함으로써 TFT의 채널을 형성하는 활성층(34)을 형성하게 된다. 크롬(Cr)을 형성하고 마스크 패턴을 이용하여 패터닝함으로써 소스 전극(14)과 드레인전극(16)과 스토리지전극(22)을 형성하게 된다.
도 2c를 참조하면, 소스 전극(14)과 드레인전극(16)과 스토리지전극(22)을 형성된 글라스 기판상에 제 1보호막(38)인 질화실리콘(SiNx)과 유기절연막(BCB)을 전면 도포하게 된다.
도 2d를 참조하면, 제 1보호막 및 유기절연막(38,40)을 형성한 후 마스크패턴을 이용하여 패터닝함으로써 TFT 및 화소부의 영역에서 드레인전극(16)과 이후에 형성될 투명전극(25)과의 접촉을 하기 위한 제 1컨택홀(15), 스토리지전극(22)과 투명전극(25)과의 접촉을 하기 위한 제 2컨택홀(17)을 형성하게 된다. 여기서, 제 1 및 제 2컨택홀(15,17)은 제 1 보호막 및 유기절연막(38,40)을 경유하여 형성된다.
도 2e를 참조하면, 제 1 보호막 및 유기절연막(38,40)이 형성된 후 투명전극 물질을 전면 도포한 후 마스크 패턴을 이용하여 패터닝함으로써 투명전극(25)을 형성하게 된다. 투명전극(25)은 드레인전극(16)과 스토리지전극(22)상에 형성된 제 1 및 제 2컨택홀(15,17)에 의해 상호 접속되도록 한다. 그런 다음, 투명전극(25)이 형성된 제 1보호층 및 유기절연막(38,40)상에 질화실리콘(36)을 증착하여 제 2보호층을 형성한후, 투명전극 물질을 전면 도포한 후 마스크 패턴을 이용하여 패터닝하므로써 화소전극(5)을 형성하게 된다.
화소전극(5)이 형성된 후 마스크 패턴을 이용하여 게이트패드와 데이터패드의 컨택홀을 통해 노출된 몰리브덴층을 패터닝하여 알루미늄층이 노출되게 한다. 이는 게이트 패드와 데이터패드를 구동 IC칩과 접착강도가 큰 알루미늄(Al) 와이어 본딩(Wire bonding)으로 접속시키기 위하여 알루미늄 구조로 가져가기 위한 것이다.
그러나, 종래 기술의 X-선 검출소자의 제조방법은 한 번의 건식 식각을 이용하여 TFT와 스토리지 캐패시터영역에 형성된 제 1 및 제 2보호막을 순차적으로 식각할 때 제 1보호막인 질화실리콘(SiNx)의 식각율이 제 2보호막인 유기절연막의 식각율보다 빨라서 제 2보호막인 유기절연막밑으로 질화실리콘이 에칭되어 측면식각(under cut)현상이 발생된다. 이러한 측면식각현상때문에 보호막상부에 증착되는 투명전극의 스텝 커버리지가 불량하여 단차부에서 단선불량이 발생할 수 있다.
따라서, 본 발명의 목적은 보호층인 질화실리콘층과 유기절연막층을 통한 콘택홀 형성시 질화실리콘층의 과식각에 의한 불량을 방지하기 위한 엑스-선 검출소자의 제조방법을 제공하는 데 있다.
도 1은 통상의 엑스-선 검출소자의 패널을 도시한 도면.
도 2a 내지 도 2e는 도 1에 도시된 엑스-선 검출소자의 제조방법을 단계적으로 나타내는 단면도.
도 3은 본 발명의 실시 예에 따른 엑스-선 검출소자를 도시한 단면도.
도 4a 내지 도 4e는 도 3에 도시된 엑스-선 검출소자의 제조방법을 단계적으로 나타내는 단면도.
도 5는 도 4d에 도시된 건식식각과정을 상세히 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2, 52 : 글라스 기판 3,53 : 게이트 라인
4 : 박막트랜지스터 기판 5,55 : 화소전극
6 : 광감지층 7 : 상부 유전층
8 : 상부전극 9 : 고전압발생부
10,60 : 데이터라인 12,62 : 게이트전극
14,64 : 소스전극 15,17,65,67 : 컨택홀
16,66 : 드레인전극 22,72 : 스토리지전극
25,75 : 투명전극 32,82 : 게이트 절연막
34,84 : 활성층 36,86 : 질화실리콘
38,40,88,90 : 보호막
상기 목적을 달성하기 위하여, 본 발명에 따른 엑스-선 검출소자의 제조방법은 반도체 스위칭소자 및 스토리지 캐패시터를 기판 상에 형성하는 단계와, 상기 반도체 스위칭소자 및 스토리지 캐패시터의 일측 전극을 덮도록 무기절연막을 상기 기판 상에 전면 형성하는 단계와, 상기 무기절연막 상에 유기절연막을 형성하는 단계와, 상기 유기절연막과 상기 무기절연막의 식각비가 1이상이 되도록 건식 식각시 주입되는 SF6와 O2가스의 혼합비를 선택하여 상기 유기절연막과 무기절연막을 식각하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 X-선 검출소자를 도시한 단면도로서, 특히 TFT와 스토리지 캐패시터영역만을 도시한 단면도이다.
도 3을 참조하면, 종래의 X-선 검출소자와 대비하여 제 1 및 제 2보호막을 식각할 때 유기절연막(BCB)과 질화실리콘(SiNx)의 식각율비가 1이상인 질화실리콘(SiNx)을 성막하거나 건식 식각시 가스 혼합비율을 조정하여 유기절연막하부로 질화실리콘이 측면식각현상이 발생하지 않아 양호한 스텝 커버리지를 얻을 수 있다.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 X-선 검출소자의 제조방법을 단계적으로 도시한 것으로서, 특히 박막트랜지스터부와 스토리지 캐패시터부만을 도시한 것이다.
도 4a를 참조하면, 먼저 글라스 기판(52) 위에 증착공정을 이용하여 금속막을 형성한 후, 마스크 패턴을 이용하여 패터닝함으로써 게이트라인(53)과 게이트전극(62)을 형성하게 된다. 이 경우, 게이트라인(53)과 게이트전극(68)은 알루미늄(Al)과 몰리브덴(Mo) 금속이 순차적으로 적층된 구조를 가지게 된다.
도 4b를 참조하면, 게이트라인(53) 및 게이트전극(62) 등이 형성된 글라스 기판(52)의 전면에 연속적인 증착공정을 이용하여 게이트절연막(82)과 비정질실리콘(a-Si)층 및 불순물이 도핑된 비정질 실리콘(n+)층을 순차적으로 형성하게 된다. 이 때, 게이트절연막(82)은 질화실리콘(SiNx)을 이용하여 4000Å정도의 두께로 형성된다. 그런 다음, 마스크 패턴을 이용하여 n+층과 a-Si층을 패터닝함으로써 TFT의 채널을 형성하는 반도체층(84)을 형성하게 된다. 크롬(Cr)을 형성하고 마스크 패턴을 이용하여 패터닝함으로써 소스 전극(64)과 드레인전극(66)과 스토리지전극(72)을 형성하게 된다.
도 4c를 참조하면, 소스 전극(64)과 드레인전극(66)과 스토리지전극(72)을 형성된 글라스 기판상에 제 1보호막(88)인 질화실리콘(SiNx)을 전면 도포하게 된다. 연속하여 기생용량을 줄이기 위한 저유전율의 유기절연막인 제 2보호막(90)을형성한다.
도 4d를 참조하면, 제 1 및 제 2보호막(88,90)을 형성한 후 마스크패턴을 이용하여 패터닝함으로써 TFT 및 화소부의 영역에서 드레인전극(66)과 이후에 형성될 투명전극(75)과의 접촉을 하기 위한 제 1컨택홀(65), 스토리지전극(72)과 투명전극(75)과의 접촉을 하기 위한 제 2컨택홀(67)을 형성하게 된다. 여기서, 제 1 및 제 2컨택홀(65,67)은 제 1 및 제 2보호막(88,90)을 경유하여 형성된다.
도 4e를 참조하면, 제 1 및 제 2보호막(88,90)이 형성된 후 투명전극 물질을 전면 도포한 후 마스크 패턴을 이용하여 패터닝함으로써 투명전극(75)을 형성하게 된다. 투명전극(75)은 드레인전극(66)과 스토리지전극(72)상에 형성된 제 1 및 제 2컨택홀(65,67)에 의해 상호 접속되도록 한다. 그런다음, 투명전극(75)이 형성된 제 1및 제 2보호층(88,90)상에 질화실리콘(86)을 증착한후, 투명전극 물질을 전면 도포한 후 마스크 패턴을 이용하여 패터닝하므로써 화소전극(55)을 형성하게 된다.
화소전극(55)이 형성된 후 마스크 패턴을 이용하여 게이트패드와 데이터패드의 컨택홀을 통해 노출된 몰리브덴층을 패터닝하여 알루미늄층이 노출되게 한다. 이는 게이트 패드와 데이터패드를 구동 IC칩과 접착강도가 큰 알루미늄(Al) 와이어 본딩(Wire bonding)으로 접속시키기 위하여 알루미늄 구조로 가져가기 위한 것이다.
도 5는 도 4d에 도시된 건식 식각과정을 상세히 설명하는 도면이다.
도 5를 참조하면, 단위시간당 식각되는 두께를 식각속도라 하고, 서로 다른 절연막의 식각속도의 비율을 식각비라 정의한다.
하층에 위치하는 질화실리콘의 식각속도를 Dl m/sec라 하며 상층에 위치하는 유기절연막의 식각속도를 Du m/sec라 하고, Δt동안 식각되는 두께(높이, ΔD)와 상하층의 절연막 식각비(ΔR)는 수학식1과 같이 나타낼 수 있다.
ΔDl=Δt×Dl ΔDu=Δt×Du ΔR=Du/Dl
동일한 시간동안 아래로 식각되는 깊이와 측면으로 식각되는 깊이가 동일한 등방성식각이라 하며, 아래로 식각되는 깊이와 측면으로 식각되는 깊이가 다른 이방성식각으로 정의한다.
예를 들어, 식각되는 측면과 깊이가 같은 등방성식각에서 Du m/sec≥Dl m/sec일 경우, 본 발명의 실시 예에 대해 설명한다.
제 1 및 제 2 보호막(88,90)상에 포토레지스트가 전면 도포된 다음, 포토레지스트를 패터닝하여 포토레지스트 패턴이 형성된다. 포토레지스트 패턴을 마스크로 사용하여 상층의 유기절연막(BCB)과 하층의 무기절연막(SiNx)을 순차적으로 건식 식각한다.
이 때, 유기절연막(BCB)과 질화실리콘(SiNx)의 식각비(Du/Dl)가 1이상이 되기 위하여 건식 식각시 사용되는 혼합가스 SF6+O2+He의 SF6과 O2의 비율을 1:3이상으로 O2가 많게 조정하면 t=t2에서와 같이, 제 1보호막(88)인 질화실리콘(SiNx)의 식각속도가 제 2보호막(90)인 유기절연막(BCB)의 식각속도보다 늦어진다. 그러므로 제 1보호막의 식각속도가 제 2보호막의 식각속도보다 늦어 유기절연막(BCB)밑으로질화실리콘(SiNx)의 언더컷이 발생하지 않는다. 최종적으로, 포토레지스트패턴을 제거한 후, 유기절연막상에 투명전도성물질을 증착하여 투명전극(75)을 형성한다,
상술한 바와 같이, 본 발명에 따른 엑스-선 검출용 박막트랜지스터의 제조방법은 무기절연막 및 유기절연막에 콘택홀을 형성할 때 무기절연막의 식각속도가 유기절연막의 식각속도보다 늦게 하여 식각속도비를 1이상으로 하여 스텝 커버리지를 얻을 수 있으며 단차부의 단선불량을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (2)

  1. 반도체 스위칭소자 및 스토리지 캐패시터를 기판 상에 형성하는 단계와,
    상기 반도체 스위칭소자 및 스토리지 캐패시터의 일측 전극을 덮도록 무기절연막을 상기 기판 상에 전면 형성하는 단계와,
    상기 무기절연막 상에 유기절연막을 형성하는 단계와,
    상기 유기절연막과 상기 무기절연막의 식각비가 1이상이 되도록 건식 식각시 주입되는 SF6와 O2가스의 혼합비를 선택하여 상기 유기절연막과 무기절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 엑스-선 검출소자의 제조방법.
  2. 제 1항에 있어서,
    상기 SF6와 O2가스의 혼합비는 1:3인 것을 특징으로 하는 엑스-선 검출소자의 제조방법.
KR1020000085394A 2000-12-29 2000-12-29 엑스-선 검출소자의 제조방법 KR100641732B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000085394A KR100641732B1 (ko) 2000-12-29 2000-12-29 엑스-선 검출소자의 제조방법
US10/025,905 US6927175B2 (en) 2000-12-29 2001-12-26 Method of fabricating X-ray detecting device
US11/003,389 US7268366B2 (en) 2000-12-29 2004-12-06 Method of fabricating X-ray detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085394A KR100641732B1 (ko) 2000-12-29 2000-12-29 엑스-선 검출소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020056096A true KR20020056096A (ko) 2002-07-10
KR100641732B1 KR100641732B1 (ko) 2006-11-06

Family

ID=19703910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085394A KR100641732B1 (ko) 2000-12-29 2000-12-29 엑스-선 검출소자의 제조방법

Country Status (2)

Country Link
US (2) US6927175B2 (ko)
KR (1) KR100641732B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
CN100449737C (zh) * 2006-02-28 2009-01-07 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
CN102651370B (zh) * 2012-01-04 2014-12-10 京东方科技集团股份有限公司 一种tft阵列基板、制造方法及显示装置
CN103824862B (zh) * 2012-11-16 2016-12-07 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
JP2675459B2 (ja) * 1991-08-30 1997-11-12 三洋電機株式会社 冷凍装置
JPH0817798A (ja) * 1994-06-28 1996-01-19 Oki Electric Ind Co Ltd ベンゾシクロブテン層のドライエッチング処理方法、それを用いた多層配線用絶縁層の形成方法
JP3361029B2 (ja) * 1997-03-19 2003-01-07 株式会社東芝 表示装置
DE69839935D1 (de) * 1997-11-25 2008-10-09 Nec Lcd Technologies Ltd Aktiv-Matrix-Flüssigkristallanzeige und deren Herstellungsverfahren
KR100463337B1 (ko) * 1998-09-16 2005-06-08 엘지.필립스 엘시디 주식회사 엑스레이영상감지소자및그제조방법
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100333979B1 (ko) * 1999-04-26 2002-04-24 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001110780A (ja) * 1999-10-07 2001-04-20 Nec Corp 半導体装置の製造方法
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy

Also Published As

Publication number Publication date
US20050098837A1 (en) 2005-05-12
KR100641732B1 (ko) 2006-11-06
US20020084475A1 (en) 2002-07-04
US7268366B2 (en) 2007-09-11
US6927175B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
KR100299537B1 (ko) 엑스-선 검출용 박막트랜지스터 기판 제조방법
US5355002A (en) Structure of high yield thin film transistors
US20020135710A1 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
CA2178389C (en) Solid state array with supplementary crossover structure
US7785992B2 (en) Array substrate for flat display device and method for fabricating the same
KR100763137B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR20020056096A (ko) 엑스-선 검출소자의 제조방법
KR100730066B1 (ko) 엑스-선 검출소자 및 그 제조방법
KR100683526B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100488949B1 (ko) 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법
KR100488945B1 (ko) 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널제조방법
KR100730064B1 (ko) 엑스-선 검출용 박막트랜지스터 기판 제조방법
KR100653466B1 (ko) 액정표시소자의제조방법
KR100488948B1 (ko) 디지털 엑스레이 검출기에 사용하는 박막트랜지스터어레이 제조방법
KR100698238B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100634828B1 (ko) 액정표시소자의 제조방법
KR20030048605A (ko) 배리어층을 가지는 구리 배선의 식각 방법
KR100336893B1 (ko) 박막트랜지스터-액정표시소자의제조방법
JP2001053067A (ja) アクティブマトリクス回路基板及びその製造方法
KR20000009311A (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
KR20000043550A (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR20040043892A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13