KR20020055943A - 반도체 소자의 패턴 정렬 방법 - Google Patents

반도체 소자의 패턴 정렬 방법 Download PDF

Info

Publication number
KR20020055943A
KR20020055943A KR1020000085203A KR20000085203A KR20020055943A KR 20020055943 A KR20020055943 A KR 20020055943A KR 1020000085203 A KR1020000085203 A KR 1020000085203A KR 20000085203 A KR20000085203 A KR 20000085203A KR 20020055943 A KR20020055943 A KR 20020055943A
Authority
KR
South Korea
Prior art keywords
alignment
mask
coordinate
coordinates
rectangle
Prior art date
Application number
KR1020000085203A
Other languages
English (en)
Inventor
백인성
정창영
이상욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000085203A priority Critical patent/KR20020055943A/ko
Publication of KR20020055943A publication Critical patent/KR20020055943A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046Strategy, e.g. mark, sensor or wavelength selection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 패턴 정렬 방법에 관한 것으로, 웨이퍼에 증착된 막을 소정의 패턴으로 형성하기 위하여 리소그라피(Lithograph) 공정을 실시하는 과정에서, 마스크를 웨이퍼에 정렬하는 시간을 단축하기 위하여, 마스크의 X-Y 좌표를 검출할 때 서브 패턴에 X-Y 좌표의 검출을 동시에 실시할 수 있도록 정렬용 표시를 형성함으로써 정렬에 소요되는 시간을 반으로 줄여 공정의 진행 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 패턴 정렬 방법이 개시된다.

Description

반도체 소자의 패턴 정렬 방법{Method of aligning a mask with a wafer in a semiconductor device}
본 발명은 반도체 소자의 패턴 정렬 방법에 관한 것으로, 특히 마스크를 정렬하는 시간을 단축할 수 있는 반도체 소자의 패턴 정렬 방법에 관한 것이다.
리소그라피(Lithograph) 공정을 실시하기 위하여 스텝퍼(Stepper)에 장착된 웨이퍼(Wafer)는 형성될 패턴(Pattern)과 서브 패턴(Sub pattern) 간의 정렬을 위하여 노광 공정을 실시하기 전에 센서(Sensor)를 통해서 정렬(Align)을 실시한다. 이때, 정렬하는 방법은 서브 패턴에서 형성된 X-Y 마크(Mark)를 검출(Detect)하여 좌표를 읽은 뒤 이를 현 마스크(Mask)와 정렬을 시킴으로써 이루어진다.
도 1을 참조하면, 반도체 소자가 형성되는 소자 형성 영역의 가장자리(1)에 위치한 서브 패턴(2)에는 세로 방향의 가느다란 바(Bar) 또는 스페이스(Space) 형태로 이루어진 X 좌표 표시(3)와 가로 방향의 가느다란 바(Bar) 또는 스페이스(Space) 형태로 이루어진 Y 좌표 표시(4)가 있다. 일반적으로, 웨이퍼와 마스크를 정렬하기 위해서는 X 좌표 정렬과 Y 좌표 정렬을 따로따로 실시한다. 다시 말해, X 좌표의 검출을 위해서는 세로모양의 X 좌표 표시(3)를 센싱하고, Y 좌표의 검출을 위해서는 가로모양의 Y 좌표 표시(4)를 센싱한다. 이때, X 좌표 표시(3) 또는 Y 좌표 표시(4)의 정렬용 좌표 표시인 가느다란 바 또는 스페이를 여러 개로 만드는 이유는 공정상 발생하는 바의 기울기 또는 경사(Slope)이나 상부 막(Upper film)의 굴절에 의한 검출 오류(Mis-reading)를 방지하고자 사용하고 있다.
종래의 패턴 정렬 방법은 X-Y의 좌표 검출을 따로 함으로써 정렬을 위한 소요 시간이 길어지는 문제가 있었다. 예를 들어, 각 정렬 표시 당 0.5sec가 소요된다면, X-Y 좌표의 검출을 따로 실시함으로써 두 배의 시간인 1sec가 걸릴 것이다. 한 장의 웨이퍼 당 일반적으로 8 내지 10개의 샷(Shot)을 정렬함으로 8 내지 10sec의 시간이 소요되며, 25장의 웨이퍼가 한 묶음(lot)일 경우 200 내지 250sec 가량의 정렬 시간이 소요된다. 이는 공정의 진행 속도를 저하시키게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 X-Y 좌표의 검출을 동시에 실시할 수 있도록 정렬용 표시를 형성함으로써 정렬에 소요되는 시간을 반으로 줄여 공정의 진행 속도 및 신뢰성을 향상시킬 수 있는 반도체 소자의 패턴 정렬 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자의 패턴 정렬 방법을 설명하기 위하여 도시한 레이 아웃도.
도 2는 본 발명에 따른 반도체 소자의 패턴 정렬 방법을 설명하기 위하여 도시한 레이 아웃도.
도 3은 본 발명에 따른 반도체 소자의 패턴 정렬 방법의 또 다른 실시예를 설명하기 위하여 도시한 레이 아웃도.
<도면의 주요 부분에 대한 부호 설명>
1, 11, 21 : 소자 형성 영역2, 12, 22 : 서브 패턴
3 : X 좌표 표시4 : Y 좌표 표시
13, 23 : X-Y 좌표 표시
본 발명에 따른 반도체 소자의 패턴 정렬 방법은 반도체 기판의 소정 영역에 X-Y 좌표 표시를 사각형의 형태로 형성하는 단계, 반도체 기판을 스텝퍼 내에 장착하고, 마스크를 위치시킨 후 사각형의 형태로 형성된 상기 X-Y 좌표 표시의 좌측 및 우측의 모서리 경계 라인을 센싱하여 X 좌표를 검출하면서, 동시에 X-Y 좌표 표시의 상부 및 하부의 모서리 경계 라인을 센싱하여 Y 좌표를 검출하는 단계 및 정렬이 완료되면 리소그라피 공정을 진행하는 단계로 이루어진다.
이때, 사각형의 모양은 사각형은 정사각형 또는 직사각형이다. X-Y 좌표 표시는 사각형을 굵은 선 모양으로 형성하거나, 네 개의 라인을 사각형의 형태로 배치하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 2를 참조하면, X-Y 좌표를 검출할 수 있도록 반도체 소자가 형성되는 소자 형성 패턴(11) 가장 자리의 서브 패턴(12)에 사각형의 형태로 X-Y 좌표 표시(13)를 형성한다. 이후 마스크(도시하지 않음)를 정렬시킨 후 X-Y 좌표 표시(13)의 네 모서리의 노출상태를 동시에 센싱하여 마스크의 정렬 상태를 검출한다. 만일, 정상적인 정렬이 이루어지지 않았다면 X-Y 좌표 표시(13)를 계속적으로 센싱하여 마스크를 정상 정렬시킨다.
X-Y 정렬 표시(13)는 정사각형 또는 직사각형의 형태로 형성되므로, 마스크의 정렬 상태를 검출하기 위하여 X-Y 정렬 표시(13)인 사각형의 네 모서리 중에서 가로 방향의 모서리를 검출하여 Y축 방향으로의 정렬 상태를 센싱하고, 세로 방향의 모서리를 검출하여 X축 방향으로의 정렬 상태를 동시에 센싱한다. 다시 말해, 사각형의 박스 형태로 형성된 X-Y 좌표 표시(13)의 좌측 및 우측의 경계 라인을 센싱함으로써 정렬을 위한 X 좌표를 검출하며, X-Y 좌표 표시(13)의 상부 및 하부 경계 라인은 Y 좌표를 검출하는데 사용한다.
상기와 같이, X 좌표 표시를 센싱한 후 Y 좌표 표시를 센싱하여 마스크의 정렬 상태를 검출하는 종래의 방법에 비하여, 본 발명은 하나의 X-Y 좌표 표시(13)를 이용하여 X축 방향 및 Y축 방향의 마스크 정렬 상태를 동시에 검출할 수 있으므로 마스크 정렬을 위해 소요되는 시간을 반으로 줄일 수 있다.
도 3을 참조하면, X-Y 좌표를 검출할 수 있도록 반도체 소자가 형성되는 소자 형성 패턴(21) 가장 자리의 서브 패턴(22)에 사각형의 형태로 X-Y 좌표 표시(23)를 형성한다. 이때, X-Y 좌표 표시(23)는 상부, 하부, 좌측 및 우측의 가장 자리가 가느다란 선으로 이루어진 사각형의 형태로 가운데가 비어있는 스페이스(Space) 형태로 형성하다. 이후 마스크(도시하지 않음)를 정렬시킨 후 X-Y 좌표 표시(23)를 구성하는 네 개의 라인의 노출상태를 동시에 센싱하여 마스크의 정렬 상태를 검출한다. 만일, 정상적인 정렬이 이루어지지 않았다면 X-Y 좌표 표시(23)를 계속적으로 센싱하여 마스크를 정상 정렬시킨다.
X-Y 정렬 표시(23)는 네 개의 라인이 정사각형 또는 직사각형을 이루는 형태로 형성되므로, 네 개의 라인 중에서 가로 방향의 두 개의 라인을 검출하여 Y축 방향으로의 정렬 상태를 센싱하고, 세로 방향의 두 개의 라인를 검출하여 X축 방향으로의 정렬 상태를 동시에 센싱한다. 다시 말해, 사각형의 형태로 형성된 X-Y 좌표 표시(23)의 좌측 및 우측의 라인을 센싱함으로써 정렬을 위한 X 좌표를 검출하며, X-Y 좌표 표시(13)의 상부 및 하부 라인은 Y 좌표를 검출하는데 사용한다.
따라서, X 좌표 표시를 센싱한 후 Y 좌표 표시를 센싱하여 마스크의 정렬 상태를 검출하는 종래의 방법에 비하여, 본 발명은 하나의 X-Y 좌표 표시(23)를 이용하여 X축 방향 및 Y축 방향의 마스크 정렬 상태를 동시에 검출할 수 있으므로 마스크 정렬을 위해 소요되는 시간을 반으로 줄일 수 있다.
상술한 바와 같이, 본 발명은 마스크를 정렬시키는 과정에서 X축 방향의 정렬 상태와 Y축 방향의 정렬 상태를 동시에 센싱함으로써 마스크 정렬을 위한 소요 시간을 줄여 공정의 진행 속도를 향상시키는 효과가 있다.

Claims (3)

  1. 반도체 기판의 소정 영역에 X-Y 좌표 표시를 사각형의 형태로 형성하는 단계;
    상기 반도체 기판을 스텝퍼 내에 장착하고, 마스크를 위치시킨 후 사각형의 형태로 형성된 상기 X-Y 좌표 표시의 좌측 및 우측의 모서리 경계 라인을 센싱하여 X 좌표를 검출하면서, 동시에 상기 X-Y 좌표 표시의 상부 및 하부의 모서리 경계 라인을 센싱하여 Y 좌표를 검출하는 단계 및
    정렬이 완료되면 리소그라피 공정을 진행하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 정렬 방법.
  2. 제 1 항에 있어서,
    상기 사각형은 정사각형 또는 직사각형인 것을 특징으로 하는 반도체 소자의 패턴 정렬 방법.
  3. 제 1 항에 있어서,
    상기 X-Y 좌표 표시는 사각형을 굵은 선 모양으로 형성하거나, 네 개의 라인을 사각형의 형태로 배치하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 정렬 방법.
KR1020000085203A 2000-12-29 2000-12-29 반도체 소자의 패턴 정렬 방법 KR20020055943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085203A KR20020055943A (ko) 2000-12-29 2000-12-29 반도체 소자의 패턴 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085203A KR20020055943A (ko) 2000-12-29 2000-12-29 반도체 소자의 패턴 정렬 방법

Publications (1)

Publication Number Publication Date
KR20020055943A true KR20020055943A (ko) 2002-07-10

Family

ID=27688457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085203A KR20020055943A (ko) 2000-12-29 2000-12-29 반도체 소자의 패턴 정렬 방법

Country Status (1)

Country Link
KR (1) KR20020055943A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595082B1 (ko) 2014-08-27 2016-02-18 메이플세미컨덕터(주) 쇼트키 접합 타입 전력 반도체 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595082B1 (ko) 2014-08-27 2016-02-18 메이플세미컨덕터(주) 쇼트키 접합 타입 전력 반도체 제조방법

Similar Documents

Publication Publication Date Title
KR100319999B1 (ko) 반도체 장치와 그의 얼라인먼트 장치 및 얼라인먼트 방법
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US8674524B1 (en) Alignment marks and a semiconductor workpiece
US20030046821A1 (en) Reticle, and pattern positional accuracy measurement device and method
KR20020055943A (ko) 반도체 소자의 패턴 정렬 방법
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
JPH07111952B2 (ja) ホトリソグラフィー工程におけるガラスマスク
CN106981435B (zh) 一种光刻检查图形结构
US8692380B2 (en) Integrated circuit system with sub-geometry removal and method of manufacture thereof
JPH06324475A (ja) レチクル
JPH05341499A (ja) 縮小投影露光装置用レチクル
KR100611069B1 (ko) 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법
KR100818408B1 (ko) 노광공정용 얼라인먼트 키
JPS6212507B2 (ko)
KR0170889B1 (ko) 반도체장치 제조용 레티클
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
KR20040003936A (ko) 반도체 소자의 얼라인 마크
KR20060133220A (ko) 오버레이 마크 및 그의 위치 검출방법 계측방법
KR20050066889A (ko) 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
KR20060040402A (ko) 오버레이 측정 장치
TW202144905A (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR100586550B1 (ko) 반도체 장치의 정렬 마크 구조
JPH04102851A (ja) レチクル
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
JPH02264448A (ja) 半導体集積回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination