KR20020055316A - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR20020055316A
KR20020055316A KR1020000084740A KR20000084740A KR20020055316A KR 20020055316 A KR20020055316 A KR 20020055316A KR 1020000084740 A KR1020000084740 A KR 1020000084740A KR 20000084740 A KR20000084740 A KR 20000084740A KR 20020055316 A KR20020055316 A KR 20020055316A
Authority
KR
South Korea
Prior art keywords
film
forming
titanium
copper
insulating
Prior art date
Application number
KR1020000084740A
Other languages
English (en)
Other versions
KR100399910B1 (ko
Inventor
이성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0084740A priority Critical patent/KR100399910B1/ko
Publication of KR20020055316A publication Critical patent/KR20020055316A/ko
Application granted granted Critical
Publication of KR100399910B1 publication Critical patent/KR100399910B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 다마신 패턴에 구리 박막을 형성하고 구리 박막 상부에 티타늄막을 형성한 후 열산화 공정을 실시하여 구리 박막의 표면위에는 구리와 티타늄의 화합물층을 형성하고, 티타늄막을 티타늄 산화막으로 변화시킴으로써 구리 박막의 내산화 특성을 향상시킬 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법이 제시된다.

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 다마신패턴에 구리 박막을 형성하고 구리 박막 상부에 티타늄막을 형성한 후 열산화 공정을 실시하여 구리 박막의 표면위에는 구리와 티타늄의 화합물층을 형성하고, 티타늄막을 티타늄 산화막으로 변화시킴으로써 구리 박막의 내산화 특성을 향상시킬 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 전기 비저항이 낮고 EM 및 SM 특성이 우수한 구리 배선에 대한 연구가 크게 부각되고 있다. 그러나 구리 박막은 현재까지 반도체 소자의 금속 배선으로 사용되고 있는 알루미늄 배선과는 달리 구리 박막 재료의 물성적인 특징에 기인하는 문제점이 발생된다.
즉, 구리 원자는 실리콘 또는 실리콘 산화막내로 쉽게 침투하여 소자의 전기적 특성 및 절연 특성을 악화시키고, 구리 박막은 산소와 쉽게 반응하여 구리 산화물을 형성하는 등 내산화성이 매우 취약하다. 또한, 플라즈마 방법으로 구리 박막을 식각할 때 낮은 증기압으로 인해 많은 문제점이 발생된다. 한편, 현재 구리 박막의 증착 방법으로 연구되고 있는 MOCVD 방법은 사용되는 구리 전구체의 그램 (gram)당 가격이 금값에 비해 비싸지만, 아직 MOCVD 방법에 대한 연구가 양산 공정에 적용될 만큼 안정된 프로세스를 보이지 않고 있다.
본 발명의 목적은 구리 박막의 내산화성을 향상시킬 수 있는 반도체 소자의구리 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 소자의 전기적 특성 및 절연 특성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
본 발명에서는 절연막에 다마신 패턴을 형성하고, 구리 박막을 형성한 후 내산화성이 취약한 구리 박막의 전면을 보호하기 위해 희생 박막으로 티타늄막을 수백Å의 두께로 형성한다. 그리고 열산화 공정을 실시하여 구리 박막의 표면위에서 구리와 티타늄의 화합물과 티타늄 산화막을 형성함으로써 효과적으로 구리 박막의 내산화 특성을 개선한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판12 : 절연막
13 : 확산 방지막14 : 구리 박막
15 : 티타늄막16 : 티타늄 산화막
17 : 구리와 티타늄의 화합물막
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후 상기 절연막에 다마신 패턴을 형성하는 단계와, 전체 구조 상부에 확산 방지막을 형성하고, 상기 다마신 패턴이 매립되도록 구리 박막을 형성하는 단계와, 상기 구리 박막 및 확산 방지막을 연마하여 상기 절연막을 노출시키는 단계와, 전체 구조 상부에 티타늄막을 형성하는 단계와, 열산화 공정을 실시하여 상기 티타늄막을 티타늄 산화막으로 변화시키고, 상기 구리 박막과 상기 티타늄막의 사이에 소정 두께의 구리와 티타늄의 화합물층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 제조하기 위한 소정의 공정에 의해 소정의 구조가 형성된 반도체 기판(11) 상부에 절연막(12)을 형성한다. 절연막(12)은 SiO2막, SiN막, PECVD 방법으로 형성된 TEOS 기반 SiO2막, USG막, NSG막, BPSG막, 저유전 절연막인 HSQ, PTFE, BCB 및 FLARE중 어느 하나로 형성한다. 절연막(12)의 소정 영역에 다마신 공정을 실시하여 다마신 패턴을 형성한다. 전체 구조 상부에 확산 방지막(13)을 형성하고, 다마신 패턴이 매립될 수 있도록 전체 구조 상부에 구리 박막(14)을 형성한다. 확산 방지막 (13)은 TiN막, SiON막, WN막, TaN막, TiW막, CrN막, Ti막 및 TiON막중 어느 하나로 형성한다. 구리 박막(14) 및 확산 방지막(13)을 연마하여 절연막(12)을 노출시킨다.
도 1(b)를 참조하면, 전체 구조 상부에 희생 박막으로 티타늄막(15)을 50∼500Å의 두께로 형성한다. 티타늄막(15) 대신에 지르코늄(Zr)막, 아연(Zn)막 또는 몰리브덴(Mo)막중 어느 하나를 사용할 수 있다.
도 1(c)를 참조하면, 600∼1000℃의 온도와 100∼1000mTorr의 압력의 산소 분위기에서 열산화 공정을 실시한다. 이에 의해 티타늄막(15)은 티타늄 산화막(16)으로 변화되고, 티타늄막(15)과 접하는 구리 박막(14)은 소정 부분이 구리와 티타늄의 화합물층(17)으로 변화된다. 티타늄막 대신에 지르코늄막을 사용할 경우 티타늄 산화막 대신에 지르코늄 산화막이 형성되고, 티타늄막 대신에 아연막을 사용할 경우 티타늄 산화막 대신에 아연 산화막이 형성되며, 티타늄막 대신에 몰리브덴막을 사용할 경우 몰리브덴 산화막이 형성된다. 한편, 티타늄 산화막(16)은 구리와 티타늄의 화합물층(17)보다 약 1/2 내지 1/3의 두께로 형성된다.
상술한 바와 같이 본 발명에 의하면 다마신 패턴에 구리 박막을 형성하고 구리 박막 상부에 티타늄막을 형성한 후 열산화 공정을 실시하여 구리 박막의 표면위에는 구리와 티타늄의 화합물층을 형성하고, 티타늄막을 티타늄 산화막으로 변화시킴으로써 구리 박막의 내산화 특성을 향상시킬 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Claims (6)

  1. 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후 상기 절연막에 다마신 패턴을 형성하는 단계와,
    전체 구조 상부에 확산 방지막을 형성하고, 상기 다마신 패턴이 매립되도록 구리 박막을 형성하는 단계와,
    상기 구리 박막 및 확산 방지막을 연마하여 상기 절연막을 노출시키는 단계와,
    전체 구조 상부에 티타늄막을 형성하는 단계와,
    열산화 공정을 실시하여 상기 티타늄막을 티타늄 산화막으로 변화시키고, 상기 구리 박막과 상기 티타늄막의 사이에 소정 두께의 구리와 티타늄의 화합물층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 절연막은 SiO2막, SiN막, PECVD 방법으로 형성된 TEOS 기반 SiO2막, USG막, NSG막, BPSG막, 그리고 저유전 절연막인 HSQ, PTFE, BCB 및 FLARE중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 확산 방지막은 TiN막, SiON막, WN막, TaN막, TiW막, CrN막, Ti막 및 TiON막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 티타늄막 대신에 지르코늄막, 아연막 또는 몰리브덴막중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 티타늄 산화막 대신에 지르코늄 산화막, 아연 산화막 또는 몰리브덴 산화막이 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 열산화 공정은 600 내지 1000℃의 온도와 100 내지 1000mTorr의 압력에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR10-2000-0084740A 2000-12-28 2000-12-28 반도체 소자의 구리 배선 형성 방법 KR100399910B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0084740A KR100399910B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0084740A KR100399910B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20020055316A true KR20020055316A (ko) 2002-07-08
KR100399910B1 KR100399910B1 (ko) 2003-09-29

Family

ID=27688068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0084740A KR100399910B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100399910B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519169B1 (ko) * 2003-05-09 2005-10-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100778855B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 구리 금속 배선의 힐락 방지 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778869A (ja) * 1993-06-30 1995-03-20 Kawasaki Steel Corp 半導体装置及びその製造方法
JP3333313B2 (ja) * 1994-04-21 2002-10-15 富士通株式会社 半導体装置の製造方法
JPH08124926A (ja) * 1994-10-20 1996-05-17 Oki Electric Ind Co Ltd 配線の形成方法
JPH1154507A (ja) * 1997-07-29 1999-02-26 Sony Corp 半導体装置の製造方法
KR100459332B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
JP2001077193A (ja) * 1999-08-31 2001-03-23 Matsushita Electronics Industry Corp コンタクトの形成方法
KR100361209B1 (ko) * 1999-12-29 2002-11-18 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519169B1 (ko) * 2003-05-09 2005-10-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100778855B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 구리 금속 배선의 힐락 방지 방법

Also Published As

Publication number Publication date
KR100399910B1 (ko) 2003-09-29

Similar Documents

Publication Publication Date Title
KR100347743B1 (ko) 무기 장벽 박막의 부착성 증대 방법
KR20040052345A (ko) 반도체 소자 제조방법
US6277765B1 (en) Low-K Dielectric layer and method of making same
KR100278714B1 (ko) 실리콘에 대한 귀금속 전극 콘택트를 위한방법, 물질 및 구조
US8497208B2 (en) Semiconductor device and method for manufacturing the same
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100399910B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2002164351A (ja) 自己整合型銅キャップ拡散障壁形成方法
KR100197653B1 (ko) 반도체 소자의 콘택 형성방법
US7642655B2 (en) Semiconductor device and method of manufacture thereof
US6544886B2 (en) Process for isolating an exposed conducting surface
KR100361208B1 (ko) 반도체 소자의 금속배선 형성방법
KR100300046B1 (ko) 반도체소자의제조방법
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100571626B1 (ko) 지르코늄다이보라이드 확산방지막을 이용한 반도체 소자의 금속배선 형성 방법
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
US6424040B1 (en) Integration of fluorinated dielectrics in multi-level metallizations
KR20000043055A (ko) 반도체 소자의 비트 라인 형성 방법
KR100455443B1 (ko) 반도체소자의금속배선형성방법
TW457628B (en) Air gap formation for high speed IC processing
KR100321688B1 (ko) 캐패시터 형성 방법
KR100384848B1 (ko) 반도체소자 제조 방법
CN117954383A (zh) 半导体结构及其制备方法
KR100376257B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20030045470A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee