KR20020055117A - 비동기전송모드에서의 업/다운 카운터 회로 - Google Patents

Abstract

본 발명은 이중포트 램을 이용하여 회로를 간단하고 효율적으로 하도록 한 업/다운 카운터 회로에 관한 것으로, 데이터 증가 또는 감소시 서로다른 클럭을 사용하여 카운터를 구성하는 이중포트 램과, 상기 이중포트 램의 일측 포트에 연결되어 데이터를 증가시키는 가산부와, 상기 이중포트 램의 타측 포트에 연결되어 데이터를 감소시키는 감산부와, 각 채널별로 리세트시키는 리세트부로 구성함으로써, 가산부 및 감산부 등 공유하는 회로부분이 있으므로 로직의 수를 줄일 수 있으며, 아울러 PGA 및 ASIC에서 채널별로 업/다운 카운터를 구성할때 적은 로직으로 카운터를 구성할 수 있다.

Description

비동기전송모드에서의 업/다운 카운터 회로{up/down counter circuit in Asynchronous Transfer Mode}

본 발명은 ATM(Asynchronous Transfer Mode:비동기전송모드)에서의 업/다운 카운터 회로에 관한 것으로, 특히 이중포트 램을 이용하여 회로를 간단하고 효율적으로 하도록 한 업/다운 카운터 회로에 관한 것이다.

도 1 은 일반적인 업/다운 카운터 회로도로서, 이에 도시된 바와같이 카운터(10)의 내부는 플립플롭을 기본으로 익스크로시브오아(Exclusive-OR:E-OR)를 포함한 게이트들로 구성된다.

가입자 채널별로 카운터(10)를 구성할 경우, 예를들어 가입자별로 256 카운터를 구성하면 이 경우에 플립플릅 수만 따져봐도 8x 채널수 만큼이 필요하다.

또한, 카운터(10)의 클럭에 맞추어 카운터인에이블(CNTEN)신호가 인가되는 경우 업/다운 신호의 상태에 따라서 업 카운트가 되거나 다운 카운트가 되며, 카운트 값이 리세트되는 방식으로 동작한다.

이와같이, 채널별로 카운터(10)를 둔다고 할때 채널의 수만큼 같은 양의 로직이 추가로 더 필요하게 되며, 채널이 많아질 경우 공유하는 회로부분 없이 로직이 증가하는 문제점이 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창안된 것으로서, 이중포트 램을 이용하여 회로를 간단하고 효율적으로 하는데 그 목적이 있다.

도 1 은 일반적인 업/다운 카운터 회로도.

도 2 는 본 발명에 적용되는 업/다운 카운터 회로도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 카운터 100 : 이중포트 램

200 : 가산기 300 : 감산기

400 : 리세트부

이하, 첨부도면을 참조하여 본 고안에 따른 바람직한 실시예에 대하여 상세히 설명한다.

본 발명에 의한 업/다운 카운터 회로의 실시예는,

데이터 증가 또는 감소시 서로다른 클럭을 사용하여 카운터를 구성하는 이중포트 램과,

상기 이중포트 램의 일측 포트에 연결되어 데이터를 증가시키는 가산부와,

상기 이중포트 램의 타측 포트에 연결되어 데이터를 감소시키는 감산부와,

각 채널별로 리세트시키는 리세트부로 구성함이 바람직하다.

상기 리세트부는 상기 이중포트 램의 리세트 단자를 이용하여 이중포트 램의 데이터를 리세트시킴이 바람직하다.

상기 리세트부는 데이터를 리세트시킴에 따라 채널별 모든 카운터 값을 동시에 리세트시킴이 바람직하다.

도 2 는 본 발명에 적용되는 업/다운 카운터의 회로도로서, 이에 도시된 바와같이 데이터 증가 또는 감소시 서로다른 클럭을 사용하여 카운터를 구성하는 이중포트 램(100)과, 상기 이중포트 램(100)의 일측 포트에 연결되어 데이터를 증가시키는(+1) 가산부(200)와, 상기 이중포트 램(100)의 타측 포트에 연결되어 데이터를 감소시키는(-1) 감산부(300)와, 각 채널별로 리세트시키는 리세트부(400)로 구성된 것으로, 이를 설명하면 다음과 같다.

이중포트 램(dual-port RAM)의 한쪽 포트는 종래의 업/다운 카운터(10)의 업 카운터 역할을 하고, 다른 포트는 다운 카운터의 역할을 한다.

상기 이중포트 램(100)의 어드레스는 각 채널을 식별하는데 사용되어 N개의 채널에 대한 카운터를 설계할때 N이 2의 배수라 가정할 경우 어드레스는 log₂N 만큼 필요하게 된다.

업 카운트하는 방식은 특정 어드레스에 대하여 그 해당 어드레스의 데이터를 가산부(increment)를 거쳐서 감소시킨후 이를 그 어드레스에 다시 쓰는 방법을 이용한다.

이 경우, 라이트(write)하는 클럭은 이중포트 램 구조의 장점을 이용하여 양쪽 포트마다 서로다른 클럭을 사용할 수 있으며, 이것은 종래의 카운터 설계시에 업하는 클럭과 다운하는 클럭이 서로다른 경우 어느 한쪽 클럭에 맞춰야 하는 부가적인 회로가 들어갈 수 있는데, 본 발명은 이중포트 램(100)을 기본으로 하고 있으므로 이런 부가적인 회로가 불필요하게 된다.

이것은 FIFO에 저장되는 데이터를 카운트하는 회로에서 FIFO에 쓰고 읽는 클럭이 서로다른 경우에 업/다운 카운터 설계시 고려해야 하지만 본 발명의 구조를 이용할 경우 이부분을 고려할 필요가 없다.

카운터의 리세트부(400)는 종래의 카운터처럼 각 채널별로 리세트를 줄 수 있는 구조로 되어 있으며, 이중포트 램(100)의 리세트 단자를 이용하여 전체 이중포트 램(100)의 데이터를 리세트시켜 채널별 모든 카운터 값을 동시에 리세트할 수 있다.

따라서, 이중포트 램(100)을 이용하여 불필요한 회로의 수를 줄일수 있다.

이상에서 설명한 바와 같이 본 발명에 의하면, 가산부 및 감산부 등 공유하는 회로부분이 있으므로 로직의 수를 줄일 수 있으며, 아울러 PGA 및 ASIC에서 채널별로 업/다운 카운터를 구성할때 적은 로직으로 카운터를 구성할 수 있다.

Claims (3)

1. 데이터 증가 또는 감소시 서로다른 클럭을 사용하여 카운터를 구성하는 이중포트 램과,

   상기 이중포트 램의 일측 포트에 연결되어 데이터를 증가시키는 가산부와,

   상기 이중포트 램의 타측 포트에 연결되어 데이터를 감소시키는 감산부와,

   각 채널별로 리세트시키는 리세트부를 포함하여 구성된 것을 특징으로 하는 업/다운 카운터.
2. 제 1 항에 있어서, 상기 리세트부는 상기 이중포트 램의 리세트 단자를 이용하여 이중포트 램의 데이터를 리세트시킴을 특징으로 하는 업/다운 카운터.
3. 제 1 항 또는 제 2 항에 있어서, 상기 리세트부는 데이터를 리세트시킴에 따라 채널별 모든 카운터 값을 동시에 리세트시킬수 있음을 특징으로 하는 업/다운 카운터.