JPH0355936A - Ａｔｍセル処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非同期転送モード（Ａｓｙｎｃｒｏｎｏｕｓ　
Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ：ＡＴＭ）交換におけるＡ
ＴＭセル処理方式に関する。

〔従来の技術〕

従来のＡＴＶセル処理方式においては、入力ポートから
のＡＴＭセルが有効セルか無効セルがに拘わらずバッフ
ァメモリに蓄積して出力している． 〔発明が解決しようとする課題〕 上述したＡＴＭセル処理方式においては、入力ポートか
らのＡＴＭセルの有効無効な拘わりなくバッファメモリ
に蓄積して出力するため、大容量のバッファメモリが必
要である。

また、上述したＡＴＭセルの処理をＣＭＯＳ論理回路で
実現した場合、ＣＭＯＳ論理回路は動作周波数に比例し
て消費電力が増加するという性質をもち、特に高い動作
周波数の領域では、周波数に比例してほぼ一定となる消
費電力を有するバイボーラ高速論理回路と比較して同程
度あるいはそれ以上の電力を消費してしまう。つまり、
高い動作周波数の領域では、ＣＭＯＳの低消費電カの性
質は失なわれてしまう。このため、入カＡＴＭセルが無
効セルの場合でもバッファメモリにデータを書き込むと
前述の様に消費電カが減らない問題を生じる． 〔課題を解決するための手段〕 本発明は非同期転送モード（ＡＴＭ）交換におけるＡＴ
Ｍセル処理方式において、入力ポートから入力されたＡ
ＴＭセルが有効セルか無効セルかを判定する判定手段を
設け、この判定手段によって有効セルと判定されたＡＴ
Ｍセルだけを蓄積して出力ポートに出力する手段を有す
る．〔実施例〕 次に、本発明について図面を参照して説明する。

本発明の一実施例を示す第１図を参照すると、入力ポー
ト１から入力されたＡＴＭセルは有効／無効データ判定
回路２に入り、有効セルであれば、バッファメモリ３に
蓄積されたのち出力ポート５に出力される。また、無効
セルであれば、有効／無効データ判定回＃ｒ２が制御回
路４にこの旨を通知してバッファメモリ３にデータを書
き込まない。制御回路４は判定回路２の判定結果に基づ
いてバッファメモリ３へのデータ入力を制御する．入力
ポート１から入力されるＡＴＭセルにはそのヘッダ一部
に有効／無効（Ｉ／Ｏ）を示す情報が送信元（加入者端
末）において付加されている。

〔発明の効果〕

以上説明したように本発明によれば、入力されたＡＴＭ
セルが有効であると判定された場合に限ってバッファメ
モリに蓄積し出力することにより、バッファメモリの容
量を低下でき、かつＣＭＯＳ集積回路で実現した場合に
は消費電力も低下させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図である。 １・・・入力ポート、２・・・有効／無効データ判定回
路、３・・・バッファメモリ、４・・・制御回路、５・
・・出力ポート．

Claims (1)

【特許請求の範囲】
1. 　非同期転送モード（ＡＴＭ）交換におけるＡＴＭセル
   処理方式において、入力ポートから入力されたＡＴＭセ
   ルが有効セルか無効セルかを判定する判定手段を設け、
   この判定手段によって有効セルと判定されたＡＴＭセル
   だけを蓄積して出力ポートに出力する手段を有すること
   を特徴とするＡＴＭセル処理方式。