KR20020051151A - 장벽금속막을 사용하는 콘택플러그 형성방법 - Google Patents

장벽금속막을 사용하는 콘택플러그 형성방법 Download PDF

Info

Publication number
KR20020051151A
KR20020051151A KR1020000080687A KR20000080687A KR20020051151A KR 20020051151 A KR20020051151 A KR 20020051151A KR 1020000080687 A KR1020000080687 A KR 1020000080687A KR 20000080687 A KR20000080687 A KR 20000080687A KR 20020051151 A KR20020051151 A KR 20020051151A
Authority
KR
South Korea
Prior art keywords
titanium
film
active region
titanium nitride
contact plug
Prior art date
Application number
KR1020000080687A
Other languages
English (en)
Inventor
최영권
조인수
안응용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000080687A priority Critical patent/KR20020051151A/ko
Publication of KR20020051151A publication Critical patent/KR20020051151A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

장벽금속막을 사용하는 콘택플러그 형성 방법에 관하여 개시한다. 본 발명은, 활성 영역이 형성된 반도체 기판상에 절연막을 형성하고, 절연막의 일부를 식각하여 활성 영역을 노출시키는 콘택홀을 갖는 절연막 패턴을 형성한다. 절연막 패턴이 형성된 결과물 상면에 소정 두께를 갖는 티타늄막을 형성한다. 다음에, 티타늄막이 형성된 결과물을 질소(N2) 가스 또는 암모니아(NH3) 가스 분위기에서 어닐링하여 활성 영역상에 티타늄 실리사이드막을 형성함과 동시에 티타늄막의 상면에 티타늄 질화막을 형성한다. 티타늄 질화막이 형성된 결과물 상면에 콘택홀을 완전히 매립하는 도전 물질을 증착하고, 도전 물질이 증착된 결과물의 상면을 평탄화시켜 절연막 패턴의 표면을 노출시킨다. 본 발명에 따르면, 장벽금속막을 형성하는 공정을 단순화하여 장벽금속막을 사용하는 콘택플러그를 형성할 수 있다.

Description

장벽금속막을 사용하는 콘택플러그 형성 방법 {Method for fabricating contact plug using barrier metal layer}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 장벽금속막을 사용하는 콘택플러그 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 트랜지스터의 크기가 점점 축소(scale down)되고 있다. 이와 같이 트랜지스터가 축소되면 소오스 영역 및 드레인 영역과 같은 활성 영역의 접합 깊이 또한 얕게 형성하여야 트랜지스터의 전기적인 특성을 개선시킬 수 있다. 이러한 얕은 활성 영역상에 콘택플러그를 형성하고 후속 열공정을 거치면, 금속 원자들이 활성 영역 및 그 아래의 반도체 기판 내부로 침투(penetrating)하는 접합 스파이킹(junction spiking) 현상이 발생하여 반도체 소자의 오동작을 유발시킨다. 따라서, 콘택플러그와 활성 영역 사이에 티타늄 질화막 또는 탄탈륨 질화막과 같은 장벽금속막을 형성함으로써, 콘택플러그내의 금속 원자들이 활성 영역 및 반도체 기판으로 확산하는 현상을 억제시키는 방법이 널리 사용되고 있다. 특히, 티타늄 질화막을 형성하기 전에 티타늄막을 형성하여 장벽금속막으로서 티타늄막과 티타늄 질화막의 복합막을 이용하는 방법이 각광받고 있다.
도 1a 및 도 1b는 종래기술에 따라 티타늄막과 티타늄 질화막의 복합막을 사용하는 콘택플러그를 형성하는 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(100)상에 절연막을 형성한다. 상기 절연막을 부분적으로 식각하여 상기 반도체 기판(100)의 활성 영역(110)을 노출시키는 콘택홀(130)을 갖는 절연막 패턴(120)을 형성한다.
도 1b를 참조하면, 상기 절연막 패턴(120)이 형성된 결과물상에 콘택의 저항을 낮추기 위해 티타늄막(140)을 형성한다. 상기 티타늄막(140)은 오믹 콘택용 금속막의 기능을 한다. 상기 티타늄막(140)이 형성된 결과물상에 장벽금속막으로서 티타늄 질화막(150)을 형성한다. 상기 티타늄막(140)과 티타늄 질화막(150)의 형성은스퍼터링법에 의할 수 있다. 다음에, 상기 티타늄 질화막(150)이 형성된 결과물을 질소 가스 분위기에서 어닐링(annealing)(T)한다. 상기 어닐링(T)의 목적은 상기 티타늄막(140)과 반도체 기판(100)과의 계면에서 티타늄 실리사이드막(140a)이 형성되도록 하여 콘택 저항을 낮추기 위한 것이다. 또한, 상기 티타늄 질화막(150)의 장벽 특성을 향상시키기 위한 것이다.
그런데, 반도체 소자의 집적도가 증가함에 따라 콘택홀의 어스펙트 비(aspect ratio)가 커지면서, 종래기술에 따라 장벽금속막으로서 티타늄막과 티타늄 질화막의 복합막을 형성하는 경우에 적정한 단차도포성 확보가 어려운 문제가 있다. 특히 콘택홀의 바닥에서 우수한 단차도포성을 확보하는 것이 어렵고, 티타늄 질화막이 티타늄막에 비하여 단차도포성이 나빠서 발생되는 차후 공정에서의 불량이 문제된다. 예를 들어, 티타늄 질화막을 형성하는 공정에서 콘택홀의 입구에서 오버행(overhang)이 심하게 발생하면 도전 물질로 상기 콘택홀을 매립하는 경우에 콘택플러그내에 보이드가 형성될 수 있다. 또한, 티타늄 질화막이 티타늄막을 완전히 피복하지 못하는 경우에는 콘택플러그를 형성하는 도전 물질로서 텅스텐 증착시, 텅스텐 소오스로서의 WF6가스에서 나오는 불소와 티타늄막이 반응하여 부도체가 형성되거나 티타늄이 일부 기화될 수 있다. 그 결과, 티타늄 질화막이 벗겨지는 현상이 발생될 수 있고, 장벽금속막으로서의 기능을 제대로 수행할 수 없게 된다.
그리고, 종래기술에서는 티타늄막을 형성하는 공정과 별도로 티타늄 질화막을 형성하는 공정을 진행해야 하므로 공정이 번거로운 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 공정을 단순화해서 형성한 장벽금속막을 사용하는 콘택플러그 형성 방법을 제공하는 것이다.
도 1a 및 도 1b는 종래기술에 따라 티타늄막과 티타늄 질화막의 복합막을 사용하는 콘택플러그를 형성하는 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2d는 본 발명의 실시예에 의한 콘택플러그 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판, 210 : 활성 영역,
220 : 절연막 패턴, 230 : 콘택홀,
240 : 티타늄막, T' : 어닐링,
240a : 티타늄 실리사이드막, 240b : 티타늄 질화막,
250 : 도전 물질, 260 : 콘택플러그
상기 기술적 과제를 달성하기 위하여 본 발명은, 활성 영역이 형성된 반도체 기판상에 절연막을 형성하고, 상기 절연막의 일부를 식각하여 상기 활성 영역을 노출시키는 콘택홀을 갖는 절연막 패턴을 형성한다. 상기 절연막 패턴이 형성된 결과물 상면에 소정 두께를 갖는 티타늄막을 형성한다. 다음에, 상기 티타늄막이 형성된 결과물을 질소(N2) 가스 또는 암모니아(NH3) 가스 분위기에서 어닐링하여 상기 활성 영역상에 티타늄 실리사이드막을 형성함과 동시에 상기 티타늄막의 상면에 티타늄 질화막을 형성한다. 상기 티타늄 질화막이 형성된 결과물 상면에 상기 콘택홀을 완전히 매립하는 도전 물질을 증착하고, 상기 도전 물질이 증착된 결과물의 상면을 평탄화시켜 상기 절연막 패턴의 표면을 노출시킨다.
본 발명에 있어서, 상기 소정 두께는 상기 절연막 패턴의 상면에서 500Å 내지 900Å일 수 있다.
본 발명에 있어서, 상기 어닐링시의 온도는 650℃ 내지 900℃인 것이 바람직하다.
본 발명에 있어서, 상기 도전 물질은 알루미늄, 텅스텐, 구리 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다.
본 발명에 있어서, 상기 도전 물질이 증착된 결과물의 상면을 평탄화시키는 단계는 화학적 기계적 연마(Chemical Mechanical Polishing)에 의할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 의한 콘택플러그 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 활성 영역(210)이 형성된 반도체 기판(200)상에 절연막을 형성한다. 상기 절연막을 부분적으로 식각하여 상기 활성 영역(210)을 노출시키는 콘택홀(230)을 갖는 절연막 패턴(220)을 형성한다. 상기 절연막 패턴(220)이 형성된 결과물상에 소정 두께를 갖는 티타늄막(240)을 형성한다. 예를 들어, 스퍼터링 방법을 이용하여 티타늄을 증착한다. 상기 티타늄막(240)의 두께는 상기 절연막 패턴의 상면에서 500Å 내지 900Å으로 하는 것이 바람직한데, 종래기술에서의 티타늄막의 두께인 약 300Å 보다 두텁게 형성한다.
도 2b를 참조하면, 상기 티타늄막(240)이 형성된 결과물을 질소 가스 또는 암모니아 가스 분위기에서 어닐링(T')한다. 상기 어닐링(T')시의 온도는 650℃ 내지 900℃인 것이 바람직하다. 상기 어닐링(T')에 의하여 상기 티타늄막(240)의 티타늄과 상기 반도체 기판(200)의 실리콘이 반응하여 상기 활성 영역(210)상에 티타늄 실리사이드막(240a)이 형성된다. 이와 동시에, 상기 티타늄막(240)의 상면에서 티타늄과 어닐링 가스 중의 질소 성분이 반응함으로써 상기 티타늄막(240)의 상면에 티타늄 질화막(240b)이 형성된다. 이처럼, 본 발명에서는 상기 질소 가스 또는 암모니아 가스 분위기에서의 어닐링(T')만으로 장벽금속막으로서의 티타늄 질화막(240b)이 형성되므로 별도의 티타늄 질화막의 형성 공정이 불필요하게 되어 공정이 단순화된다. 그리고, 티타늄 질화막의 형성 공정에서 발생하게 되는 파티클을 방지할 수 있다. 또한, 티타늄 질화막에 비하여 티타늄막의 단차도포성이 우수하므로, 별도의 티타늄 질화막의 형성 공정에서 단차도포성을 확보하지 못하여 차후의 공정에서 불량이 발생되는 것을 방지할 수 있다. 즉, 어스펙트 비가 큰 콘택홀일지라도 콘택홀의 바닥에서 우수한 단차도포성을 확보할 수 있다.
도 2c를 참조하면, 상기 티타늄 질화막(240b)이 형성된 결과물 상면에 상기 콘택홀(230)을 완전히 매립하는 도전 물질(250)을 증착한다. 상기 도전 물질(250)은 알루미늄, 텅스텐, 구리 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나인 것이 바람직하다. 상기 티타늄막(240)상에 티타늄 질화막(240b)이 균일하게 형성되어 있으므로 상기 도전 물질(250)로서 텅스텐 증착시, 텅스텐 소오스로서의WF6가스에서 나오는 불소와 상기 티타늄막(240)이 반응할 염려가 없다.
도 2d를 참조하면, 상기 도전 물질(250)이 증착된 결과물의 상면을 화학적 기계적 연마에 의하여 평탄화하여 상기 절연막 패턴(220)의 표면을 노출시켜 콘택플러그(260)를 형성한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 본 발명에 의하면, 별도의 티타늄 질화막 형성 공정 없이 티타늄막의 질소 가스 또는 암모니아 가스 분위기에서의 어닐링만으로 장벽금속막으로서의 티타늄 질화막을 형성할 수 있다. 결과적으로, 장벽금속막을 사용하는 콘택플러그 형성 공정을 단순화시킬 수 있으므로 공정 단가를 낮추고 생산성을 향상시킬 수 있다.
또한, 단차도포성이 나쁜 티타늄 질화막의 형성 공정이 생략되므로 단차도포성을 확보하지 못해 차후의 공정에서 불량이 발생하는 문제를 방지할 수 있다. 따라서, 신뢰성 있는 콘택플러그를 형성할 수 있다.

Claims (5)

  1. 활성 영역이 형성된 반도체 기판상에 절연막을 형성하는 단계;
    상기 절연막의 일부를 식각하여 상기 활성 영역을 노출시키는 콘택홀을 갖는 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴이 형성된 결과물 상면에 소정 두께를 갖는 티타늄막을 형성하는 단계;
    상기 티타늄막이 형성된 결과물을 질소(N2) 가스 또는 암모니아(NH3) 가스 분위기에서 어닐링하여, 상기 활성 영역상에 티타늄 실리사이드막을 형성함과 동시에 상기 티타늄막의 상면에 티타늄 질화막을 형성하는 단계;
    상기 티타늄 질화막이 형성된 결과물 상면에 상기 콘택홀을 완전히 매립하는 도전 물질을 증착하는 단계; 및
    상기 도전 물질이 증착된 결과물의 상면을 평탄화시켜 상기 절연막 패턴의 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 콘택플러그 형성 방법.
  2. 제1항에 있어서,
    상기 소정 두께는 상기 절연막 패턴의 상면에서 500Å 내지 900Å인 것을 특징으로 하는 콘택플러그 형성 방법.
  3. 제1항에 있어서,
    상기 어닐링시의 온도는 650℃ 내지 900℃인 것을 특징으로 하는 콘택플러그 형성 방법.
  4. 제1항에 있어서,
    상기 도전 물질은 알루미늄, 텅스텐, 구리 및 이들의 합금으로 이루어지는 군에서 선택되는 어느 하나인 것을 특징으로 하는 콘택플러그 형성 방법.
  5. 제1항에 있어서,
    상기 도전 물질이 증착된 결과물의 상면을 평탄화시키는 단계는 화학적 기계적 연마(Chemical Mechanical Polishing)에 의하는 것을 특징으로 하는 콘택플러그 형성 방법.
KR1020000080687A 2000-12-22 2000-12-22 장벽금속막을 사용하는 콘택플러그 형성방법 KR20020051151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000080687A KR20020051151A (ko) 2000-12-22 2000-12-22 장벽금속막을 사용하는 콘택플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000080687A KR20020051151A (ko) 2000-12-22 2000-12-22 장벽금속막을 사용하는 콘택플러그 형성방법

Publications (1)

Publication Number Publication Date
KR20020051151A true KR20020051151A (ko) 2002-06-28

Family

ID=27684914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000080687A KR20020051151A (ko) 2000-12-22 2000-12-22 장벽금속막을 사용하는 콘택플러그 형성방법

Country Status (1)

Country Link
KR (1) KR20020051151A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806128B1 (ko) 2006-12-11 2008-02-22 삼성전자주식회사 반도체 소자의 배선 구조물 및 이의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806128B1 (ko) 2006-12-11 2008-02-22 삼성전자주식회사 반도체 소자의 배선 구조물 및 이의 형성방법

Similar Documents

Publication Publication Date Title
KR100243286B1 (ko) 반도체 장치의 제조방법
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
JPH09237838A (ja) 金属配線構造及びその形成方法
KR910002452B1 (ko) 반도체장치의 제조방법
JP2004128501A (ja) 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良
KR100338941B1 (ko) 반도체소자의 컨택 형성방법
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6800517B2 (en) Methods of forming conductive interconnects
US8587128B2 (en) Damascene structure
US20060148242A1 (en) Metallization method of semiconductor device
US20020033498A1 (en) Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
KR20020051151A (ko) 장벽금속막을 사용하는 콘택플러그 형성방법
US7524749B2 (en) Metallization method of semiconductor device
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
KR100451493B1 (ko) 반도체소자의금속배선형성방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR20010087295A (ko) 반도체 장치 제조 방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
JPH113890A (ja) 半導体集積回路装置およびその製造方法
KR19990005919A (ko) 반도체 장치의 콘택홀 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination