KR20020048772A - Method for forming landing pad in memory cell array - Google Patents

Method for forming landing pad in memory cell array Download PDF

Info

Publication number
KR20020048772A
KR20020048772A KR1020000078045A KR20000078045A KR20020048772A KR 20020048772 A KR20020048772 A KR 20020048772A KR 1020000078045 A KR1020000078045 A KR 1020000078045A KR 20000078045 A KR20000078045 A KR 20000078045A KR 20020048772 A KR20020048772 A KR 20020048772A
Authority
KR
South Korea
Prior art keywords
landing pad
forming
landing
poly layer
word lines
Prior art date
Application number
KR1020000078045A
Other languages
Korean (ko)
Other versions
KR100510739B1 (en
Inventor
오희중
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0078045A priority Critical patent/KR100510739B1/en
Publication of KR20020048772A publication Critical patent/KR20020048772A/en
Application granted granted Critical
Publication of KR100510739B1 publication Critical patent/KR100510739B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A fabrication method of a landing pad is provided to reduce residues of a landing pad poly layer by forming landing pads with the same shape on the same lines at both sides of the word lines. CONSTITUTION: Word lines are formed across to the vertical direction of active regions of a substrate, then sidewall spacers are formed on both sidewalls of the word lines. By depositing a landing pad poly layer on the entire surface of the resultant structure and performing a planarization, the landing pad poly layer remains between word lines. Landing pads(25a) having a same shape along a same line are repeatedly formed by selectively etching the landing pad poly layer. At this time, residues of the landing pad poly layer do not remain, thereby preventing a short between landing pads(25a). After forming bit line contacts, bit lines are formed to the vertical direction about the word lines.

Description

메모리 셀 어레이의 랜딩 패드 형성 방법{Method for forming landing pad in memory cell array}Method for forming landing pad in memory cell array

본 발명은 메모리 셀 어레이에 관한 것으로 특히, 랜딩 패드 사이에 잔존하는 폴리 잔류물의 제거가 용이하게 이루어지도록 하여 쇼트 불량을 해결한 메모리 셀 어레이의 랜딩 패드 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory cell array, and more particularly, to a method of forming a landing pad of a memory cell array in which short defects are solved by easily removing poly residues remaining between landing pads.

일반적인 반도체 소자 제조공정에서 사용되고 있는 콘택홀 형성 방법은 크게다이렉트 콘택(direct contact) 형성 방법과 자기 정합을 이용한 콘택(self align contact;SAC) 형성 방법이 있다.The contact hole forming method used in a general semiconductor device manufacturing process includes a direct contact forming method and a self aligning contact (SAC) forming method using self-alignment.

다이렉트 콘택 형성 방법은 절연막 상에 콘택홀 형성을 위한 감광막 패턴을 사진공정으로 형성한 후, 이를 마스크로 하여 절연막을 식각하는 방법이고, SAC 방법은 감광막 패턴 형성없이 임의 구조물에 자기정합되도록 콘택홀을 형성하는 방법이다.The direct contact forming method is a method of forming a photoresist pattern for forming a contact hole on an insulating film by a photo process, and then etching the insulating film using the mask as a mask. The SAC method forms a contact hole to self-align to an arbitrary structure without forming the photoresist pattern. How to form.

여기서, SAC 방법은 사진식각 공정이 요구되지 않으므로 작은 크기의 콘택홀을 용이하게 형성할 수 있다.In the SAC method, since a photolithography process is not required, a small contact hole can be easily formed.

그러나 SAC 방법으로 콘택홀을 형성할 경우에는 콘택홀의 크기가 너무 작기 때문에, 이 콘택홀을 통해 하부 구조물과 연결되어야 하는 도전층 패턴을 정확히 얼라인시키는 것이 어렵다.However, when the contact hole is formed by the SAC method, since the contact hole is too small in size, it is difficult to accurately align the conductive layer pattern to be connected to the lower structure through the contact hole.

따라서, SAC 방법으로 형성한 콘택홀에 랜딩 패드를 형성하여 이후에 형성될 도전층 패턴과의 접속을 용이하게 하는 방법이 많이 연구되고 있다.Therefore, a lot of researches have been conducted to form a landing pad in a contact hole formed by the SAC method to facilitate connection with a conductive layer pattern to be formed later.

이하, 첨부된 도면을 참고하여 종래 기술의 메모리 셀어레이의 랜딩 패드 형성 공정에 관하여 설명하면 다음과 같다.Hereinafter, a landing pad forming process of a memory cell array according to the related art will be described with reference to the accompanying drawings.

도 1a내지 도 1d는 종래 기술의 랜딩 패드 형성을 위한 레이 아웃도이다.1A-1D are layout views for forming a landing pad of the prior art.

하나의 메모리 셀은 하나의 커패시터와 신호를 전달해주는 스토리지 노드 폴리와 랜딩 패드로 구성된다.One memory cell consists of a storage node poly and a landing pad that carry a capacitor and signal.

또한, 데이터를 읽고 쓰는 과정에서 배선 역할을 하는 비트 라인과 각 메모리 셀에 연결되는 비트라인 콘택, 랜딩 패드로 이루어지며, 비트 라인과 메모리 셀사이에서 스위칭 역할을 하는 워드 라인으로 구성된다.In addition, a bit line serving as a wiring in a process of reading and writing data, a bit line contact connected to each memory cell, and a landing pad, and a word line serving as a switching between the bit line and the memory cell.

여기서, 랜딩 패드 공정은 PPP(Pre Poly Plug)공정으로 이루어진다.Here, the landing pad process is a PPP (Pre Poly Plug) process.

공정 진행 순서를 보면, 도 1a에서와 같이, 반도체 기판의 소자격리층에 의해 정의된 활성 영역(1)을 수직한 방향으로 가로질러 워드 라인(2)을 형성한다.As shown in FIG. 1A, the word line 2 is formed across the active region 1 defined by the device isolation layer of the semiconductor substrate in a vertical direction.

그리고 제 1 절연막을 증착하고 에치백하여 워드 라인(2)의 측면에 사이드월 스페이서(3)를 형성한다.The first insulating film is deposited and etched back to form sidewall spacers 3 on the side surfaces of the word lines 2.

이어, 도 1b에서와 같이, 랜딩 패드 폴리층(5)을 증착하고 CMP(Chemical Mechanical Polishing)공정으로 평탄화하고 랜딩 패드 폴리 제거 영역(4)만 노출되도록 포토 마스크를 형성한다.Subsequently, as shown in FIG. 1B, the landing pad poly layer 5 is deposited, planarized by a chemical mechanical polishing (CMP) process, and a photo mask is formed to expose only the landing pad poly removal region 4.

여기서, 포토 마스크를 형성하기 위한 공정시에 사용되는 마스크는 활성 영역을 정의하기 위한 액티브 마스크이다. 즉, 액티브 마스크를 시프트시켜 사용하여 마스크 제조에 필요한 추가 비용을 줄인다.Here, the mask used in the process for forming the photo mask is an active mask for defining the active region. In other words, the active mask is shifted and used to reduce the additional cost required for mask fabrication.

그리고 도 1c에서와 같이, 상기 포토 마스크를 이용하여 노출된 랜딩 패드 폴리층을 선택적으로 식각하여 랜딩 패드(5a)를 형성한다.As illustrated in FIG. 1C, the landing pad poly layer is selectively etched using the photo mask to form the landing pad 5a.

액티브 마스크를 시프트시켜 사용하기 때문에 워드 라인의 일측에 형성되는 랜딩 패드는 짧게 패터닝되고 워드 라인의 타측에 형성되는 랜딩 패드는 길게 형성된다.Since the active mask is shifted and used, the landing pad formed on one side of the word line is shortly patterned and the landing pad formed on the other side of the word line is long.

이는 수평 방향의 동일선상에서 랜딩 패드의 식각이 모두 이루어지는 것이 아니고 워드라인의 어느 한 측면 영역에서만 식각이 이루어지고 다른 측면 영역에서는 랜딩 패드 폴리층의 식각이 이루어지지 않는다는 것을 의미한다.This means that not all of the landing pads are etched on the same line in the horizontal direction, but only one side region of the word line is etched and the landing pad poly layer is not etched in the other side region.

이와 같이 식각 영역이 연속되지 않기 때문에 랜딩 패드 폴리층이 불완전하게 식각되어 일부가 잔류되어 폴리 잔류층(6)이 발생된다.In this way, since the etching regions are not continuous, the landing pad poly layer is incompletely etched, so that a part of the landing pad poly layer is left, resulting in the poly residual layer 6.

이어, 도 1d에서와 같이, 제 2 절연막(레이아웃도상에 나타나지 않음)을 형성하고 비트라인 콘택(7)과 비트 라인(8)을 형성한다.Then, as shown in Fig. 1D, a second insulating film (not shown on the layout diagram) is formed, and the bit line contacts 7 and bit lines 8 are formed.

이와 같은 방법으로 형성된 랜딩 패드는 이후에 형성될 도전층 패턴과의 접속을 용이하게 한다.The landing pad formed in this way facilitates the connection with the conductive layer pattern to be formed later.

그러나 이와 같은 종래 기술의 랜딩 패드 형성에 있어서는 다음과 같은 문제가 있다.However, there is the following problem in forming such a landing pad of the prior art.

랜딩 패드 형성을 위한 식각 공정후에 랜딩 패드들 사이에 폴리 잔류물이 남아 랜딩 패드간에 집단적인 쇼트가 발생한다.After the etching process for forming the landing pad, a poly residue remains between the landing pads, causing a collective short between the landing pads.

이는 소자 불량을 야기하여 수율을 급격하게 저하시킨다.This causes device defects and drastically lowers the yield.

본 발명은 이와 같은 종래 기술의 랜딩 패드 형성에서의 문제를 해결하기 위한 것으로, 랜딩 패드 사이에 잔존하는 폴리 잔류물의 제거가 용이하게 이루어지도록 하여 쇼트 불량을 해결한 메모리 셀 어레이의 랜딩 패드 형성 방법을 제공하는데 그 목적이 있다.The present invention is to solve such a problem in the prior art landing pad formation, to facilitate the removal of the residual poly residues between the landing pad to solve the short failure to solve the landing pad forming method of the memory cell array The purpose is to provide.

도 1a내지 도 1d는 종래 기술의 랜딩 패드 형성을 위한 레이 아웃도1A-1D are layout views for forming a landing pad of the prior art.

도 2a내지 도 2d는 본 발명에 따른 랜딩 패드 형성을 위한 레이 아웃도2A-2D are layout views for forming a landing pad according to the present invention.

도 3a내지 도 3d는 본 발명에 따른 랜딩 패드 형성 영역의 단면 구성도3A to 3D are cross-sectional configuration diagrams of the landing pad formation region according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21. 활성 영역 22. 워드 라인21.Active Area 22.Word Line

23. 사이드월 스페이서 24. 랜딩 패드 폴리 제거 영역23. Sidewall spacers 24. Landing pad pulley removal area

25. 랜딩 패드 폴리층 25a. 랜딩 패드25. Landing pad polylayer 25a. Landing pad

26. 비트라인 콘택 27. 비트 라인26. Bit Line Contact 27. Bit Line

이와 같은 목적을 달성하기 위한 본 발명에 따른 메모리 셀 어레이의 랜딩 패드 형성 방법은 반도체 기판의 활성 영역을 수직한 방향으로 가로질러 워드 라인들을 형성하고 측면에 사이드월 스페이서를 형성하는 단계;전면에 랜딩 패드 폴리층을 증착하고 평탄화하여 워드 라인들 사이에만 남도록는 하는 단계;수평 방향의 동일한 어느 선상에서 워드 라인 양측의 랜딩 패드 폴리층이 모두 식각되거나 모두 식각되지 않도록 식각하여 동일 형태의 랜딩 패드를 반복 형성하는 단계;전면에 절연층을 형성하고 랜딩 패드에 콘택되는 비트 라인 콘택을 형성하는 단계;상기 비트 라인 콘택과 연결되고 워드 라인에 수직 방향으로 위치되도록 비트 라인들을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a landing pad of a memory cell array, the method including: forming word lines across a vertical direction of an active region of a semiconductor substrate and forming sidewall spacers on a side surface; Depositing and planarizing the pad poly layer so as to remain only between the word lines; etching the landing pad poly layers on both sides of the word line on any same line in the horizontal direction to repeatedly or repeatedly form the same type of landing pad Forming a bit line contact on the front surface and contacting the landing pad; forming bit lines to be connected to the bit line contact and positioned in a direction perpendicular to the word line; It is done.

이하, 첨부된 도면을 참고하여 본 발명에 따른 메모리 셀 어레이의 랜딩 패드 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a landing pad of a memory cell array according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a내지 도 2d는 본 발명에 따른 랜딩 패드 형성을 위한 레이 아웃도이고, 도 3a내지 도 3d는 본 발명에 따른 랜딩 패드 형성 영역의 단면 구성도이다.2A to 2D are layout views for forming a landing pad according to the present invention, and FIGS. 3A to 3D are cross-sectional views of a landing pad forming area according to the present invention.

본 발명은 랜딩 패드간의 전기적 물리적 절연이 확실하게 이루어지도록 하여 최종적으로 데이터를 읽고 쓰는 과정에서 전혀 오류가 없이 메모리 셀이 정상적으로 동작할 수 있도록 하기 위한 것이다.The present invention is to ensure the electrical and physical isolation between the landing pad to ensure that the memory cell can operate normally without any error in the process of finally reading and writing data.

공정 진행 순서를 보면, 도 2a에서와 같이, 반도체 기판의 소자격리층에 의해 정의된 활성 영역(21)을 수직한 방향으로 가로질러 워드 라인(22)을 형성한다.As shown in FIG. 2A, the word line 22 is formed across the active region 21 defined by the device isolation layer of the semiconductor substrate in a vertical direction.

그리고 제 1 절연막을 증착하고 에치백하여 워드 라인(22)의 측면에 사이드월 스페이서(23)를 형성한다.The first insulating layer is deposited and etched back to form sidewall spacers 23 on the side surfaces of the word lines 22.

이어, 도 2b에서와 같이, 랜딩 패드 폴리층(25)을 증착하고 CMP(Chemical Mechanical Polishing)공정으로 워드 라인 캡층(도면에 도시하지 않음)이 노출되도록 평탄화하고 랜딩 패드 폴리 제거 영역(24)만 노출되도록 포토 마스크를 형성한다.Subsequently, as shown in FIG. 2B, the landing pad poly layer 25 is deposited and planarized to expose the word line cap layer (not shown) by a chemical mechanical polishing (CMP) process, and only the landing pad poly removal region 24 is exposed. The photo mask is formed to be exposed.

여기서, 평탄화 공정에 의해 랜딩 패드 폴리층(25)은 워드 라인들 사이에 워드 라인과 동일 방향으로 남게된다.Here, the landing pad poly layer 25 is left in the same direction as the word line between the word lines by the planarization process.

여기서, 포토 마스크를 형성하기 위한 공정시에 사용되는 마스크는 비트 라인을 정의하기 비트 라인 마스크이다. 즉, 비트라인 마스크를 시프트시켜 사용하여 마스크 제조에 필요한 추가 비용을 줄인다.Here, the mask used in the process for forming the photo mask is a bit line mask for defining a bit line. That is, the bit line mask is shifted and used to reduce the additional cost required for mask fabrication.

그리고 도 2c에서와 같이, 상기 포토 마스크를 이용하여 노출된 랜딩 패드 폴리층(25)을 선택적으로 식각하여 랜딩 패드(5a)를 형성한다.As shown in FIG. 2C, the landing pad poly layer 25 is selectively etched using the photo mask to form the landing pad 5a.

비트 라인 마스크를 시프트시켜 사용하기 때문에 워드 라인의 일측에 형성되는 랜딩 패드와 워드 라인의 타측에 형성되는 랜딩 패드의 길이, 형태는 동일하다.Since the bit line mask is shifted and used, the length and shape of the landing pad formed on one side of the word line and the landing pad formed on the other side of the word line are the same.

물론, 비트라인 마스크를 사용하지 않고 랜딩 패드 폴리층이 잔류하지 않는 조건을 만족시킬 수 있는 다른 마스크 또는 별도의 마스크를 사용하는 것도 가능하다.Of course, it is also possible to use another mask or a separate mask that can satisfy the condition that no landing pad poly layer remains without using a bit line mask.

여기서, 수평 방향의 동일선상에서 랜딩 패드의 식각이 끊김이 없이 모두 이루어져 동일 선상에서 워드라인의 양측면 영역에서 모두에서 식각이 이루어지는 것이 가장 바람직하다.Here, it is most preferable that the etching of all the landing pads is performed on the same line in the horizontal direction without interruption, so that the etching is performed on both side regions of the word line on the same line.

이와 같이 식각 영역이 연속되는 경우에는 랜딩 패드 폴리층이 완전하게 식각되어 일부가 잔류되는 폴리 잔류층이 발생되지 않는다.When the etching regions are continuous as described above, the landing pad poly layer is completely etched so that a part of the poly residual layer remains.

이어, 도 2d에서와 같이, 제 2 절연막(레이아웃도상에 나타나지 않음)을 형성하고 비트라인 콘택(26)과 상기 비트 라인 콘택(26)에 콘택되고 워드 라인(22)과수직한 방향으로 위치되는 비트 라인(27)을 형성한다.Subsequently, as shown in FIG. 2D, a bit is formed to form a second insulating film (not shown in the layout diagram) and contacts the bit line contact 26 and the bit line contact 26 and is positioned in a direction perpendicular to the word line 22. Line 27 is formed.

이와 같은 방법으로 형성된 랜딩 패드는 이후에 형성될 도전층 패턴과의 접속을 용이하게 한다.The landing pad formed in this way facilitates the connection with the conductive layer pattern to be formed later.

이와 같이 형성된 랜딩 패드 형성 영역의 단면 구성은 도 3a에서와 같다.The cross-sectional structure of the landing pad forming region thus formed is as shown in FIG. 3A.

여기서, (28)은 제 2 절연막이다.Here, 28 is a second insulating film.

그리고 이와 같은 구조로 랜딩 패드를 형성하는 경우에는 도 3b에서와 같이 미스 얼라인이 발생하여도 비트라인 콘택이 활성영역에 걸쳐 형성된 랜딩 패드와 연결되면 정상적인 동작에는 문제가 없다.In the case of forming the landing pad with the above structure, even if a misalignment occurs as shown in FIG. 3B, if the bit line contact is connected to the landing pad formed over the active region, there is no problem in the normal operation.

이는 랜딩 패드가 활성 영역과 수직한 방향의 양끝단이 바닥면에서 일정 높이 돌출된 수직 부위를 갖고 형성되기 때문이다.This is because the landing pad is formed with a vertical portion protruding a predetermined height from the bottom surface at both ends in the direction perpendicular to the active region.

또한, 도 3c에서와 같이, 비트라인 콘택 공정중에 언더 에치가 발생하여도 상부쪽 어느 한 부분에서 랜딩 패드와 콘택된다면 정상적인 동작에는 영향을 주지 않는다.In addition, as shown in FIG. 3C, even if an under etch occurs during the bit line contact process, if a contact is made with the landing pad in any one of the upper parts, the normal operation is not affected.

그리고 도 3d에서와 같이, 미스 얼라인과 언더 에치가 동시에 발생한 경우에도 어느 한 부분에서 랜딩 패드와 연결된다면 셀 동작에는 영향을 주지 않는다.In addition, as shown in FIG. 3D, even when the miss align and the under etch occur at the same time, if the landing pad is connected to any one of the parts, the cell operation is not affected.

이와 같은 본 발명에 따른 메모리 셀 어레이의 랜딩 패드 형성 방법은 다음과 같은 효과가 있다.The landing pad forming method of the memory cell array according to the present invention has the following effects.

랜딩 패드를 동일 선상에서 워드 라인의 양측에서 모두 식각되거나 식각되지 않도록 동일 형태로 형성하여 랜딩 패드 폴리층의 잔류물이 남지 않아 랜딩 패드간의 쇼트 발생을 막는다.The landing pads are formed in the same shape so as not to be etched or etched on both sides of the word line on the same line, so that no residue of the landing pad poly layer remains, thus preventing shorting between landing pads.

이는 소자의 수율 및 특성을 높이는 효과가 있다.This has the effect of increasing the yield and characteristics of the device.

또한, 활성 영역과 수직한 방향의 양끝단이 바닥면에서 일정 높이 돌출된 수직 부위를 갖고 형성되도록 하여 비트 라인 콘택의 미스 얼라인이나 언더 에치의 경우에서도 정상적인 셀 동작이 가능하도록 하는 효과가 있다.In addition, both ends in a direction perpendicular to the active region are formed to have a vertical portion protruding a predetermined height from the bottom surface to enable normal cell operation even in case of misalignment or underetching of a bit line contact.

Claims (4)

반도체 기판의 활성 영역을 수직한 방향으로 가로질러 워드 라인들을 형성하고 측면에 사이드월 스페이서를 형성하는 단계;Forming word lines across the active region of the semiconductor substrate in a vertical direction and forming sidewall spacers on the side surfaces; 전면에 랜딩 패드 폴리층을 증착하고 평탄화하여 워드 라인들 사이에만 남도록는 하는 단계;Depositing and planarizing a landing pad poly layer on the front surface so as to remain only between word lines; 수평 방향의 동일한 어느 선상에서 워드 라인 양측의 랜딩 패드 폴리층이 모두 식각되거나 모두 식각되지 않도록 식각하여 동일 형태의 랜딩 패드를 반복 형성하는 단계;Repeatedly forming landing pads of the same type by etching the landing pad poly layers on both sides of the word line on the same line in the horizontal direction so as not to etch all or all of the landing pad poly layers; 전면에 절연층을 형성하고 랜딩 패드에 콘택되는 비트 라인 콘택을 형성하는 단계;Forming an insulating layer on the front surface and forming a bit line contact in contact with the landing pad; 상기 비트 라인 콘택과 연결되고 워드 라인에 수직 방향으로 위치되도록 비트 라인들을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 셀 어레이의 랜딩 패드 형성 방법.And forming bit lines connected to the bit line contacts and positioned in a direction perpendicular to a word line. 제 1 항에 있어서, 랜딩 패드 폴리층을 CMP 공정으로 워드 라인 캡층이 온출되도록 평탄화하는 것을 특징으로 하는 메모리 셀 어레이의 랜딩 패드 형성 방법.10. The method of claim 1, wherein the landing pad poly layer is planarized so that the word line cap layer is turned on by a CMP process. 제 1 항에 있어서, 평탄화된 랜딩 패드 폴리층의 패터닝을 위한 마스크 패턴층의 형성시에 비트라인 마스크를 시프트시켜 사용하는 것을 특징으로 하는 메모리셀 어레이의 랜딩 패드 형성 방법.The method of claim 1, wherein the bit line mask is shifted and used in forming a mask pattern layer for patterning the planarized landing pad poly layer. 제 1 항에 있어서, 랜딩 패드를 활성 영역과 수직한 방향의 양끝단이 바닥면에서 일정 높이 돌출된 수직 부위를 갖고 형성되도록 하는 것을 특징으로 하는 메모리 셀 어레이의 랜딩 패드 형성 방법.The method of claim 1, wherein both ends of the landing pad in a direction perpendicular to the active region are formed to have a vertical portion protruding a predetermined height from the bottom surface.
KR10-2000-0078045A 2000-12-18 2000-12-18 Method for forming landing pad in memory cell array KR100510739B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078045A KR100510739B1 (en) 2000-12-18 2000-12-18 Method for forming landing pad in memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078045A KR100510739B1 (en) 2000-12-18 2000-12-18 Method for forming landing pad in memory cell array

Publications (2)

Publication Number Publication Date
KR20020048772A true KR20020048772A (en) 2002-06-24
KR100510739B1 KR100510739B1 (en) 2005-08-30

Family

ID=27682976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0078045A KR100510739B1 (en) 2000-12-18 2000-12-18 Method for forming landing pad in memory cell array

Country Status (1)

Country Link
KR (1) KR100510739B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236498B1 (en) 2014-08-27 2016-01-12 Freescale Semiconductor, Inc. Low resistance polysilicon strap

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102585222B1 (en) 2018-04-04 2023-10-05 삼성전자주식회사 Semiconductor devices and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219549B1 (en) * 1996-08-19 1999-09-01 윤종용 Method for manufacturing a semiconductor device having landing pad
KR19980066718A (en) * 1997-01-28 1998-10-15 김광호 Method for forming contact pad of semiconductor device
KR19990018373A (en) * 1997-08-27 1999-03-15 윤종용 Contact Forming Method of Semiconductor Device Using Landing Pad
KR100268431B1 (en) * 1998-08-06 2000-10-16 윤종용 Self-aligned contact and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236498B1 (en) 2014-08-27 2016-01-12 Freescale Semiconductor, Inc. Low resistance polysilicon strap
US9419088B2 (en) 2014-08-27 2016-08-16 Freescale Semiconductor, Inc. Low resistance polysilicon strap

Also Published As

Publication number Publication date
KR100510739B1 (en) 2005-08-30

Similar Documents

Publication Publication Date Title
KR101102715B1 (en) Semiconductor device and method for forming it
JP4387637B2 (en) Semiconductor device with self-aligned metal contact plug and method of manufacturing the same
KR100292940B1 (en) Method for fabricating dram cell capacitor
KR100448719B1 (en) Semiconductor device and method for fabricating the same using damascene process
KR100568452B1 (en) method of fabricating semiconductor device having alignment key and semiconductor device fabricated thereby
KR100510739B1 (en) Method for forming landing pad in memory cell array
US6249018B1 (en) Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line
US6235623B1 (en) Methods of forming integrated circuit contact holes using blocking layer patterns
KR100351915B1 (en) Method for fabricating of semiconductor memory device
KR19980066718A (en) Method for forming contact pad of semiconductor device
KR20010058351A (en) Method of manufacturing semiconductor device
KR100871369B1 (en) Method for fabricating semiconductor device
JPH10209402A (en) Semiconductor element and its manufacturing method
KR20040033963A (en) Method for fabricating semiconductor device with self-aligned storage node
KR20030049479A (en) Method for fabricating semiconductor device wherein bit-lines are formed by damascene technique
KR100382545B1 (en) Method for Fabricating of Semiconductor Device
KR100546145B1 (en) Method for forming contact plug of semiconductor device
KR100379511B1 (en) Method for Forming contact of Semiconductor Device
KR100361210B1 (en) Method of forming a contact hole in a semiconductor device
KR100348309B1 (en) Method for fabricating semiconductor device
KR19980068806A (en) Method for forming self-aligned contacts in memory devices
KR20030058296A (en) Method for forming contact of semiconductor device
KR101090370B1 (en) Method of forming contact hole for semiconductor device
KR20020055200A (en) Method for fabricating semiconductor device
KR20000031099A (en) Method for forming plug of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee