KR20020042957A

KR20020042957A - 솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체패키지 및 그를 이용한 적층 패키지

Info

Publication number: KR20020042957A
Application number: KR1020000072321A
Authority: KR
Inventors: 한창훈
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-12-01
Filing date: 2000-12-01
Publication date: 2002-06-08
Also published as: KR100702967B1

Abstract

본 발명은 솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체 패키지 및 그를 이용한 적층 패키지에 관한 것으로서, 리드 프레임과 솔더 볼을 이용한 종래의 패키지에 있어서 솔더 볼 부착에 따른 신뢰성 저하 및 불량을 해결하기 위한 것이다. 본 발명의 반도체 패키지는, 패키지 몸체와, 패키지 몸체 안에 내장된 반도체 칩과, 내부리드부와 외부리드부로 구성되며 내부리드부가 패키지 몸체 안에 내장되어 반도체 칩에 전기적으로 연결되고 외부리드부가 패키지 몸체의 상부면으로부터 하부면까지 표면을 따라 형성되는 리드 프레임과, 패키지 몸체의 하부면에 위치하는 외부리드부에 부착되는 솔더 볼을 포함한다. 특히, 리드 프레임의 외부리드부는 솔더 볼이 부착되는 부위와 패키지 몸체의 상부면에 위치한 대응 부위에 각각 반구형의 솔더 볼 부착 홈을 가지는 것이 특징이다. 이러한 패키지가 두 개 이상 적층된 적층 패키지도 제공된다.

Description

솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체 패키지 및 그를 이용한 적층 패키지 {Semiconductor Package Having Lead Frame With Groove For Solder Ball And Stack Package Using The Same}

본 발명은 반도체 패키지 소자에 관한 것으로서, 특히 솔더 볼 부착 홈이 형성된 리드 프레임을 사용하여 제조된 반도체 패키지와 그를 이용한 적층 패키지에 관한 것이다.

잘 알려져 있는 바와 같이, 일반적인 반도체 패키지는 반도체 집적회로 칩을 기계적으로 지지하고 칩과 외부회로의 전기적 연결을 중개하는 수단으로서 금속으로 된 리드 프레임(lead frame)을 사용한다. 한편, 최근의 패키지 개발 경향에 따르면, 패키지의 크기가 점점 줄어들어 패키지 안에 내장된 칩의 크기에 근접하고 있다. 이러한 유형의 패키지를 칩 크기 패키지(chip size package 또는 chip scale package)라 하며, 이 역시 본 발명의 기술분야에 잘 알려져 있다.

여러 반도체 제조회사에서 개발되어 소개되고 있는 각종 칩 크기 패키지들은 대개 테이프 배선 기판이나 인쇄 회로 기판을 사용한다. 그러나, 리드 프레임 방식을 칩 크기 패키지에 적용할 경우, 패키지 제조단가가 저렴하고 일반적인 패키지의 제조설비를 활용할 수 있다는 점에서 장점이 있다. 리드 프레임을 사용한 종래의 칩 크기 패키지에 있어서, 외부회로와 접속되는 리드(외부리드)는 일반적인 리드 프레임 패키지와 달리 패키지 외부로 돌출되지 않고 패키지 몸체 안에서 외부로 노출된다. 이 노출된 리드 부분이 직접 외부접속을 위한 단자로 사용되거나, 또는 노출된 리드에 솔더 볼이 부착되어 사용된다.

그런데, 노출된 리드를 직접 외부접속 단자로 사용할 경우에는 노출된 리드의 표면이 외부회로와의 접속을 구현하는데 충분하지 않고, 또한 노출된 정도(즉, 노출된 부분의 높이)가 일정하지 않은 경우가 많아 외부회로와의 접속 신뢰성에 문제가 된다. 노출된 리드에 솔더 볼을 부착하는 경우에도 리드와 솔더 볼 사이의 부착 신뢰성이 떨어지고 솔더 볼에 균열이 발생하는 문제가 종종 발생한다.

따라서, 본 발명의 목적은 외부회로와의 접속 신뢰성이 우수할 뿐만 아니라, 리드와 솔더 볼 사이의 부착 신뢰성도 향상되고 솔더 볼 균열이 방지되는 반도체 패키지를 제공하는 것이다.

본 발명의 다른 목적은 리드 프레임 방식을 이용하여 칩 크기 패키지를 구현하고자 하는 것이다.

본 발명의 또 다른 목적은 리드 프레임을 이용한 칩 크기 패키지의 적층 패키지를 구현하고자 하는 것이다.

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 반도체 패키지와 그 제조 방법을 도시한 단면도들이다.

도 2a 내지 도 2f는 본 발명의 제2 실시예에 따른 반도체 패키지와 그 제조 방법을 도시한 단면도들이다.

도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 반도체 패키지와 그 제조 방법을 도시한 단면도들이다.

도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 이용한 적층 패키지를 도시한 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

10, 20, 30: 반도체 패키지11, 21, 31: 리드 프레임 원자재

12, 22, 32: 리드 프레임13, 23, 33: 솔더 볼 부착 홈

14, 24, 34: 반도체 집적회로 칩15, 25, 35: 금속 세선

16, 26, 36: 패키지 몸체17, 27, 37: 솔더 볼

28, 38: 접착 테이프40: 적층 패키지

이러한 목적을 달성하기 위하여, 본 발명은 솔더 볼 부착 홈이 형성된 리드 프레임을 사용하여 제조된 반도체 패키지와 그 적층 패키지를 제공한다.

본 발명의 반도체 패키지는, 패키지 몸체와, 상기 패키지 몸체 안에 내장된 반도체 칩과, 내부리드부와 외부리드부로 구성되며 상기 내부리드부가 상기 패키지 몸체 안에 내장되어 상기 반도체 칩에 전기적으로 연결되고 상기 외부리드부가 상기 패키지 몸체의 상부면으로부터 하부면까지 표면을 따라 형성되는 리드 프레임과, 상기 패키지 몸체의 하부면에 위치하는 상기 외부리드부에 부착되는 솔더 볼을 포함한다. 특히, 상기 리드 프레임의 상기 외부리드부는 상기 솔더 볼이 부착되는 부위와 상기 패키지 몸체의 상부면에 위치한 대응 부위에 각각 반구형의 솔더 볼 부착 홈을 가지는 것이 특징이다. 본 발명에 따른 적층 패키지는, 두 개 이상의 상기 반도체 패키지가 상기 솔더 볼과 상기 솔더 볼 부착 홈 사이의 접합을 통하여 적층된다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

제1 실시예

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 반도체 패키지와 그 제조 방법을 도시한 단면도들이다. 먼저, 도 1a에 도시된 바와 같이, 리드 프레임 원자재(11)를 준비한다. 리드 프레임 원자재(11)로는 구리 또는 철-니켈 합금을 사용한다.

리드 프레임은 리드 프레임 원자재(11)를 가공하여 제조한다. 도 1b에 도시된 바와 같이, 제조된 리드 프레임(12)은 칩 탑재부(12a)와 리드부(12b)를 포함한다. 칩 탑재부(12a)는 하부면 중앙쪽이 돌출되고, 리드부(12b)는 하부면 외곽쪽이 돌출되는 형태로 가공한다. 돌출된 부분들은 패키지 제조 완성시 패키지 몸체(도 1e의 16) 외부로 노출되며, 열 방출과 솔더 볼 부착용으로 사용될 것이다. 리드 프레임(12) 제조에는 통상적인 스탬핑(stamping) 방법 또는 에칭(etching) 방법을 사용한다.

이어서, 도 1c에 도시된 바와 같이, 리드부(12b) 외곽쪽에 반구형의 홈(13)을 형성한다. 이 홈은 추후 솔더 볼(도 1f의 17)이 부착될 부분이므로 '솔더 볼 부착 홈'이라 칭하겠다. 솔더 볼 부착 홈(13)은 에칭 방법에 의하여 형성된다. 에칭 후에 에칭 부산물들을 제거하기 위한 세정 공정을 추가로 진행할 수 있다.

계속해서, 도 1d에 도시된 바와 같이, 반도체 칩(14)을 리드 프레임(12)의 칩 탑재부(12a)에 접합하고, 반도체 칩(14)과 리드 프레임(12)의 리드부(12b)를 금속 세선(15)으로 연결한다. 반도체 칩(14)의 접합에는 은-에폭시(Ag-epoxy)와 같은 통상의 접착제를 사용하며, 금속 세선(15)에는 금선(Au wire)을 사용한다.

도 1e는 다음 단계인 몰딩(molding) 공정에 의하여 형성된 패키지 몸체(16)를 나타낸다. 통상적으로 사용되는 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)가 패키지 몸체(16)의 형성에 사용된다. 패키지 몸체(16)의 폭은 리드 프레임(12)의 폭과 동일하다.

이어서, 도 1f에 도시된 바와 같이, 리드 프레임(12)의 솔더 볼 부착 홈(13)에 외부접속 단자인 솔더 볼(17;solder ball)을 형성한다. 솔더 볼(17)을 형성하기 위하여 먼저 솔더 볼 부착 홈(13)에 플럭스(flux)를 바르고, 구형의 솔더 볼(17)을 부착시킨 후, 리플로우(reflow) 공정을 진행한다.

제2 실시예

도 2a 내지 도 2f는 본 발명의 제2 실시예에 따른 반도체 패키지와 그 제조 방법을 도시한 단면도들이다. 제2 실시예는 소위 LOC(Lead On Chip) 유형의 패키지이다. 먼저, 도 2a에 도시된 바와 같이, 구리 또는 철-니켈 합금으로 된 리드 프레임 원자재(21)를 준비하고 리드 프레임을 가공한다.

도 2b에 도시된 바와 같이, 제조된 리드 프레임(22)은 내부리드부(22a)와 외부리드부(22b)를 포함한다. 전술한 제1 실시예와 달리, 제2 실시예의 리드 프레임(22)은 칩 탑재부를 가지지 않으며, 그 대신에 내부리드부(22a)가 반도체 칩과 접합될 것이다. 내부리드부(22a)와 외부리드부(22b)로 이루어지는 각각의 리드는 중앙부에서 굴곡을 이룬다. 따라서, 내부리드부(22a)는 패키지 몸체(도 2e의 26) 안에 위치하고 외부리드부(22b)로 패키지 몸체로부터 외부로 노출될 것이다. 특히, 외부리드부(22b)에는 반구형의 홈(23)을 형성한다. 이 홈은 추후 솔더 볼(도 2f의 27)이 부착될 '솔더 볼 부착 홈'이며, 에칭 방법으로 형성한다. 에칭 후에 에칭 부산물들을 제거하기 위한 세정 공정을 추가로 진행할 수 있다.

이어서, 도 2c에 도시된 바와 같이, 내부리드부(22a)에 칩 접착을 위한 접착 테이프(28)를 부착하고, 도 2d에 도시된 바와 같이, 반도체 칩(24)을 접합한 후 반도체 칩(24)과 내부리드부(22a)를 금속 세선(25)으로 연결한다. 접착 테이프(28)로 폴리이미드(polyimide) 테이프를 사용하며, 금속 세선(25)으로 금선을 사용한다.

계속해서, 도 2e에 도시된 바와 같이, 에폭시 몰딩 컴파운드로 패키지 몸체(26)를 형성하고, 도 2f에 도시된 바와 같이, 리드 프레임(22)의 솔더 볼 부착 홈(23)에 플럭스를 바르고, 구형의 솔더 볼(27)을 부착시킨 후, 리플로우 공정을 진행하여 솔더 볼(27)을 형성한다.

제3 실시예

도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 반도체 패키지와 그 제조방법을 도시한 단면도들이다. 제3 실시예는 전술한 제2 실시예와 같이 LOC 유형의 패키지인 동시에, 패키지 적층을 구현할 수 있는 유형이다.

먼저, 도 3a에 도시된 바와 같이, 구리 또는 철-니켈 합금으로 된 리드 프레임 원자재(31)를 준비하고, 도 3b에 도시된 바와 같이, 리드 프레임 원자재(31)의 소정의 위치에 반구형의 홈(33)을 형성한다. 이 홈은 추후 패키지 외부접속 단자인 솔더 볼(도 3f의 37)이 부착될 '솔더 볼 부착 홈'이며, 패키지 적층시 다른 패키지의 솔더 볼이 접합될 부분이다. 전술한 실시예들과 마찬가지로 솔더 볼 부착 홈(33)은 에칭 방법으로 형성하며, 에칭 후에 에칭 부산물들을 제거하기 위한 세정 공정을 추가로 진행할 수 있다.

이어서, 도 3c에 도시된 바와 같이, 리드 프레임(32)의 내부리드부(32a)와 외부리드부(32b)를 형성하고 내부리드부(22a)에 접착 테이프(38)를 부착한다. 내부리드부(32a)와 외부리드부(32b)로 이루어지는 각각의 리드는 중앙부에서 굴곡을 이룬다. 따라서, 내부리드부(32a)는 패키지 몸체(도 3d의 36) 안에 위치하고 외부리드부(32b)로 패키지 몸체로부터 외부로 노출될 것이다.

계속해서, 도 3d에 도시된 바와 같이, 내부리드부(32a)에 반도체 칩(34)을 접합하고, 반도체 칩(34)과 내부리드부(32a)를 금속 세선(35)으로 연결한 후, 에폭시 몰딩 컴파운드로 패키지 몸체(36)를 형성한다. 그리고, 도 3e에 도시된 바와 같이, 외부리드부(32b)를 구부려 패키지 몸체(36)의 외곽을 둘러싼다. 따라서, 외부리드부(32b)는 패키지 몸체(36)의 상부면으로부터 하부면까지 그 표면을 따라 형성되며, 솔더 볼 부착 홈(33)은 패키지 몸체(36) 상하부의 동일 위치에 있게 된다.

이어서, 도 3f에 도시된 바와 같이, 패키지 몸체(36) 하부에 위치한 솔더 볼 부착 홈(33)에 플럭스를 바르고, 구형의 솔더 볼(37)을 부착시킨 후, 리플로우 공정을 진행하여 솔더 볼(37)을 형성한다. 패키지 몸체(36) 상부면 쪽의 외부리드부(32b)에 형성된 솔더 볼 부착 홈(33)은 패키지 몸체(36) 하부면 쪽의 솔더 볼(37)과 대응하는 위치를 가지며, 패키지 적층시 다른 패키지의 솔더 볼이 접합될 부위이다.

도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 두 개 이상 적층한 적층 패키지를 도시한 단면도이다. 도시된 바와 같이, 적층 패키지(40)는 두 개 이상의 개별 패키지(30a, 30b)가 적층된 것으로서, 맨 밑에 위치한 개별 패키지(30b)의 솔더 볼은 적층 패키지(40)와 외부회로(도시되지 않음)의 전기적 접속과 물리적 접합을 담당하며, 각각의 개별 패키지(30a, 30b)들 사이에 위치한 솔더 볼은 개별 패키지(30a, 30b)들 사이의 전기적 접속과 물리적 접합을 담당한다.

이상 설명한 바와 같이, 본 발명에 따른 반도체 패키지는 솔더 볼과 리드 프레임 사이의 부착이 용이하고 그 신뢰성이 우수할 뿐만 아니라, 솔더 볼과 외부회로 사이의 접속 신뢰성도 향상되어 솔더 볼 균열과 같은 불량을 방지할 수 있다.

또한, 본 발명에 따른 반도체 패키지는 칩 크기 패키지의 구현에 적합하며, 용이하게 적층 패키지를 구현할 수 있으므로 용량 증가에도 이점이 있다.

Claims

패키지 몸체와, 상기 패키지 몸체 안에 내장된 반도체 칩과, 내부리드부와 외부리드부로 구성되며 상기 내부리드부가 상기 패키지 몸체 안에 내장되어 상기 반도체 칩에 전기적으로 연결되고 상기 외부리드부가 상기 패키지 몸체의 상부면으로부터 하부면까지 표면을 따라 형성되는 리드 프레임과, 상기 패키지 몸체의 하부면에 위치하는 상기 외부리드부에 부착되는 솔더 볼을 포함하며,

특히, 상기 리드 프레임의 상기 외부리드부는 상기 솔더 볼이 부착되는 부위와 상기 패키지 몸체의 상부면에 위치한 대응 부위에 각각 반구형의 솔더 볼 부착 홈을 가지는 것을 특징으로 하는 반도체 패키지.
각각 제 1 항의 구성을 가지는 두 개 이상의 반도체 패키지가 상기 솔더 볼과 상기 솔더 볼 부착 홈 사이의 접합을 통하여 적층되는 반도체 적층 패키지.