KR20020041878A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20020041878A KR20020041878A KR1020000071517A KR20000071517A KR20020041878A KR 20020041878 A KR20020041878 A KR 20020041878A KR 1020000071517 A KR1020000071517 A KR 1020000071517A KR 20000071517 A KR20000071517 A KR 20000071517A KR 20020041878 A KR20020041878 A KR 20020041878A
- Authority
- KR
- South Korea
- Prior art keywords
- entire structure
- silicide
- heat treatment
- rapid heat
- temperature range
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 150000002483 hydrogen compounds Chemical class 0.000 claims 4
- 229910017464 nitrogen compound Inorganic materials 0.000 claims 2
- 150000002830 nitrogen compounds Chemical class 0.000 claims 2
- 150000003606 tin compounds Chemical class 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 5
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 150000002431 hydrogen Chemical class 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 229910008484 TiSi Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910010421 TiNx Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 접합영역을 포함한 전체 구조 상부에 Ti를 증착한 후, 수소 분위기에서 급속 열처리하여 접합영역의 소정 부위에 Ti 실리사이드를 형성함으로써, Si의 확산을 억제하는 물질들의 발생을 최소화하여 Ti 실리사이드가 얇게 형성되는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 접합영역을 포함한 전체 구조 상부에 Ti를 증착한 후, 수소 분위기에서 급속 열처리하여 접합영역의 소정 부위에 Ti 실리사이드를 형성함으로써, Si의 확산을 억제하는 물질들의 발생을 최소화하여 Ti 실리사이드가 얇게 형성되는 것을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자에 있어 CMOS 특성 개선을 위해서 접합영역의 낮은 콘택 저항(contact resistance) 및 시트 저항(sheet resistance)을 위하여 다양한 실리사이드(silicide) 물질이 연구되고 있다. 특히 반도체 소자가 고집적화 되어감에 따라 Co, Ni 및 Ti 실리사이드에 대한 연구가 진행되고 있다.
Ti 실리사이드는 Ti가 650℃ 이하의 온도범위에서 이루어지는 제 1 급속 열처리공정에 의해 Si와 반응하여 비교적 비저항(60∼90??Ω-㎝)이 높은 제 1 상 실리사이드(C49상)로 변화한 후, 700∼900℃의 온도범위에서 이루어지는 제 2 급속 열처리공정에 의해 다시 열처리되어 비저항(20??Ω-㎝이하)이 낮고 온도 안정성(thermal stability)이 우수한 제 2 상 실리사이드(C54상)로 변화하여 형성된다.
여기서, 제 1 급속 열처리공정 및 제 2 급속 열처리공정에 사용되는 기체는일반적으로 질소가 많이 사용된다. 이는, 다른 기체에 비해 실리사이드 형성시 Si와의 계면에서 보다 균일하게 성장하는 특성이 우수하기 때문이다.
그러나, 질소는 급속 열처리공정시 Ti와 반응하여 TiNx와 같은 질소산화물을 형성하게 된다. 이 질소산화물이 반도체 기판에 함유된 Si의 확산을 억제하게 된다. 이는, 급속 열처리공정시 질소산화물이 Si보다 더 빨리 형성되기 때문이다.
이와 같이, Si의 감소로 인해 Ti와 반응하는 Si의 양이 그 만큼 감소하게 되어 TiSi2의 양이 감소하게 된다. 또한, TiSi2의 감소로 인해 접합영역에 형성되는 Ti 실리사이드의 두께가 얇게 형성되게 된다.
이런 현상은, P+에서 형성된 Ti 실리사이드보다 N+에서 형성된 Ti 실리사이드에서 더 두드러지게 나타난다. 이는, N+에 주로 사용되는 As 이온이 Si의 확산을 억제하는 성질을 가지고 있기 때문이다. 또한, 반도체 기판 상부에 형성되는 Ti의 두께가 얇게 형성될수록 이런 문제는 더 많이 발생한다.
전술한 바와 같이, Ti 실리사이드의 두께감소는 열적 안정성이 감소하여 반도체 소자를 고집적화하는데 많은 공정상의 어려움을 도출하게 된다.
따라서, 본 발명의 목적은 접합영역의 소정 부위에서 Ti 실리사이드가 얇게 형성되는 것을 방지하기 위한 반도체 소자의 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 접합영역을 포함한 전체 구조 상부에 Ti를 증착한후, 수소 분위기에서 급속 열처리함으로써, Si의 확산을 억제하는 물질들의 발생을 최소화하여 Ti 실리사이드가 얇게 형성되는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
도 1(a) 내지 도 1(c)는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,11 : 반도체 기판 2,12 : 필드산화막
3,13 : 산화막 4,14 : 게이트절연막
5,15 : 도전층 6,16 : 절연층
7,17 : 게이트전극 8,18 : 스페이스
9,19 : 접합영역 10,20 : 금속층
100,200 : 제 1 상 실리사이드
100a,200a : 제 2 상 실리사이드
200b : 제 3 상 실리사이드
본 발명은 소정의 게이트전극 및 접합영역이 형성된 반도체 기판을 포함하는 반도체 소자의 제조 방법에 있어서, 상기 게이트전극을 포함하는 전체 구조 상부에 Ti를 증착하는 단계와; 상기 Ti를 포함하는 전체 구조 상부를 수소분위기에서 급속 열처리하여 상기 접합영역의 소정 부위에 실리사이드를 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도이다.
도 1(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(1)에 액티브영역과 필드영역을 확정하기 위한 필드산화막(2)이 형성된다. 필드산화막(2)을 포함한 전체 구조 상부에 산화막(3)과 게이트전극(7)이 형성된다. 게이트전극(7)은 게이트절연막(4), 도전층(5) 및 절연층(6)이 순차적으로 증착된 후, 패터닝되어 형성된다. 이후, 게이트전극(7)의 양측면에는 후속 식각공정시, 자신을 보호하기 위한 스페이스(8)가 형성된다.
스페이스(8)가 형성된 후, 소정의 이온 주입공정에 의해 반도체 기판(1)의 소정 영역에 다수의 접합영역(9)이 형성된다.
도 1(b)를 참조하면, 접합영역(9)을 포함한 전체 구조 상부에는 Ti의 금속층(8)이 100∼500Å의 두께로 증착된 후, 금속층(8)을 포함한 전체 구조 상부는 650∼750℃의 온도범위와 수소분위기에서 1초∼5분 동안 제 1 급속 열처리된다. 이 제 1 급속열처리에 의해 Ti와 Si가 반응하여 접합영역(9)의 소정 영역에 TiSi2의 제 1 상 실리사이드(100)가 형성된다. 이때, 반도체 기판(1) 상부에는 Ti와 수소가 반응하여 생성된 TiHx와 미반응된 Ti가 잔재하게 된다. 여기서, TiHx는 Si에 비해 미세량이 생성되기 때문에 그 만큼 Si의 확산이 잘 이루어지게 된다.
도 1(c)를 참조하면, 반도체 기판(1) 상부에 잔재하는 Ti 및 TiHx는 소정의 스트립공정에 의해 제거된다.
이후, 전체 구조 상부는 750∼850℃의 온도 범위와 수소분위기에서 1초∼5분 동안 제 2 급속 열처리되어 TiSi2의 제 2 상 실리사이드(100a)가 형성된다.
여기서, 스트립공정과 제 2 급속 열처리공정은 순서가 바뀌어도 무관하다.
전술한 바와 같이, 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법은 접합영역을 포함한 전체 구조 상부에 Ti를 증착한 후, 수소 분위기에서 급속 열처리하여 접합영역의 소정 부위에 Ti 실리사이드를 형성하게 된다.
도 2(a) 내지 도 2(d)는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도이다.
도 2(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(11)에 액티브영역과 필드영역을 확정하기 위한 필드산화막(12)이 형성된다. 필드산화막(12)을 포함한 전체 구조 상부에 산화막(13)과 게이트전극(17)이 형성된다. 게이트전극(17)은 게이트절연막(14), 도전층(15) 및 절연층(16)이 순차적으로 증착된 후, 패터닝되어 형성된다. 이후, 게이트전극(17)의 양측면에는 후속 식각공정시, 자신을 보호하기 위한 스페이스(18)가 형성된다.
스페이스(18)가 형성된 후, 소정의 이온 주입공정에 의해 반도체 기판(11)의 소정 영역에 다수의 접합영역(19)이 형성된다.
도 2(b)를 참조하면, 접합영역(19)을 포함한 전체 구조 상부에는 Ti의 금속층(18)이 50∼300Å의 두께로 증착된 후, 금속층(18)을 포함한 전체 구조 상부는 400∼650℃의 온도범위와 수소분위기에서 1초∼5분 동안 제 1 급속 열처리되어 TiSi2의 제 1 상 실리사이드(200)가 형성된다.
이때, 반도체 기판(11) 상부에는 Ti와 수소가 반응하여 생성된 TiHx와 미반응된 Ti가 잔재하게 된다. 여기서, TiHx는 Si에 비해 미세량이 생성되기 때문에 그 만큼 Si의 확산이 잘 이루어지게 된다.
도 2(c)를 참조하면, 이후 전체 구조 상부는 650∼750℃의 온도 범위와 질소 또는 아르곤 분위기에서 1초∼5분 동안 제 2 급속 열처리되어 TiSi2의 제 2 상 실리사이드(200a)가 형성된다. 이때, 반도체 기판(1) 상부에는 Ti와 질소 또는 아르곤이 반응하여 생성된 TiNx와 미반응된 Ti가 잔재하게 된다.
도 2(d)를 참조하면, 전체 구조 상부에 잔재하는 Ti, TiHx 및 TiNx는 소정의 스트립공정에 의해 제거된다.
이후, 전체 구조 상부는 750∼850℃의 온도 범위와 수소분위기에서 1초∼5분 동안 제 3 급속 열처리되어 TiSi2의 제 3 상 실리사이드(200b)가 형성된다.
여기서, 스트립공정과 제 3 급속 열처리공정은 순서가 바뀌어도 무관하다.
전술한 바와 같이, 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법은 접합영역을 포함한 전체 구조 상부에 Ti를 증착한 후, 질소 또는 아르곤 분위기에서 급속 열처리하기 전에 수소 분위기에서 급속 열처리함으로써, 미리 Si가 확산되어 Ti와 반응하게 하여 접합영역의 소정 부위에 Ti 실리사이드를 형성한다.
상술한 바와 같이, 본 발명은 접합영역을 포함한 전체 구조 상부에 Ti를 증착한 후, 수소 분위기에서 급속 열처리하여 접합영역의 소정 부위에 Ti 실리사이드를 형성함으로써, Si의 확산을 억제하는 물질들의 발생을 최소화하여 Ti 실리사이드가 얇게 형성되는 것을 방지할 수 있다.
Claims (6)
- 소정의 게이트전극 및 접합영역이 형성된 반도체 기판을 포함하는 반도체 소자의 제조 방법에 있어서,상기 게이트전극을 포함하는 전체 구조 상부에 Ti를 증착하는 단계와;상기 Ti를 포함하는 전체 구조 상부를 수소분위기에서 급속 열처리하여 상기 접합영역의 소정 부위에 실리사이드를 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ti는 100 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리사이드를 형성하는 단계는상기 Ti를 포함한 전체 구조 상부를 650 내지 750℃의 온도범위와 수소분위기에서 1초 내지 5분 동안 제 1 급속 열처리하는 단계와;상기 전체 구조 상부에 잔재하는 미반응된 Ti 및 수소화합물을 제거하는 단계와;상기 전제 구조 상부를 750 내지 850℃의 온도범위와 수소분위기에서 1초 내지 5분 동안 제 2 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리사이드를 형성하는 단계는상기 Ti를 포함한 전체 구조 상부를 650 내지 750℃의 온도범위와 수소분위기에서 1초 내지 5분 동안 제 1 급속 열처리하는 단계와;상기 전제 구조 상부를 750 내지 850℃의 온도범위와 수소분위기에서 1초 내지 5분 동안 제 2 급속 열처리하는 단계와;상기 전체 구조 상부에 잔재하는 미반응된 Ti 및 수소화합물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리사이드를 형성하는 단계는상기 Ti를 포함한 전체 구조 상부를 400 내지 650℃의 온도범위와 수소분위기에서 1초 내지 5분 동안 제 1 급속 열처리하는 단계와;상기 전체 구조 상부를 650 내지 750℃의 온도범위와 질소 또는 아르곤분위기에서 1초 내지 5분 동안 제 2 급속 열처리하는 단계와;상기 전체 구조 상부에 잔재하는 미반응된 Ti, 수소화합물 및 질소화합물을 제거하는 단계와;상기 전제 구조 상부를 750 내지 850℃의 온도범위와 질소 또는 아르곤분위기에서 1초 내지 5분 동안 제 3 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리사이드를 형성하는 단계는상기 Ti를 포함한 전체 구조 상부를 400 내지 650℃의 온도범위와 수소분위기에서 1초 내지 5분 동안 제 1 급속 열처리하는 단계와;상기 전체 구조 상부를 650 내지 750℃의 온도범위와 질소 또는 아르곤분위기에서 1초 내지 5분 동안 제 2 급속 열처리하는 단계와;상기 전제 구조 상부를 750 내지 850℃의 온도범위와 질소 또는 아르곤분위기에서 1초 내지 5분 동안 제 3 급속 열처리하는 단계와;상기 전체 구조 상부에 잔재하는 미반응된 Ti, 수소화합물 및 질소화합물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000071517A KR20020041878A (ko) | 2000-11-29 | 2000-11-29 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000071517A KR20020041878A (ko) | 2000-11-29 | 2000-11-29 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020041878A true KR20020041878A (ko) | 2002-06-05 |
Family
ID=19702156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000071517A KR20020041878A (ko) | 2000-11-29 | 2000-11-29 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020041878A (ko) |
-
2000
- 2000-11-29 KR KR1020000071517A patent/KR20020041878A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| US6743721B2 (en) | Method and system for making cobalt silicide | |
| KR100351907B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| KR100266019B1 (ko) | 반도체장치의제조방법 | |
| KR100982420B1 (ko) | 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법 | |
| US6100191A (en) | Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits | |
| US6686277B1 (en) | Method of manufacturing semiconductor device | |
| US6248632B1 (en) | Method of forming gate electrode with polycide structure in semiconductor device | |
| KR20030038263A (ko) | 반도체 소자의 제조방법 | |
| US6156632A (en) | Method of forming polycide structures | |
| KR100529675B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020041878A (ko) | 반도체 소자의 제조 방법 | |
| KR100562710B1 (ko) | 반도체 장치의 제조 방법 | |
| KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
| KR100235956B1 (ko) | 반도체 소자의 비트라인 제조방법 | |
| KR100437620B1 (ko) | 반도체소자의폴리사이드구조의형성방법 | |
| KR100646984B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100291516B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR19980033877A (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR20020091393A (ko) | 반도체 소자의 형성 방법 | |
| KR20030049309A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH06204172A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |