KR20020041735A - 반도체 장치용 기판 및 반도체 장치의 제조방법 - Google Patents

반도체 장치용 기판 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20020041735A
KR20020041735A KR1020010037297A KR20010037297A KR20020041735A KR 20020041735 A KR20020041735 A KR 20020041735A KR 1020010037297 A KR1020010037297 A KR 1020010037297A KR 20010037297 A KR20010037297 A KR 20010037297A KR 20020041735 A KR20020041735 A KR 20020041735A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
board
linear expansion
short side
Prior art date
Application number
KR1020010037297A
Other languages
English (en)
Other versions
KR100441531B1 (ko
Inventor
마쓰오이타루
류히로시
미야무라카요
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
요시토미 마사오
료덴 세미컨덕터 시스템 엔지니어링 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤, 요시토미 마사오, 료덴 세미컨덕터 시스템 엔지니어링 (주) filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20020041735A publication Critical patent/KR20020041735A/ko
Application granted granted Critical
Publication of KR100441531B1 publication Critical patent/KR100441531B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 반송이 용이한 반도체 장치용 기판 및 이를 사용한 반도체 장치의 제조방법을 제공한다. 이러한 반도체 장치의 제조방법은, 긴 변(1a)과 짧은 변(1b)을 갖고, 유기물을 포함한 반도체 소자 탑재용 판형 기판(1)상에 기판(1)과 다른 선팽창 계수 A를 갖는 땜납 레지스트(5)를 형성하는 공정과, 땜납 레지스트(5)가 형성된 기판(1)을 짧은 변(1b) 방향을 따라 휘는 공정과, 휘어진 기판(1)을 반송하는 공정을 구비한다.

Description

반도체 장치용 기판 및 반도체 장치의 제조방법{SEMICONDUCTOR DEVICE SUBSTRATE AND SEMICONDUCTOR DEVICE FABRICATION METHOD}
본 발명은, 반도체 장치용 기판 및 반도체 장치의 제조방법에 관한 것으로, 특히, 소정의 기판 상에 땜납 레지스트가 도포된 반도체 장치용 기판 및 그 기판을 사용한 반도체 장치의 제조방법에 관한 것이다.
최근, 전자기기의 분야에서, 반도체 장치의 수요가 증가하고 있다. 통상, 반도체 장치는, 유리 에폭시 기판 등의 절연성 기판 상에 구리 등의 금속으로 이루어진 배선층을 형성하고, 이 배선층 상에 반도체 소자를 탑재함으로써 구성된다. 반도체 소자와 배선층은, 땜납, 본딩 와이어 등에 의해 접속된다. 이때, 배선층 표면의 화학 변화를 방지하고, 또한 서로 이웃한 땜납 접합부끼리의 땜납 브리지를 방지하기 위해서 소위 땜납 레지스트가 기판 상에 형성된다.
도 13은 땜납 레지스트가 형성된 종래의 반도체 장치용 기판의 사시도이다. 도 13을 참조하여, 반도체 장치용 기판(10)은, 판형 기판(1)과, 그 기판(1) 상에 형성된 땜납 레지스트(5)를 갖는다. 기판(1)은 거의 직사각형 형상으로, 긴 변(1a)과 짧은 변(1b)을 갖는다. 기판(1)은, 유리섬유에 에폭시 수지를 함침시켜 형성된, 소위 유리 에폭시 기판으로 이루어지고, 높은 절연성을 갖는다. 기판(1)의 표면에는 프린트 배선층(도시하지 않음)이 형성된다. 이 프린트 배선층의 표면을 보호하기 위해서 땜납 레지스트(5)가 기판(1)의 표면에 도포된다. 땜납 레지스트(5)는, 예를 들면 에폭시 수지로 이루어지고, 땜납 레지스트(5)에는 구멍(5a)이 형성되어 있다. 이 구멍(5a)은 기판(1)의 표면에 형성된 프린트 배선층을 노출시킨다. 이에 따라, 노출된 프린트 배선층과, 그 위에 탑재되는 반도체 소자를 전기적으로 접속할 수 있다. 또한, 다른 부분에서는 프린트 배선층을 땜납 레지스트(5)가 덮고 있기 때문에, 프린트 배선층 표면의 산화를 막을 수 있다. 땜납 레지스트(5)는 기판(1)의 표면에 스크린 인쇄에 의해 형성된다.
이하, 종래기술에서 생기는 문제에 관해서 도면을 참조하여 설명한다.
도 14는 종래기술에서 생긴 문제점을 설명하기 위해서 나타낸 기판의 사시도이다. 도 14를 참조하여, 통상, 기판(1)과 땜납 레지스트(5)의 선팽창 계수는 크게 다르다. 구체적으로는, 기판(1)은 유리섬유를 포함하기 때문에 선팽창 계수가 작다. 이에 대하여, 땜납 레지스트(5)는 유기물만으로 구성되기 때문에, 땜납 레지스트(5)의 선팽창 계수는 기판(1)의 선팽창 계수보다도 크다. 그 때문에, 땜납 레지스트(5)를 형성한 후의 냉각공정 또는 땜납 레지스트(5)를 형성한 후의 땜납 레지스트(5) 상에 반도체 소자를 탑재하는 본딩 공정의 가열 및 냉각에 의해, 기판(1)에 휘어짐이 생긴다. 따라서, 반도체 장치용 기판(10)을 레일(rail, 30)상에 얹어 놓고, 푸셔(pusher, 40)로 눌러 화살표(11)로 나타낸 방향으로 반송(搬送)함으로써 매거진(magazine, 50)에 수납하는 경우에, 휘어짐이 생겨 자동반송이 곤란해진다. 그 결과, 반송불량이 되어, 제조 공정이 번잡화된다고 하는 문제가 있었다.
그래서, 본 발명은 상술한 것과 같은 문제점을 해결하기 위해 이루어진 것으로, 반송이 용이한 반도체 장치용 기판 및 그 기판을 사용한 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치 제조방법의 제 1 공정을 나타낸 평면도,
도 2 내지 도 4는 본 발명의 실시예 1에 따른 반도체 장치 제조방법의 제 2 내지 제 4 공정을 나타낸 단면도,
도 5 및 도 6은 본 발명의 실시예 1에 따른 반도체 장치 제조방법의 제 5 및 제 6 공정을 나타낸 사시도,
도 7은 본 발명의 실시예 1에 따른 반도체 장치 제조방법의 제 7 공정을 나타낸 단면도,
도 8은 본 발명의 실시예 2에 따른 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법을 설명하기 위한 사시도,
도 9는 본 발명의 실시예 3에 따른 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법을 설명하기 위한 사시도,
도 10은 본 발명의 실시예 4에 따른 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법을 설명하기 위한 사시도,
도 11은 본 발명의 실시예 5에 따른 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법을 설명하기 위한 사시도,
도 12는 본 발명의 실시예 6에 따른 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법을 설명하기 위한 사시도,
도 13은 땜납 레지스트가 형성된 종래의 반도체 장치용 기판의 사시도,
도 14는 종래기술에서 생기는 문제점을 설명하기 위해서 나타낸 기판의 사시도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 기판1a : 긴 변
1b : 짧은 변1c : 에폭시 수지
1d, 1e : 유리섬유3 : 도전층
5 : 땜납 레지스트5a : 구멍
8 : 반도체 소자10a, 10b, 10c : 반도체 장치용 기판
본 발명의 일 국면에 따른 반도체 장치의 제조방법은, 긴 변과 짧은 변을 갖고, 또한 유기물을 포함한 반도체 소자 탑재용 판형의 기판 상에, 기판과 다른 선팽창 계수 A를 갖는 층을 형성하는 공정과, 층이 형성된 기판을 짧은 변 방향을 따라서 휘는 공정과, 이 휘어진 기판을 반송하는 공정을 구비한다.
이러한 공정에 따르면, 짧은 변 방향을 따라서 휘어지기 때문에, 긴 변 방향을 따라서 기판이 휘는 경우는 없다. 그 결과, 기판 전체에서의 휘어짐을 작게 할 수 있어, 반송이 용이해진다.
또한, 바람직하게는, 짧은 변 방향을 따라서 휘는 공정은, 선팽창 계수 A와 기판의 짧은 변 방향의 선팽창 계수 B의 차가 상대적으로 크고, 선팽창 계수 A와 기판의 긴 변 방향의 선팽창 계수 C의 차가 상대적으로 작아지도록 미리 상기 기판의 선팽창 계수를 조정하는 것을 포함한다. 이 경우, 기판의 선팽창 계수를 조정하는 것만으로 그 후의 공정에 의해 기판을 짧은 변 방향을 따라서 확실히 휠 수 있다.
또한, 바람직하게는, 미리 기판의 선팽창 계수를 조정하는 것은, 긴 변 방향으로 연장되는 복수의 제 1 섬유와 짧은 변 방향으로 연장되는 복수의 제 2 섬유를 기판 내에 배치하고, 제 1 섬유 밀도와 제 2 섬유 밀도를 조정함에 의해 긴 변 방향 및 짧은 변 방향의 선팽창 계수를 조정하는 것을 포함한다. 이 경우, 제 1 섬유 밀도와 제 2 섬유 밀도를 조정하는 것만으로 긴 변 방향 및 짧은 변 방향의 선팽창 계수를 용이하게 제어할 수 있다.
또한, 바람직하게는, 제 1 및 제 2 섬유는 유리섬유로, 기판은 유리섬유를 덮은 매트릭스의 에폭시 수지를 포함한다.
또한, 바람직하게는, 짧은 변 방향을 따라서 휘는 공정은, 기판의 짧은 변방향으로 휘어지도록, 기판의 표면을 가압하는 공정을 포함한다. 이 경우, 표면을 가압함으로써, 간단한 공정으로 기판의 짧은 변 방향을 따라서 휠 수 있다.
또한, 바람직하게는, 짧은 변 방향을 따라서 휘는 공정은, 기판의 짧은 변 방향으로 휘어지도록 기판의 표면을 흡인하는 것을 포함한다. 이 경우, 기판의 표면을 흡인함으로써, 간단한 공정으로 기판의 짧은 변 방향을 따라서 휠 수 있다.
또한, 바람직하게는, 짧은 변 방향을 따라서 휘는 공정은, 기판을 가열한 후 냉각함과 동시에 기판을 휘는 것을 포함한다. 이 경우, 가열 후의 냉각과 동시에 기판을 휘기 위해서, 기판을 휜 후는 기판이 다른 방향으로 휘는 경우가 적어진다. 그 결과, 기판을 확실히 휠 수 있다.
또한, 바람직하게는, 층은, 멜라민 수지, 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 적어도 1종을 포함한다. 이 경우, 이들 수지는 땜납 레지스트를 구성하기 때문에, 기판 상에 땜납 레지스트를 형성할 수 있다.
또한, 바람직하게는, 반도체 장치의 제조방법은, 층을 형성하기 전에 기판 상에 도전층을 형성하는 공정을 더 구비하고, 층을 형성하는 공정은, 도전층의 일부 표면을 노출시키도록 층을 형성하는 것을 포함한다. 이 경우, 층에 의해 도전층을 보호할 수 있음과 동시에, 노출시킨 도전층의 일부 표면에 반도체 소자를 전기적으로 접속할 수 있다.
또한, 바람직하게는, 층을 형성하는 공정은, 도전층이 형성된 기판 상에, 도전층에 이르는 구멍을 갖는 층을 형성하는 것을 포함한다. 반도체 장치의 제조방법은, 구멍을 통해 도전층에 전기적으로 접속하도록 기판 상에 반도체 소자를 탑재하는 공정을 더 구비한다. 이 경우, 구멍을 통해 도전층에 전기적으로 접속하도록 기판 상에 반도체 소자를 탑재함으로써, 반도체 장치가 완성된다.
본 발명의 다른 국면에 따른 반도체 장치의 제조방법은, 유기물을 포함한, 반도체 소자 탑재용의 판형 기판 상에, 기판과 거의 동일한 선팽창 계수를 갖는 층을 형성하는 공정과, 층이 형성된 기판을 반송하는 공정을 구비한다.
이러한 공정에 따르면, 기판과, 그 위에 형성된 층과의 선팽창 계수가 거의 동일하기 때문에, 이 기판을 가열 및 냉각하여도 휘어짐이 생기는 경우가 없다. 그 때문에, 기판의 반송이 용이한 반도체 장치의 제조방법이 된다.
또한, 바람직하게는, 층은 폴리이미드 수지를 포함한다. 이 경우, 폴리이미드 수지의 선팽창 계수는 광범위하게 설정할 수 있기 때문에 폴리이미드 수지의 선팽창 계수와 기판의 선팽창 계수를 거의 동일하게 할 수 있다.
또한, 바람직하게는, 층을 형성하는 공정은, 미리 기판의 선팽창 계수가 조정된 기판 상에 층을 형성하는 공정을 포함한다. 기판은 긴 변과 짧은 변을 갖는다. 미리 기판의 선팽창 계수를 조정하는 공정은, 긴 변 방향으로 연장되는 복수의 제 1 섬유와 짧은 변 방향으로 연장되는 복수의 제 2 섬유를 기판 내에 배치하고, 제 1 섬유 밀도와 제 2 섬유 밀도를 조정함으로써 긴 변 방향 및 짧은 변 방향의 선팽창 계수를 조정하는 공정을 포함한다. 이 경우, 제 1 섬유 및 제 2 섬유의 밀도를 조정함으로써, 확실히 기판의 선팽창 계수와 층의 선팽창 계수가 거의 동일하게 할 수 있다.
또한, 바람직하게는, 제 1 및 제 2 섬유는 유리섬유로, 기판은 유리섬유를 덮은 매트릭스의 에폭시 수지를 포함한다.
또한, 바람직하게는, 반도체 장치의 제조방법은, 층을 형성하기 전에 기판 상에 도전층을 형성하는 공정을 더 구비한다. 층을 형성하는 공정은, 도전층의 일부 표면을 노출시키도록 층을 형성하는 공정을 포함한다. 이 경우, 층에 의해 도전층을 보호할 수 있음과 동시에, 노출시킨 도전층의 일부 표면에 반도체 소자를 전기적으로 접속할 수 있다.
또한, 바람직하게는, 층을 형성하는 공정은, 도전층이 형성된 기판 상에, 도전층에 이르는 구멍을 갖는 층을 형성하는 공정을 포함한다. 반도체 장치의 제조방법은, 구멍을 통해 도전층에 전기적으로 접속하도록 기판 상에 반도체 소자를 탑재하는 공정을 더 구비한다. 이 경우, 반도체 소자를 탑재함으로써 반도체 장치가 완성된다.
본 발명에 따른 반도체 장치용 기판은, 긴 변과 짧은 변을 갖고, 유기물을 포함한 판형 기판과, 기판의 표면에 형성되어, 기판과 다른 선팽창 계수 A를 갖는 층을 구비한다. 기판의 짧은 변 방향을 따라서 휘어진다.
이와 같이 구성된 반도체 장치용 기판에서는, 기판의 짧은 변 방향을 따라서 휘기 때문에, 기판이 긴 변 방향을 따라서 휘는 경우가 없다. 그 결과, 반송이 용이해진다.
또한, 바람직하게는, 기판은, 짧은 변 방향의 선팽창 계수 B와 긴 변 방향의 선팽창 계수 C를 갖고, 선팽창 계수 A와 선팽창 계수 B의 차가 상대적으로 크고,선팽창 계수 A와 선팽창 계수 C의 차가 상대적으로 작다. 이 경우, 짧은 변 방향의 선팽창 계수의 차가 긴 변 방향의 선팽창 계수의 차보다도 커지기 때문에 짧은 변 방향을 따라서 보다 확실히 기판을 휠 수 있다.
또한, 바람직하게는, 기판은, 긴 변 방향으로 연장되는 복수의 제 1 섬유와 짧은 변 방향으로 연장되는 복수의 제 2 섬유를 포함한다. 제 1 섬유 밀도와 제 2 섬유 밀도를 조정함에 의해 긴 변 방향 및 짧은 변 방향의 선팽창 계수가 조정된다. 이 경우, 제 1 섬유 및 제 2 섬유의 밀도를 조정함으로써, 간단한 방법으로 기판의 선팽창 계수를 조정할 수 있다.
또한, 바람직하게는, 제 1 및 제 2 섬유는 유리섬유로, 기판은, 유리섬유를 덮은 매트릭스의 에폭시 수지를 포함한다.
또한, 바람직하게는, 층은, 멜라민 수지, 에폭시 수지, 아크릴 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택된 적어도 1종을 포함한다.
또한, 바람직하게는, 반도체 장치용 기판은, 기판과 층의 사이에 형성된 도전층을 더 구비한다. 층에는, 반도체 소자가 도전층에 전기적으로 접속하기 위한 구멍이 형성된다.
본 발명의 다른 국면에 따른 반도체 장치용 기판은, 유기물을 포함한 판형 기판과, 기판의 표면에 형성되어, 기판과 거의 동일한 선팽창 계수를 갖는 층을 구비한다.
이와 같이 구성된 반도체 장치용 기판에서는, 기판과, 그 위에 형성되는 층과의 선팽창 계수가 거의 동일하기 때문에, 기판에 휘어짐이 발생하지 않는다. 그때문에, 반송이 용이해진다.
또한, 바람직하게는, 층은 폴리이미드 수지를 포함한다. 이 경우, 폴리이미드 수지의 선팽창 계수는 여러 가지로 설정할 수 있기 때문에, 층과 기판의 선팽창 계수를 거의 동일하게 하는 것이 용이해진다.
또한, 바람직하게는, 기판은, 긴 변과 짧은 변을 갖고, 또한 긴 변 방향으로 연장되는 복수의 제 1 섬유와 짧은 변 방향으로 연장되는 복수의 제 2 섬유를 포함한다. 제 1 섬유 밀도와 제 2 섬유 밀도를 조정함에 의해 긴 변 방향 및 짧은 변 방향의 선팽창 계수가 조정된다. 이 경우, 제 1 섬유 및 제 2 섬유의 밀도를 조정함으로써, 기판의 선팽창 계수를 층의 선팽창 계수와 동일하게 할 수 있다.
또한, 바람직하게는, 제 1 및 제 2 섬유는 유리섬유로, 기판은, 유리섬유를 덮은 매트릭스의 에폭시 수지를 포함한다.
또한, 바람직하게는, 반도체 장치용 기판은, 기판과 층의 사이에 형성된 도전층을 더 구비한다. 층에는, 반도체 소자가 도전층에 전기적으로 접속하기 위한 구멍이 형성되어 있다.
(실시예)
이하, 본 발명의 실시예에 관해서 도면을 참조하여 설명한다.
(실시예 1)
도 1을 참조하여, 우선, 유리 에폭시 기판으로 이루어진 기판(1)을 준비한다. 기판(1)은, 그 내부에 배치된 유리섬유(1d, 1e)와, 유리섬유(1d, 1e)를 덮은에폭시 수지(1c)로 구성된다. 유리섬유는, 기판(1)의 긴 변(1a) 방향으로 연장되는 복수의 제 1 섬유인 유리섬유 1d와, 짧은 변(1b) 방향으로 연장되는 복수의 제 2 섬유인 유리섬유 1e로 구성된다. 유리섬유 1d 및 1e의 밀도가 조정됨으로써, 기판(1)의 화살표 110a로 나타낸 긴 변 방향과 화살표 110b로 나타낸 짧은 변 방향의 선팽창 계수가 조정된다. 직경이 약 7㎛인 유리섬유를 400선을 사용하여 꼬은(stranded) 선을 구성으로써 유리섬유 1d 및 1e가 구성된다. 유리섬유 1d를 화살표 110b로 나타낸 짧은 변 방향으로 2.54cm(1인치)당 47선을 배치하고, 유리섬유 1e를 화살표 110a로 나타낸 긴 변 방향으로 2.54cm(1인치)당 60선을 배치한다. 이에 따라, 기판(1)의 화살표 110a로 나타낸 긴 변 방향의 선팽창 계수는 11×10-6/℃가 된다. 또한, 기판(1)의 화살표 110b로 나타낸 짧은 변 방향의 선팽창 계수는 10×10-6/℃가 된다. 이와 같이, 유리섬유의 밀도를 조정함에 의해, 화살표 110a로 나타낸 긴 변 방향 및 화살표 110b로 나타낸 짧은 변 방향의 선팽창 계수가 조정된다.
도 2를 참조하여, 상술한 기판(1)의 표면 전체를 덮도록 화학기상증착에 의해 구리막(2)을 형성한다.
도 3을 참조하여, 구리막(2) 상에 레지스트를 도포하여, 이 레지스트를 소정 형상으로 패터닝함으로써 레지스트 패턴(4)을 형성한다. 레지스트 패턴(4)에 따라서 구리막(2)을 에칭하여 프린트 배선인 도전층(3)을 형성한다.
도 4를 참조하여, 스크린 인쇄에 의해 기판(1) 및 도전층(3) 상에 땜납 레지스트(5)를 도포한다. 땜납 레지스트(5)는 멜라민 수지, 에폭시 수지, 아크릴 수지 및 폴리이미드 수지 중 어느 하나를 포함한다. 땜납 레지스트(5)는, 기판(1)과 다른 선팽창 계수(30×10-6/℃)를 갖는다. 즉, 이 공정에서는, 긴 변과 짧은 변을 갖고, 또한 유기물을 포함한, 반도체 소자 탑재용 판형 기판(1) 상에, 기판(1)과 다른 선팽창 계수 A(30×10-6/℃)를 갖는 층인 땜납 레지스트(5)를 형성한다. 땜납 레지스트(5)에는, 도전층(3)에 이르는 구멍(5a)이 형성되어 있다. 이에 따라, 반도체 장치용 기판(10a)이 완성된다. 구멍(5a)은, 도전층(3)의 일부 표면을 노출시킨다.
도 5를 참조하여, 그 후의 온도 변화에 의해 기판(1)의 선팽창 계수와 땜납 레지스트(5)의 선팽창 계수의 차에 의해 기판(1)에 휘어짐이 생긴다. 이때, 땜납 레지스트(5)의 선팽창 계수 A(30×10-6/℃)와 기판(1)의 짧은 변(1b) 방향의 선팽창 계수 B(10×10-6/℃)의 차가 상대적으로 크고, 땜납 레지스트(5)의 선팽창 계수 A와 기판(1)의 긴 변(1a) 방향의 선팽창 계수 C(11×10-6/℃)의 차가 상대적으로 작아지도록 미리 기판(1)의 선팽창 계수가 조정되어 있기 때문에, 반도체 장치용 기판(10a)은, 화살표 110b로 나타낸 짧은 변 방향을 따라서 휜다.
휘어진 반도체 장치용 기판(10a)이 레일(30) 상에 얹혀 놓여진다. 레일(30) 상에 얹혀 놓여진 반도체 장치용 기판(10a)은, 푸셔(40)에 의해, 화살표 11로 나타낸 방향으로 반송된다. 이에 따라, 반도체 장치용 기판(10a)은 매거진(50)에 수납되어 반송된다.
도 7을 참조하여, 기판(1) 상에 반도체 소자(8)를 탑재한다. 이때, 구멍(5a)을 통해 땜납(7)에 의해 도전층(3)과 반도체 소자(8)를 전기적으로 접속한다. 이에 따라 반도체 장치의 본딩 공정이 완성된다.
또한, 도 7에 나타낸 공정에서 반도체 장치를 제조한 후에 다시 도 6에 나타낸 공정에 따라서 반도체 장치를 반송한다. 이때, 도 6에 나타낸 공정에서 땜납을 용융시키기 위해서 고온을 가하더라도 짧은 변 방향으로 휘어짐이 생길 뿐, 긴 변 방향에는 휘어짐이 생기지 않는다.
상술한 것과 같은 본 발명에 따른 반도체 장치용 기판(10a)과 그것을 사용한 반도체 장치의 제조방법에서는, 우선, 도 5에 나타낸 것처럼, 반도체 장치용 기판(10a)은 화살표 110b로 나타낸 짧은 변 방향을 따라서 휘기 때문에, 화살표 110a 로 나타낸 긴 변 방향을 따라서 크게 휘는 경우가 없다. 그 결과, 긴 변 방향으로 휜 기판을 평탄하게 하여 반송하는 방법과 비교하여, 휘어짐을 교정하는 지그와 인원이 불필요해진다. 그 결과, 반송이 용이해지고, 제조비용의 상승을 방지할 수 있다.
또한, 기판이 긴 변 방향으로 휘어 있더라도 반송 가능한 반송 시스템을 구성하는 경우와 비교하여, 반송 기구가 간단하고 소형화할 수 있기 때문에, 반송기구를 저비용으로 할 수 있다.
또한, 휘어 있어도 반송 가능한 반송 시스템과 비교하여 반송기구를 구동하기 위한 에너지를 절약할 수 있다.
또한, 기판(1)의 두께를 두껍게 하여 강성을 향상시킴으로써 휘어짐을 감소하는 방법도 있지만, 본 발명에서는 기판(1)의 두께를 두껍게 할 필요는 없다. 그 결과, 기판(1)을 박형화할 수 있어, 반도체 패키지 자체의 박형화, 소형화 및 경량화를 꾀할 수 있다.
또한, 기판(1)의 휘어짐을 교정하는 공정이 불필요하기 때문에, 휘어짐을 교정하기 위한 기구도 불필요하다.
아울러, 기판(1)의 휘어짐을 교정하는 공정이 없기 때문에, 가공시간이 필요 없어져 스루풋의 저하를 방지할 수 있다.
또한, 기판(1)의 휘어짐을 교정하는 공정이 없기 때문에, 기판(1), 기판(1) 상에 탑재되는 반도체 소자(8) 및 기판(1)과 반도체 소자(8)를 접속하는 도전층(3)에 손상이나 스트레스를 주는 경우가 없다. 그 결과, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
이때, 이 실시예에서는, 기판(1) 상에 반도체 소자(8)를 형성하기 전에 기판(1) 상에 휘어짐이 주어졌지만, 반도체 소자(8)를 기판(1) 상에 탑재한 후에 기판(1)이 휘어져도 된다. 또한, 기판(1) 상에 반도체 소자(8)를 탑재하는 본딩 공정으로 기판(1)을 가열한 후, 기판(1)을 냉각할 때에, 기판(1)을 휘어도 된다.
(실시예 2)
도 8을 참조하여, 이 실시예에서는, 기판(1)에 화살표 21 및 22로 나타낸 방향에서 외력을 주어 기판(1)의 표면을 가압함으로써 짧은 변(1b) 방향으로 휘는 점에서 실시예 1과 다르다.
보다 바람직하게는, 기판(1)에 포함되는 유리섬유의 연화점(Tg)보다 높은 온도로 가열된 뒤에 냉각됨과 동시에, 기판(1)에 휘어짐이 가해진다. 화살표 21로 나타낸 방향에서 기판(1)의 중앙부에 외력이 가해짐과 동시에, 화살표 22로 나타낸 방향에서 기판(1)의 주변부에 외력이 가해진다. 이에 따라, 짧은 변(1b) 방향을 따라서 휘어진다.
이러한 반도체 장치용 기판(10b) 및 그것을 사용한 반도체 장치의 제조방법에서는, 우선, 실시예 1로 나타낸 반도체 장치용 기판 및 반도체 장치의 제조방법과 동일한 효과가 있다. 또한, 기판(1)을 프레스하여 휘어짐을 교정하고 평탄화한 기술에 대해서는 이하와 같은 효과가 있다.
우선, 프레스에 의해 휘어짐을 완화하는 방법에서는, 기판 전체면을 가압해야 하고, 교정에 요하는 압력은 대단히 크다. 이에 대하여, 본 발명에서는, 기판(1)의 특정부분을 가압함으로써 기판(1)의 일부분에 하중이 집중하기 때문에, 하중을 주는 데 요하는 에너지가 작아진다. 그 결과, 가압기구의 소형화 및 에너지 절약화를 꾀할 수 있다.
또한, 기판을 프레스하여 평탄하게 하는 기술로는, 휘어짐이 복원되기 쉽기 때문에, 휘어짐을 교정한 후에 10∼30초의 냉각기간을 요하였다. 이에 대하여, 본 발명에서는, 기판(1)의 짧은 변 방향으로 휘어지기 때문에 그 후의 기판(1)이 변형하기 어렵다. 또한, 다소 변형하였다고 해도, 반송성을 저하시키는 변형, 즉 긴 변 방향에서의 변형이 발생하기 어렵기 때문에 냉각시간은 필요 없다. 그 때문에, 변형을 주는 시간이 1초 정도가 되어, 스루풋을 저하시키는 경우가 없다.
또한, 실시예 1과 비교하여, 기판(1)과 땜납 레지스트(5)의 선팽창 계수를 자유롭게 고를 수 있기 때문에, 여러 가지 재질로 기판(1) 및 땜납 레지스트(5)를 구성할 수 있다.
이때, 이 실시예에서는, 반도체 소자(8)가 탑재되어 있지 않은 기판(1)을 가압함으로써 기판(1)을 휘었지만, 반도체 소자(8)가 탑재된 기판(1)을 가압하여 기판(1)에 휘어짐을 주어도 된다.
(실시예 3)
이 실시예에서는, 가압 헤드(90)에 화살표 91로 나타낸 방향에서 압력을 가하면서 반도체 장치용 기판(10b)을 화살표 11로 나타낸 방향으로 반송함으로써 기판(1)의 짧은 변(1b) 방향으로 휘어짐을 준다. 즉, 이 실시예에서는, 기판(1)의 한 점을 누른 상태에서 기판(1)을 반송하면서 기판(1)을 휜 점에서 도 8로 나타낸 실시예 2에 따른 방법과 다르다.
이러한 실시예에 따른 반도체 장치용 기판 및 반도체 장치의 제조방법이라도, 우선 실시예 2에 나타낸 반도체 장치용 기판 및 그 제조방법과 동일한 효과가 있다. 더욱이, 기판을 휘는 공정이 단순하고, 동작 상황을 보는 것이 가능하기 때문에 휘어짐을 형성시키는 동작을 용이하게 확인할 수 있다.
(실시예 4)
이 실시예에서는, 기판(1)의 이면을 흡인 헤드(100)에 의해 화살표 101로 나타낸 방향에서 흡인하여 기판(1)의 짧은 변(1b) 방향을 따라서 휜 점에서, 실시예 2 및 3에 따른 방법과 다르다. 흡인에 의해 기판(1)을 휘는 방법으로서는, 도 8과 마찬가지로, 기판(1)의 길이 방향을 따라 한번에 굽혀도 된다. 더욱이, 도 9와 마찬가지로, 일부분에 굽힘을 생기게 하고, 이 상태에서 기판(1)을 반송함으로써 기판(1) 전체를 굽혀도 된다.
이와 같은 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법에서는, 우선 실시예 2로 나타낸 반도체 장치용 기판 및 반도체 장치의 제조방법과 동일한 효과가 있다. 또한, 흡인력이 작용하는 면이 기판 이면이기 때문에, 땜납 레지스트를 형성한 면(반도체 소자를 실장한 면)으로의 손상이 없다.
(실시예 5)
이 실시예에서는, 프레임 홀더(frame holder, 130)에 가압 헤드(132)를 설치하고, 이 가압 헤드(132)를 통해 화살표 131로 나타낸 방향에서 압력을 가함으로써 기판(1)의 짧은 변(1b) 방향으로 휘어짐을 생기게 한다. 이때, 이 프레임 홀더(130)는 기존의 본더(bonder)의 프레임 홀더이다.
이러한 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법에서는, 실시예 2와 동일한 효과가 있다. 또한, 기존의 프레임 홀더의 프레임 가압 동작과 연동하여 기판(1)에 외력을 가할 수 있고, 새로운 구동원이 불필요하다.
(실시예 6)
도 12를 참조하여, 본 발명의 실시예 6에 따른 반도체 장치용 기판(10c)에서는, 땜납 레지스트(51)의 선팽창 계수가 9×10-6∼12×10-6/℃로, 실시예 1의 땜납 레지스트(5)의 선팽창 계수보다도 작게 설정되어 있는 점에서 실시예 1과 다르다. 또한, 기판(1)의 긴 변(1a) 방향 및 짧은 변(1b) 방향의 선팽창 계수도 각각 9∼12×10-6/℃로 설정되어 있다. 이 설정 방법으로서는, 도 1에 도시한 것처럼, 기판(1)내의 유리섬유 1d 및 1e의 밀도를 조정함으로써 선팽창 계수를 조정할 수 있다.
반도체 장치용 기판(10c)은, 유기물을 포함하는 판형 기판(1)과, 기판(1)의 표면에 형성되고, 기판(1)과 거의 동일한 선팽창 계수를 갖는 층인 땜납 레지스트(51)를 구비한다. 이러한 반도체 장치용 기판(1c)은, 소정의 방향으로 반송된다.
땜납 레지스트(51)의 재질로서, 여러 가지의 재질을 생각할 수 있지만, 특히, 땜납 레지스트로서 선팽창 계수를 조정하기 쉬운 폴리이미드 수지를 사용하는 것이 바람직하다.
이와 같이 구성된 반도체 장치용 기판 및 반도체 장치의 제조방법에서는, 땜납 레지스트(51)의 선팽창 계수와 기판(1)의 선팽창 계수가 거의 동일하기 때문에, 그 후에 가열 및 냉각을 하더라도 기판(1)이 휘는 경우가 없다. 그 결과, 기판을 평탄하게 하기 위한 지그와 인원이 불필요하고 제조비용의 상승을 방지할 수 있다.
또한, 휘어짐을 해소하기 위한 기구가 불필요하고 반송기구를 간이화, 소형화 및 저가격화 할 수 있다. 또한, 반송기구를 구동하는 데 요하는 에너지를 감소할 수 있다.
또한, 기판(1)을 얇게 하더라도 휘어짐이 생기지 않기 때문에, 기판(1)을 박형화 할 수 있어 반도체 패키지의 박형화, 소형화 및 경량화가 가능해진다.
더욱이, 휘어짐을 교정하는 공정이 없기 때문에 교정하기 위한 기구가 불필요해진다. 또한, 휘어짐을 교정하는 공정이 없기 때문에 교정을 위한 시간이 불필요하고 스루풋이 저하하는 경우가 없다. 또한, 휘어짐을 교정하는 공정이 없기 때문에, 기판(1), 기판(1)에 탑재되는 반도체 소자(8) 및 기판(1)과 반도체 소자(8)를 접속하는 도전층(3)에 손상이나 스트레스를 주는 일이 없다.
이상, 본 발명의 실시예에 관해서 설명하였지만, 여기서 나타낸 실시예는 여러 가지로 변형하는 것이 가능하다. 우선, 실시예 1에서는, 도전층(3)과 반도체 소자(8)를 땜납(7)에 의해 접속하였지만, 접속방법은 이것으로 한정되는 것이 아니라, 예를 들면 본딩 와이어에 의해 반도체 소자(8)와 도전층(3)을 접속하여도 된다.
또한, 도 5에 나타낸 구멍(5a)의 위치는 실장되는 반도체 소자의 형상 및 크기에 따라서 여러 가지로 설정할 수 있다.
또한, 기판(1)으로서 유리 에폭시 기판을 사용하였지만, 이것에 한정되는 것이 아니라, 유리섬유가 들어가 있지 않은 유기물로 이루어진 기판, 예를 들면 에폭시 수지로 이루어진 기판, 아크릴 수지로 이루어진 기판 등을 사용하여도 된다.
본 발명에 따르면, 반송이 용이한 반도체 장치용 기판 및 그것을 사용한 반도체 장치의 제조방법을 제공할 수 있다.

Claims (4)

  1. 긴 변과 짧은 변을 갖고, 유기물을 포함하는 반도체 소자 탑재용 판형의 기판 상에, 상기 기판과 다른 선팽창 계수 A를 갖는 층을 형성하는 공정과,
    상기 층이 형성된 상기 기판을 짧은 변 방향을 따라서 휘는 공정과,
    그 휘어진 상기 기판을 반송하는 공정을 구비하는 반도체 장치의 제조방법.
  2. 유기물을 포함한 반도체 소자 탑재용 판형 기판 상에, 상기 기판과 거의 동일한 선팽창 계수를 갖는 층을 형성하는 공정과,
    상기 층이 형성된 상기 기판을 반송하는 공정을 구비한 반도체 장치의 제조방법.
  3. 긴 변과 짧은 변을 갖고, 유기물을 포함한 판형의 기판과, 상기 기판의 표면에 형성되고, 상기 기판과 다른 선팽창 계수 A를 갖는 층을 구비하고, 상기 기판의 짧은 변 방향을 따라서 휘어진 반도체 장치용 기판.
  4. 유기물을 포함한 판형 기판과,
    상기 기판의 표면에 형성되어, 상기 기판과 거의 동일한 선팽창 계수를 갖는 층을 구비한 반도체 장치용 기판.
KR10-2001-0037297A 2000-11-28 2001-06-28 반도체 장치용 기판 및 반도체 장치의 제조방법 KR100441531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-361111 2000-11-28
JP2000361111A JP2002164358A (ja) 2000-11-28 2000-11-28 半導体装置用基材および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020041735A true KR20020041735A (ko) 2002-06-03
KR100441531B1 KR100441531B1 (ko) 2004-07-23

Family

ID=18832594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037297A KR100441531B1 (ko) 2000-11-28 2001-06-28 반도체 장치용 기판 및 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6479318B2 (ko)
JP (1) JP2002164358A (ko)
KR (1) KR100441531B1 (ko)
TW (1) TW520626B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958535B2 (en) * 2000-09-22 2005-10-25 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and semiconductor module using the same
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
KR101457106B1 (ko) * 2007-11-19 2014-10-31 삼성전자주식회사 인 라인 패키지 장치 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118077A (en) * 1981-01-06 1982-07-22 Central Glass Co Ltd Manufacture of glazed ceramic substrate
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH06112356A (ja) * 1992-09-25 1994-04-22 Tanaka Kikinzoku Kogyo Kk バンプ付薄膜多層回路基板
US5382551A (en) * 1993-04-09 1995-01-17 Micron Semiconductor, Inc. Method for reducing the effects of semiconductor substrate deformities
JPH06326443A (ja) 1993-05-14 1994-11-25 Matsushita Electric Works Ltd プリント配線板の反り矯正方法
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
JP3329548B2 (ja) * 1993-12-28 2002-09-30 株式会社東芝 ヒートシンク付きセラミックス回路基板
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
JP3849277B2 (ja) * 1998-01-26 2006-11-22 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
US20020064899A1 (en) 2002-05-30
KR100441531B1 (ko) 2004-07-23
JP2002164358A (ja) 2002-06-07
TW520626B (en) 2003-02-11
US6479318B2 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
US4728751A (en) Flexible electrical connection and method of making same
US6433414B2 (en) Method of manufacturing flexible wiring board
US20060268213A1 (en) Low-cost flexible film package module and method of manufacturing the same
KR100399379B1 (ko) 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법
US4873123A (en) Flexible electrical connection and method of making same
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
US20120005886A1 (en) Method of manufacturing printed circuit board having buried solder bump
JPH08242054A (ja) 実装基板
US5008656A (en) Flexible cable assembly
KR100950523B1 (ko) 프린트 기판 조립체 및 전자 장치
KR100441531B1 (ko) 반도체 장치용 기판 및 반도체 장치의 제조방법
US5734196A (en) Electronic packaging shaped beam lead fabrication
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
US7743491B2 (en) Mounting method of passive component
JPH07122713B2 (ja) フレキシブル配線基板及びその製造方法及び電子部品
US6197617B1 (en) Semiconductor device with high reliability of connection between projective electrode of semiconductor element and conductive wire of substrate and method of manufacturing the same
JP2002134567A (ja) チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
US11291110B2 (en) Resin substrate and electronic device
EP0616367A1 (en) Lead structure and lead connecting method for semiconductor device
JPH0776131A (ja) 画像装置
EP0622845A2 (en) Apparatus and method for tape automated bonding beam lead insulation
EP1018764B1 (en) Lead member
US20050253234A1 (en) Semiconductor package and method of fabricating the same
JP4345464B2 (ja) 電子部品が接合された回路基板用部材の製造方法
JP4158659B2 (ja) 電子部品実装回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee