KR20020039238A - 트렌치로 구획된 실리콘 게르마늄 정전기 방전 다이오드회로망 - Google Patents

트렌치로 구획된 실리콘 게르마늄 정전기 방전 다이오드회로망 Download PDF

Info

Publication number
KR20020039238A
KR20020039238A KR1020010070025A KR20010070025A KR20020039238A KR 20020039238 A KR20020039238 A KR 20020039238A KR 1020010070025 A KR1020010070025 A KR 1020010070025A KR 20010070025 A KR20010070025 A KR 20010070025A KR 20020039238 A KR20020039238 A KR 20020039238A
Authority
KR
South Korea
Prior art keywords
diode
base layer
diode element
collector region
coupled
Prior art date
Application number
KR1020010070025A
Other languages
English (en)
Other versions
KR100537585B1 (ko
Inventor
브레난시아란제이
헤르시베르거더글라스비
리만구
슈미트니콜라스티
볼드만스티븐에이치
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20020039238A publication Critical patent/KR20020039238A/ko
Application granted granted Critical
Publication of KR100537585B1 publication Critical patent/KR100537585B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

실리콘-게르마늄 ESD 소자는 제1 전압 단자에 결합된 제1 도펀트형의 기판과, 제1 다이오드 구성 소자를 포함한다. 제1 다이오드 구성 소자는 기판 중의 제2 도펀트형의 콜렉터 영역과, 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 과, SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 바람직하게는, 콜렉터 영역 상의 SiGe 베이스층은 에피택셜 SiGe 층이고, 에미터의 제2 도펀트형은 SiGe 베이스층내로 확산된다. 본 발명의 ESD 소자는 제1 다이오드 구성 소자와 동일 구조의 제2 다이오드 구성 소자를 더 포함할 수도 있으며, 이 제1 및 제2 다이오드 구성 소자는 기판 중의 소자 분리 영역에 의해 서로 분리되어 있다. 제1 및 제2 다이오드 구성 소자는 다이오드 회로망을 형성한다. 각 실시예에 있어서, 소자 분리 영역은 다이오드 소자의 콜렉터 영역에 인접한 곳 중 다이오드 소자의 SiGe 베이스층의 일부분의 아래쪽에 배치될 수도 있다. 다이오드 소자 중의 SiGe 베이스층은 콜렉터 영역의 바로 위쪽 부분에서는 활성의 단결정층으로 구성되고, 소자 분리 영역의 바로 위쪽 부분에서는 다결정층으로 구성된다. 소자 분리 영역은 얕은 트렌치 소자 분리 영역일 수도 있고, 깊은 트렌치 소자 분리 영역일 수도 있다.

Description

트렌치로 구획된 실리콘 게르마늄 정전기 방전 다이오드 회로망{TRENCH-DEFINED SILICON GERMANIUM ESD DIODE NETWORK}
본 발명은 마이크로 전자 장치에 관한 것으로서, 특히 이러한 장치에서의 정전기 방전의 악영향을 저감시키기 위한 실리콘 게르마늄계 회로 및 회로망 구성에관한 것이다.
정전기 방전(ESD) 현상으로 인해 마이크로 전자 장치나 기타 장치의 단자 양단에는 고전압 및/또는 고전류가 인가되어진다. 지속 기간이 아주 짧은 것이 보통인 전압 및 전류 스파이크 양쪽 모두는 이러한 개별 장치의 여러 부분에서 절연 또는 확산을 파괴시켜 그 장치를 완전히 또는 부분적으로 동작 불능으로 만들 수 있다.
ESD 발생 빈도의 함수(a function of frequency of an ESD event)인 에너지 스펙트럼은 ESD 현상의 함수이다. ESD의 설명에 사용하는 모델에는 3 가지가 있다. 즉, 신체 모델(HBM, human body model), 기계 모델(MM, machine model) 및 충전 장치 모델(CDM, charge device model)이 있다. 신체 모델에서는, 최대 전류가 2.6 암페어이고 발생 시간(event time)이 150ns인 4KV 펄스를 가정한다. 400 볼트 기계 모델에서는, 최대 전류가 7 암페어이고 발생 시간이 10 내지 50ns인 것으로 가정한다. 충전 장치 모델에서는, 전압이 1KV 정도로 높고 전류가 9 내지 10 암페어이며 발생 시간이 0.25ns인 것으로 가정한다. CDM 메카니즘의 경우, 에너지 스펙트럼은 0 내지 5 GHz 주파수 영역내에 들어가며, 5 GHz를 초과하는 에너지는 무시할 수 있을 정도이다. 일반적으로, ESD 발생은 5 GHz 미만의 주파수에서 일어난다. 능동 및 수동 소자의 칩 성능 중 기능상의 성능에 영향을 주지 않고 동작하는 ESD 보호 시스템이 필요하다. 집적 반도체 칩에서, 코어 및 주변 회로는 고주파 장치 부품들을 가지고 있다. 예를 들면, SiGe 기술의 고속 트랜지스터는 50 GHz 내지 100 GHz 범위에 있을 수 있다. SiGeC 기술의 트랜지스터의 경우는, 100내지 150 GHz의 레벨을 달성할 수 있다. 따라서, ESD HBM, MM 및 CDM 현상보다는 더 빠르고(f > 5 GHz 이고) 차단 주파수가 고속의 동작 트랜지스터보다는 낮은 ESD 소자를 가질 것이 요망된다.
RF 주파수, 즉 1 GHz를 넘는 주파수에서 동작하는 마이크로 전자칩의 경우에는, 용량성 부하가 주요 관심사가 되는데, 이는 종래의 ESD 장치의 용량성 부하가 장치 성능에 역효과를 가지기 때문이다. 장치를 들여다볼 때의 총 커패시턴스는 ESD 장치의 커패시턴스와 회로 커패시턴스의 합으로 된다. 즉,
RF 회로는 저 커패시턴스를 갖게 설계되지만, ESD 회로 및 ESD 장치는 비교적 높은 커패시턴스를 갖는다. CTOT는 CESD에 의해 지배될 수도 있어 칩이 제대로 동작하지 않게 된다. 예를 들어, 1 GHz에서 1 pF의 커패시턴스는 용납될 수 있지만, 10 GHz에서는 이 커패시턴스가 0.1 pF 정도이어야만 하는데, 이를 달성하기는 어려우며, 또한 100 GHz에서는 이 커패시턴스가 0.01 pF 정도일 필요가 있는데, 종래의 ESD 보호 회로로는 이를 달성하는 것이 불가능할 정도로 아주 어렵다.
집적 회로의 성능 개선으로 반도체 회로의 고주파 속성과 칩 사이즈 축소 설계가 가능해짐으로써 실리콘 게르마늄계(SiGe based) 반도체 회로의 구현 등의 기술 발전이 촉진되고 있다. 이와 같이 칩 사이즈를 축소하는 경우에, 한정된 수의 I/O로 인해 소형 칩으로부터 충분한 전류 방전을 얻을 수 있는 능력이 제한되는 것을 보상하기 위해, ESD 보호 패드의 구조를 확장해야만 한다. 그렇지만, 이와 같이 확장된 ESD 패드 구조는 유해한 용량성 부하 효과를 야기하여 주파수의 왜곡을 가져오고 칩 성능에 영향을 미치게 된다. SiGe 장치의 넓은 주파수 범위에 걸친 데이터 비교 성능을 보면, ESD 보호를 갖는 장치가 보호를 갖지 않는 장치에 비해 상당한 성능 열화를 나타내고 있다. 비 ESD 장치의 성능에 영향을 주지 않고 고주파 응용 분야용의 접지로 전력을 방전시키도록 동작하는 ESD 보호 시스템이 필요하다.
따라서, 본 발명의 목적은, 종래 기술의 문제점 및 단점을 감안하여, 마이크로 전자 장치의 개량된 ESD 보호 시스템용 시스템을 제공하는 데 있다.
본 발명의 다른 목적은, SiGe 장치의 성능을 열화시키지 않고 SiGe 장치에 대한 ESD 보호를 제공하는 데 있다.
본 발명의 또다른 목적은, 마이크로 전자 장치에 유해한 전압 및 전류 스파이크를 방지하는 회로 및 회로망을 제공하는 데 있다.
본 발명의 또다른 목적은, 디지털, 아날로그 및 무선 주파(RF) 응용 분야에 대한 ESD 보호를 제공하는 데 있다.
본 발명의 또다른 목적은, 혼성 전압 및 혼성 신호 응용 분야에 대한 ESD 보호를 제공하는 데 있다.
본 발명의 다른 목적은, ESD HBM, MM 및 CDM 현상보다 더 빠르고(f > 5 GHz 이고) 고속의 동작 트랜지스터보다 더 낮은 차단 주파수를 갖는 ESD 소자를 제공하는 데 있다.
본 발명의 그 밖의 목적 및 이점들 중 일부는 자명한 것이며, 일부는 본 명세서로부터 명백하게 될 것이다.
도 1은 본 발명의 SiGe 다이오드 회로망의 일실시예의 입단면도.
도 2a는 도 1의 SiGe 다이오드 회로망의 바람직한 제1 배선 구성의 개략도.
도 2b는 도 2a의 배선 구성의 회로도.
도 3a는 도 1의 SiGe 다이오드 회로망의 바람직한 제2 배선 구성의 개략도.
도 3b는 도 3a의 배선 구성의 회로도.
도 4a는 도 1의 SiGe 다이오드 회로망의 바람직한 제3 배선 구성의 개략도.
도 4b는 도 4a의 배선 구성의 회로도.
도 5a는 도 1의 SiGe 다이오드 회로망의 바람직한 제4 배선 구성의 개략도.
도 5b는 도 5a의 배선 구성의 회로도.
도 6a는 도 1의 SiGe 다이오드 회로망의 바람직한 제5 배선 구성의 개략도.
도 6b는 도 6a의 배선 구성의 회로도.
도 7은 도 1의 SiGe 다이오드 회로망의 바람직한 제6 배선 구성의 회로도.
도 8은 도 1의 SiGe 다이오드 회로망의 바람직한 제7 배선 구성의 회로도.
도 9a는 본 발명의 SiGe 다이오드 회로망의 다른 실시예의 입단면도.
도 9b는 도 9a의 다이오드 회로망에 대한 배선 구성의 회로도.
도 10은 본 발명의 SiGe 다이오드 회로망의 또다른 실시예의 입단면도.
도 11 내지 도 23은 본 발명의 SiGe 다이오드 회로망의 일실시예의 형성 단계를 순차적으로 나타낸 입단면도.
도 24는 HBM, MM 및 CDM 모델의 주파수-에너지 특성을 나타낸 그래프.
도 25 내지 도 28은 주파수 차단 ESD 보호 회로망의 여러가지 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
22 : 기판
23 : 기판 표면
24a, 24b : 서브콜렉터 영역
32 : 얕은 트렌치 소자 분리 영역
34 : 리치쓰루 영역
36 : 단결정 SiGe 베이스층
38 : 다결정 베이스 접점 영역
40 : 에미터
상기한 목적 및 이점들과 그 밖의 목적 및 잇점들은 당업자에게는 명백한 것으로서, 이하의 본 발명에 의해 달성된다. 본 발명은 일태양에 있어서 제1 전압 단자에 결합된 제1 도펀트형의 기판 및 제1 다이오드 구성 소자를 포함하는 실리콘-게르마늄 ESD 소자에 관한 것이다. 제1 다이오드 구성 소자는 기판 중의 제2 도펀트형의 콜렉터 영역, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 -이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 바람직하게는, 콜렉터 영역 상의 SiGe 베이스층은 에피택셜 SiGe 층이고, 에미터의 제2 도펀트형은 SiGe 베이스층내로 확산된다.
본 발명의 ESD 소자는 또한 제1 다이오드 구성 소자와 동일 구조의 제2 다이오드 구성 소자를 더 포함할 수도 있으며, 이 제1 및 제2 다이오드 구성 소자는 기판 중의 소자 분리 영역(isolation region)에 의해 분리되어 있다. 제1 및 제2 다이오드 구성 소자가 다이오드 회로망을 형성한다. 소자 분리 영역은 얕은 트렌치 소자 분리 영역(shallow trench isolation)일 수도 있고, 깊은 트렌치 소자 분리 영역(deep trench isolation)일 수도 있다.
바람직한 제1 실시예에서, 본 발명은 제1 전압 단자에 결합된 제1 도펀트형의 기판, 제1 다이오드 소자 및 제2 다이오드 소자를 포함하는 다이오드 회로망을 제공한다. 각 다이오드 소자는 기판 중의 제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 -과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터와, 이 에미터와 베이스 접점 영역을 전기적으로 결합시키는 회로를 갖는다. 입력 패드는 제1 및 제2 다이오드 소자의 에미터/접점 결합 영역에 결합되어 있고, 제1 다이오드 소자의 콜렉터 영역은 제2 전압 단자에 결합되어 있다. 제1 다이오드 소자의 SiGe 베이스층은 제1 다이오드 소자의 애노드를 구성하고, 제1 다이오드 소자의 콜렉터 영역은 제1 다이오드 소자의 캐소드를 구성한다. 제2 다이오드 소자의 콜렉터 영역은 입력 패드에 결합되어 있고, 따라서 기판은 제2 다이오드 소자의 애노드를 구성하고, 제2 다이오드 소자의 콜렉터 영역은 제2 다이오드 소자의 캐소드를 구성한다.
바람직한 제2 실시예에서, 본 발명은 제1 전압 단자에 결합된 제1 도펀트형의 기판, 제1 다이오드 소자 및 제2 다이오드 소자를 포함하는 다이오드 회로망을 제공한다. 각 다이오드 소자는 기판 중의 제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 -과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 이 에미터와 제1 다이오드 소자 중의 베이스 접점 영역을 전기적으로 결합시키는 회로가 있고, 제2 다이오드 소자 중의 에미터와, 기판 및 제1 전압 단자와를 전기적으로 결합시키는 회로가 있다. 입력 패드는 제1 다이오드 소자의 에미터/접점 결합 영역 및 제2 다이오드 소자의 콜렉터 영역에 결합되어 있다. 제1 다이오드 소자의 콜렉터 영역은 제2 전압 단자에 결합되어 있고, 따라서 제1 다이오드 소자의 SiGe베이스층은 제1 다이오드 소자의 애노드를 구성하고, 제1 다이오드 소자의 콜렉터 영역은 제1 다이오드 소자의 캐소드를 구성한다. 제2 다이오드 소자의 콜렉터 영역은 입력 패드에 결합되어 있고, 따라서 SiGe 베이스층은 제2 다이오드 소자의 애노드를 구성하고, 제2 다이오드 소자의 콜렉터 영역은 제2 다이오드 소자의 캐소드를 구성한다.
본 발명의 또다른 실시예에서는, 제1 전압 단자에 결합된 제1 도펀트형의 기판, 제1 다이오드 소자 및 제2 다이오드 소자를 포함하는 다이오드 회로망을 제공한다. 각 다이오드 소자는 기판중의 제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 이 에미터와 베이스 접점 영역을 전기적으로 결합시키는 회로가 있으며, 입력 패드는 제2 다이오드 소자의 에미터/접점 결합 영역에 결합되어 있다. 제1 다이오드 소자의 콜렉터 영역은 제2 전압 단자에 결합되어 있으며, 따라서 제1 다이오드 소자의 SiGe 베이스층은 제1 다이오드 소자의 애노드를 구성하고, 제1 다이오드 소자의 콜렉터 영역은 제1 다이오드 소자의 캐소드를 구성한다. 제2 다이오드 소자의 콜렉터 영역은 제1 다이오드 소자의 에미터/접점 결합 영역에 결합되어 있으며, 따라서 제2 다이오드 소자의 SiGe 베이스층은 제2 다이오드 소자의 애노드를 구성하고, 제2 다이오드 소자의 콜렉터 영역은 제2 다이오드 소자의 캐소드를 구성한다.
본 발명의 또다른 실시예는 제1 전압 단자에 결합된 제1 도펀트형의 기판과, 다이오드 소자를 포함하는 다이오드를 제공한다. 이 다이오드 소자는 기판 중의제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 다이오드 소자의 콜렉터 영역은 입력 패드에 결합되어 있고, 다이오드 소자의 에미터는 제2 전압 단자에 결합되어 있으며, 따라서 기판은 다이오드 소자의 애노드를 구성하고, 콜렉터 영역은 다이오드 소자의 캐소드를 구성한다.
본 발명의 또다른 실시예는 제1 전압 단자에 결합된 제1 도펀트형의 기판과; 기판 중의 제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는 다이오드 소자를 포함하는 다이오드를 제공한다. 입력 패드는 SiGe 베이스층에 결합되어 있고, 다이오드 소자의 콜렉터 영역은 입력 패드와 베이스층 양쪽 모두에 결합되어 있으며, 다이오드 소자의 에미터는 제2 전압 단자에 결합되어 있고, 따라서 기판은 다이오드 소자의 애노드를 구성하고, 콜렉터 영역은 다이오드 소자의 캐소드를 구성한다.
본 발명의 또다른 실시예는 제1 전압 단자에 결합된 제1 도펀트형의 기판과, 복수의 다이오드 소자를 포함하는 다이오드 회로망을 제공한다. 각 다이오드 소자는 기판 중의 제2 도펀트형의 콜렉터 영역 - 각 콜렉터 영역은 제1 전압 단자에 결합되어 있음 - 과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 -과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 입력 패드는 복수의 다이오드 소자 중 첫번째 다이오드 소자의 에미터에 결합되고, 직렬로 결합된 복수의 클램핑 소자가 제공된다. 각 다이오드 소자의 베이스층은 인접한 다이오드 소자의 에미터에 결합되어 있지만, 예외적으로 복수의 다이오드 소자 중 마지막 다이오드 소자의 베이스층은 제2 레일 전압원에 결합되어 있으며, 이들 클램핑 소자 각각은 인접한 다이오드 소자의 베이스-에미터 결합부간을 접속하고 있다. 이들 클램핑 소자는 리치쓰루 저항(reach through resistor), 실리콘 게르마늄 폴리실리콘 저항, 실리콘 게르마늄 npn, 또는 실리콘 게르마늄 pnp 등의 소자 중 하나 이상으로 되어 있다.
본 발명의 또다른 실시예는 제1 전압 단자에 결합된 제1 도펀트형의 기판과, 복수의 다이오드 소자를 포함하는 다이오드 회로망을 제공한다. 각 다이오드 소자는 기판 중의 제2 도펀트형의 콜렉터 영역 - 각 콜렉터 영역은 제1 전압 단자에 결합되어 있음 - 과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 -과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 입력 패드는 복수의 다이오드 소자 중 첫번째 다이오드 소자의 에미터에 결합되고, 복수의 다이오드 소자 각각의 베이스층은 복수의 다이오드 소자 중 인접한 다이오드 소자의 에미터에 결합되어 있지만, 예외적으로 복수의 다이오드 소자 중 마지막 다이오드 소자의 베이스층은 제2 전압 단자에 결합되어 있다. 다이오드 회로망은 또한 복수의 다이오드 소자 중 마지막 다이오드 소자의 베이스층에 결합된 베이스층과, 제1 전압 단자에 결합된 콜렉터 영역과, 제2 전압 단자에 결합된 에미터를 갖는 다이오드 소자를 더 포함한다.
본 발명의 또다른 실시예에서는, 제1 전압 단자에 결합된 제1 도펀트형의 기판과, 복수의 다이오드 소자를 포함하는 다이오드 회로망을 제공한다. 각 다이오드 소자는 기판 중의 제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 -과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 입력 패드는 이들 다이오드 소자 중 첫번째 다이오드 소자의 베이스층에 결합되고, 이들 다이오드 소자 각각의 에미터는 인접한 다이오드 소자의 베이스층에 결합되어 있지만, 예외적으로 이들 다이오드 소자 중 마지막 다이오드 소자의 에미터는 제2 레일 전압원에 결합되어 있다. 각 콜렉터 영역은 공통 콜렉터 전압 단자 또는 다른 단자에 결합된다.
이들 실시예 각각에 있어서, 소자 분리 영역은 다이오드 소자의 콜렉터 영역에 인접하여 다이오드 소자의 SiGe 베이스층의 일부분의 아래쪽에 배치될 수도 있다. 다이오드 소자 중의 SiGe 베이스층 중 콜렉터 영역의 바로 위쪽 부분은 활성의 단결정층으로 구성되고 소자 분리 영역의 바로 위쪽 부분은 다결정층으로 구성하는 것이 바람직하다.
본 발명의 또다른 실시예는 고주파 응용 분야에 대한 주파수 차단 ESD 보호 회로망을 제공한다. 이 회로망은 제1 주파수 응답을 갖는 회로를 갖는 칩 상의 제1 장치 및 제2 주파수 응답을 갖는 칩 상의 제2 장치를 포함하되, 제2 주파수 응답은 제1 주파수 응답보다 작다. 바람직하게는, 이들 장치 중 적어도 하나는 SiGe 장치이며, 제1 및 제2 장치 모두가 SiGe 장치일 수도 있다. 보다 바람직하게는, 제1 및 제2 장치 중 어느 하나 또는 양쪽 모두는 제1 전압 단자에 결합된 제1 도펀트형의 기판과, 다이오드 구성 소자를 포함한다. 다이오드 구성 소자는 기판 중의제2 도펀트형의 콜렉터 영역과, 이 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 과, 이 SiGe 베이스층 상의 제2 도펀트형의 에미터를 갖는다. 제2 장치는 바람직하게는 제2 주파수가 5 GHz 이상인 회로를 갖는다.
신규의 것으로 생각되는 본 발명의 특징들 및 본 발명의 특징적 구성 요소는 특별히 첨부된 특허청구범위에 기술되어 있다. 도면은 단지 설명을 위한 것일 뿐이며, 축척에 따라 도시되지는 않았다. 그렇지만, 본 발명의 구성 및 실시 방법 양쪽 모두에 관해서는 첨부된 도면과 관련하여 기재된 상세한 설명을 참조하면 그 자체로서 잘 이해될 것이다.
본 명세서에서는, 본 발명의 바람직한 실시예에 대해서 도 1 내지 도 28을 참조하여 설명할 것이며, 도면 중 동일 또는 유사한 참조부호는 본 발명의 동일 또는 유사한 특징부를 나타낸다. 도면에서 본 발명의 특징부는 축척에 따라 도시되어 있지는 않다.
본 발명은 디지털/아날로그 응용 분야에 대한 혼성 전압 인터페이스 회로망 뿐만 아니라 무선 주파수(RF) 및 혼성 신호 응용 분야용의 실리콘 게르마늄(SiGe) 트랜지스터 소자를 사용하여 구성된 ESD 회로망을 제공한다. 다이오드 구성에서 SiGe 헤테로접합 바이폴라 트랜지스터(HBT) 장치는 ESD 보호를 제공한다. 또한, SiGe HBT 장치의 베이스-콜렉터 또는 베이스-이미터 접합은 정극성 펄스에 대한 ESD 보호를 제공하고, SiGe HBT 장치의 콜렉터-기판 접합은 부극성 펄스에 대한 ESD 보호를 제공한다. 직렬 구성의 SiGe HBT 장치는 혼성 신호 응용 분야에 대한ESD 보호를 제공한다.
도 1은 본 발명의 일실시예를 나타낸 것으로서, 제1 다이오드 소자(31a) 및 제2 다이오드 소자(31b)를 구비한 다이오드 회로망(30)을 도시한 도면이다. 2개의 다이오드 소자 모두는 제1 도펀트형, 이 경우에는 p―형의 폴리실리콘 또는 다른 적당한 물질로 된 기판(22) 중에 형성된다. 구별하기 위해서, 이 기판은 또한 참조 부호 S 로서 식별된다. 제1 및 제2 다이오드 소자의 서브콜렉터 영역(24a, 24b)은 각각 제2 도펀트형, 예를 들면 n+ 형의 기판의 하측 부분에 형성된다. 다이오드 회로망(30)의 서브콜렉터 영역(24a, 24b)은 폴리실리콘의 트렌치 충전 물질(28)을 내포한 트렌치 소자 분리 물질(26)로 이루어진 깊은 트렌치(deep trench)를 경계로 하여 인접한 장치들과 분리되어 있다. 깊은 트렌치 각각의 상부에는, 얕은 트렌치(shallow trench) 소자 분리 영역(STI, 32)이 있다. 각 다이오드의 콜렉터 영역은 기판(22)의 표면(23) 중 STI 영역(32) 사이에 있는 낮게 도핑된 영역이다. 본 명세서에서 사용되는 것처럼, 용어 콜렉터는, 달리 구분하지 않는 한, 기판 표면의 콜렉터 영역 및 보다 진하게 도핑된 표면 아래쪽 더 깊은 곳의 서브콜렉터 영역(24a, 24b) 모두를 말한다. 또한, 기판 표면(23)에서의 접속을 가능케하는 제2 도펀트형(n+형)의 리치쓰루 영역(34)도 설치되어 있다. 제1 및 제2 다이오드의 리치쓰루 접속부의 콜렉터 영역은 각각 참조 부호 C1과 C2로 식별된다. 각각의 리치쓰루 영역(34)은 얕은 트렌치 소자 분리 영역(STI, 32)과 접하고 있다. 도핑된 불순물 및 진성 베이스 영역(doped extrinsic and intrinsic base region,41)도 또한 STI 영역(32) 사이에 배치되어 있다.
p- 도펀트 영역(41) 바로 위쪽과 STI 영역(32)의 일부분의 상측에는, 제1 도펀트형, 예를 들면 p+형의 실리콘 게르마늄 베이스층이 배치되어 있으며, 이 베이스층은 콜렉터 영역 및 n+ 서브콜렉터 영역(24a, 24b) 바로 위쪽에 있는 활성의 단결정 부분(36)과, 소자 분리 영역(32) 상부의 제1 도펀트형과 동일한, 예를 들면 p+형의 다결정 베이스 접점 영역(38)을 갖는다. 단결정 실리콘 게르마늄 베이스 영역(36) 각각의 상측에는, 제2 도펀트형, 예를 들면 n+형의, 바람직하게는 비소가 도핑된 폴리실리콘으로 된 에미터(40)가 있다. 제1 및 제2 다이오드 소자 각각에 있어서, 실리콘 게르마늄 베이스층 및 베이스 접점 영역에 대한 접점은 각각 B1과 B2로 식별되고 있다. 제1 및 제2 다이오드 에미터(40)에 대한 접점은 각각 E1과 E2로 식별되고 있다. 바람직하게는, 실리콘 게르마늄 베이스층(36)은 에피택셜 실리콘 게르마늄층이고, 에미터(40)는 적어도 부분적으로는 실리콘 게르마늄 베이스층내로 확산되어 있다. 실리콘 게르마늄 베이스 영역은 SiGeC 화합물을 형성하는 탄소를 함유할 수 있다. 분리 영역(44)이 에미터(40)에 인접하여 실리콘 게르마늄 베이스층(36)과 베이스 접점 영역(38)의 상부에 제공될 수도 있고, 질화물 캡(46)이 에미터(40) 각각에 인접하여 실리사이드 캡의 상측에 제공될 수도 있다.
유사한 구성을 갖는 부가의 SiGe 다이오드 소자가 각각 소자 분리 영역에 의해 서로 분리되는 구성으로 도 1에 도시된 SiGe 다이오드 소자에 인접하여 형성될 수 있다. 도 1의 바람직한 실시예의 다이오드 부품들은 소망하는 ESD 보호 형태에따라 한개의 SiGe 다이오드 소자부터 3개 이상의 다이오드 소자에 이르기까지 다양한 회로 배열로 접속될 수도 있다.
도 2a는 바람직한 제1 배선 구성의 개략도로서, 실리콘 게르마늄 베이스층(B1, B2), 에미터(E1, E2), 콜렉터(C1, C2) 및 기판(S) 각각에 대한 물리적 회로 접속을 나타낸 것이다. 도 2b는 도 2a와 동일한 접속을 회로도로 나타낸 것이다. 이와 같이, 도 2a 및 도 2b에 도시한 바와 같이, 기판(S)은 제1 전압 단자(VSS)에 전기적으로 접속 또는 결합되어 있고, 입력 패드(IP)는 실리콘 게르마늄 베이스층(B1, B2) 및 에미터(E1, E2) 각각에 결합되어 있다. 제1 다이오드 소자의 콜렉터 영역(C1)은 제2 전압 단자(VDD)에 결합됨으로써, 제1 다이오드 소자의 실리콘 게르마늄 베이스층은 제1 다이오드 소자의 애노드를 구성하고, 제1 다이오드 소자의 콜렉터 영역은 제1 다이오드 소자의 캐소드를 구성하게 된다. 제2 다이오드 소자의 콜렉터 영역(C2)은 입력 패드(IP)에 결합됨으로써, 기판은 제2 다이오드 소자의 애노드를 구성하고, 제2 다이오드 소자의 콜렉터 영역(C2)은 제2 다이오드 소자의 캐소드를 구성하게 된다.
도 2a 및 도 2b에 도시된 회로 접속은, 정극성 및 부극성 펄스에 대한 ESD 보호를 제공하기 때문에, 특히 유용하다.
도 3a 및 도 3b는 각각 바람직한 제2 배선 구성을 도 2a 및 도 2b에 도시된 개략도 및 배선도와 유사한 방식으로 나타낸 것이다. 제1 다이오드 소자의 에미터및 베이스 접점 영역(E1, B2)은 입력 패드(IP)에 전기적으로 결합되어 있고, 기판(S)은 제1 전압 단자(VSS)에 결합되어 있다. 이전의 실시예와 비교해보면, 도 3a 및 도 3b에 도시된 실시예에서는, 제2 다이오드 소자의 에미터 및 베이스 접점 영역(E2, B2)은 서로 전기적으로 분리되어 있고, 또한 입력 패드(IP)와도 전기적으로 분리되어 있다. 제1 다이오드 소자의 콜렉터 영역(C1)은 제2 전압 단자(VDD)와 결합되어 있다. 제2 다이오드 소자의 에미터(E2)가 제1 전압 단자(VSS)와 전기적으로 결합됨으로써, 제2 다이오드 소자의 길리콘 게르마늄 베이스층(B2)은 제2 다이오드 소자의 애노드가 된다. 이 유형의 회로는, 그 VDD전원이 내재 전압(native voltage)과 일치하는 단일 전원 전압의 RF 회로의 ESD 보호를 제공하기 때문에, 즉 IP 전압이 VDD미만으로 유지되기 때문에, 특히 유용하다.
도 4a 및 도 4b는 각각 다른 배선 구성을 개략도와 회로도의 형태로 도시한 것이다. 도 2a 및 도 2b와 비교해보면, 도 4a 및 도 4b의 구성에서는, 제2 다이오드 소자의 콜렉터 영역(C2)과 제1 다이오드 소자의 에미터/접점 영역(E1, B1) 양쪽은 모두 입력 패드와는 분리되어 있지만, 서로간은 결합되어 있다. 제2 다이오드 소자의 에미터 및 베이스 접점 영역(E2, B2)은 입력 패드(IP)와 전기적으로 결합되어 있다. 제1 다이오드 소자의 콜렉터 영역(C1)은 제2 전압 단자(VDD)와 결합되어 있다. 각 다이오드 소자에 있어서, SiGe 베이스층(B1, B2)은 다이오드 소자의 애노드를 구성하고, 콜렉터 영역(C1, C2)은 다이오드 소자의 캐소드를 구성한다. 이 회로는, 정극성 펄스에 대한 분리 영역을 공유하는 혼성 전압 실리콘 게르마늄 npn ESD 회로망을 제공하기 때문에, 특히 유용하다.
도 5a 및 도 5b는 각각 단지 제1 다이오드 소자만을 포함한 또다른 배선 구성을 개략도와 회로도의 형태로 나타낸 것이다. 기판(S)은 제1 전압 단자(VSS)에 접속되고, 에미터(E1)는 제2 전압 단자(VDD)에 접속되어 있다. 콜렉터(C1)는 입력 패드 및 콜렉터 SX다이오드를 형성하는 기생 다이오드 기판에 접속되어 있다. 베이스(B1)는 npn을 제공하기 위해 VDD에 대해 부유상태로 되어 있다. 도시된 다이오드 소자에 있어서는, 기판이 다이오드 소자의 애노드를 구성하고, 콜렉터 영역이 다이오드 소자의 캐소드를 구성한다. 이 다이오드 소자는, E1이 VDD에 접속된 경우, 베이스가 개방된 공통 에미터 모드의 SiGe HBT를 제공한다. 이 회로는 VDD를 초과하는 정극성 방전에 대해서도 또한 VSS미만의 부극성 방전에 대해서도 ESD 보호를 제공하기 때문에, 특히 유용하다.
도 6a 및 도 6b는 각각 단지 제1 다이오드 소자만을 포함한 본 발명의 또다른 배선 구성을 개략도와 회로도의 형태로 나타낸 것이다. 기판(S)은 제1 전압 단자(VSS)에 접속되고, 콜렉터(C1)와 베이스층(B1) 양쪽 모두는 입력 패드에 접속되어있으며, 에미터(E1)는 제2 전압 단자(VDD)에 접속되어 있다. 도 5a 및 도 5b의 다이오드 소자의 경우와 마찬가지로, 기판은 애노드를 구성하고, 콜렉터 영역은 캐소드를 구성한다. 이 구성에서, SiGe 콜렉터-SX다이오드 ESD 소자 및 부가의 베이스-에미터 접합은, 베이스 구동 또는 베이스 결합 npn 장치 뿐만 아니라 다이오드로서도 기능한다. 이 회로는, VDD또는 기판으로의 부극성 HVM 펄스에 대응하기 위한 것으로서 베이스가 입력에 연결되어 있는 실리콘 게르마늄 npn 소자를 제공하기 때문에, 특히 유용하다.
도 7은 또다른 SiGe 회로 구성을 회로도의 형태로 나타낸 것이다. 이 구성은 혼성 전압 응용 분야용의 션트 소자(shunt element)를 갖는 공통 콜렉터 구성의 일련의 SiGe pnp HBT로 이루어져 있다. 콜렉터(C1, C2, C3,...,Cn) 모두는 제1 레일, 즉 접지에 공통 접속되어 있다. 제1 HBT의 에미터(E1)는 입력 패드(IP)에 접속되고, 제1 HBT의 베이스(B1)는 제2 HBT의 에미터(E2) 및 제1 달링톤 션트 소자 또는 클램프(D1)에 접속되어 있다. 제2 HBT의 베이스(B2)는 제3 HBT의 에미터(E3) 및 제2 달링톤 션트 소자 또는 클램프(D2)에 접속되어 있고, 제n HBT에 이르기까지 이와 같이 계속된다. 따라서, 클램핑 소자(D)는 HBT 각각의 베이스-에미터 접합부들간에 접속된다. 제n HBT의 베이스(Bn)는 제2 레일, 즉 VCC에 접속되어 있다. 이 회로는 달링톤 션트 소자(D1, D2,...,Dn)를 갖는 혼성 전압 실리콘 게르마늄계 ESD 회로망을 제공한다. 클램프 회로(D)는 리치쓰루 저항, 실리콘 게르마늄 폴리실리콘 저항, 실리콘 게르마늄 npn, 다이오드 구성의 실리콘 게르마늄 pnp 및 그 밖의 소자들 중 어느 하나일 수 있다. 클램핑 장치는 또한 CMOS계 소자, 예를 들면 NFET, PFET, n-웰, p 저항, n+ 저항 등도 될 수 있다. 이 회로는 혼성 전압 응용 분야에 사용할 수 있기 때문에, 특히 유용하다.
도 8은 본 발명의 또다른 배선 구성을 회로도 형태로 나타낸 것이다. 이 회로는 pnp 계열의 SiGe HBT 장치로 된 다이오드 열(diode string)을 형성한다. 이 다이오드 열은 션트 소자를 갖는 공통 콜렉터 구성에 접속된다. 다이오드 열의 각 콜렉터 영역(C1, C2)은 제1 레일 또는 전압 단자, 즉 접지에 결합되고, 입력 패드(IP)는 다이오드 열의 제1 HBT의 에미터(E1)에 결합되어 있다. 이 다이오드 열 중의 제1 다이오드 소자의 베이스(B1)는 인접한 다이오드 소자의 에미터, 예를 들면 E2에 결합되어 있지만, 예외적으로 이 다이오드 열 중의 마지막 다이오드 소자의 베이스(B2)는 제2 전압 단자, 즉 VDD에 결합되어 있다. 제n HBT 다이오드 소자는 베이스(B2)에 결합된 베이스층(Bn), 접지에 결합된 콜렉터(Cn) 및 VDD에 결합된 에미터(En)를 갖는다. 이 회로는 달링톤 션트 실리콘 게르마늄 트랜지스터를 갖는 실리콘 게르마늄 pnp 혼성 전압 ESD 회로망을 제공하기 때문에, 특히 유용하다.
도 9a는 본 발명의 또다른 실시예를 나타낸 것으로서, 이 실시예에서는 제1, 제2 및 제3 SiGe 다이오드 소자(31a, 31b, 31c)가 각각 설치되고, 이들 전체는 깊은 트렌치 소자 분리 영역(26)/충전 영역(28)에 의해 나머지 기판 구조와 분리되어 있다. 개개의 SiGe 다이오드 소자(31a, 31b, 31c) 각각의 사이에는, 얕은 트렌치 소자 분리(STI) 구조(32)가 설치되어 있다. 제1, 제2 및 제3 SiGe 다이오드 소자 모두는 기판(22) 중에 위치한 공통 n+ 서브콜렉터(24)의 상부에 배치되어 있다. 공통 n+ 콜렉터 리치쓰루 영역(34)은 얕은 트렌치 소자 분리 영역(32) 사이에 설치되어 있다.
도 9a의 실시예에 대한 회로도는 도 9b에 도시되어 있다. 다이오드가 직렬로 되도록 베이스-에미터 접속이 반복되어 있고 베이스-에미터 접합이 VCC에 접속되어 있는 다이오드 열이 도시되어 있다. 이 실시예에서, 입력 패드(IP)는 제1 HBT 다이오드 소자의 베이스층(B1)에 결합되어 있다. 제1 및 제2 다이오드 소자의 에미터(E1, E2)는 제2 및 제3 다이오드 소자의 베이스층(B2, B3)에 각각 결합되어 있다. 제3 다이오드 소자의 에미터(E3)는 제2 레일 전압원 VCC에 결합되어 있다. 다이오드 콜렉터(C1, C2, C3)는 Vcollector에 공통 결합되어 있고, 저 커패시턴스의 베이스-에미터 접합이 SiGe HBT npn 장치열을 위해 사용되고 있다. 그렇지 않고, 다이오드 콜렉터가 공통 결합되지 않기도 한다. 이 회로는 베이스-콜렉터 커패시턴스를 조절할 수 있는 콜렉터 크기로 한정된 공통 콜렉터 실리콘 게르마늄 npn ESD 회로망을 제공하고, 또한 입력 패드의 혼성 전압이 전원의 패드 전압을 상회하는 혼성 전압 인터페이스에 유용한 저 커패시턴스의 회로를 제공하기 때문에 특히 유용하다.
본 발명의 다이오드 회로망의 개개의 소자 및 영역에 사용되는 막에 대해서, 도 10에 보다 상세히 설명하고 있다. 이 실시예에서는, 도 1의 실시예와 비교해볼 때, 한쌍의 n+ 콜렉터 리치쓰루 영역(34)이 설치되어 있다. 각각의 리치쓰루 영역(34)은 그 양측에 얕은 트렌치 소자 분리 영역(32)을 갖는다. 리치쓰루 영역(34) 각각의 상측에는, 티타늄, 질화 티타늄, 코발트 등으로 이루어진 살리사이드막(salicide film)이라고도 하는 실리라이드층(48)이 설치되어 있다. n+ 페디스탈 영역(pedestal region, 42)이 영역(41)의 중앙부에 설치될 수도 있다. PX 질화물층은 STI 영역(32)의 상부의 다결정 SiGe 베이스 접점 영역(38) 아래쪽에 배치된다. 베이스 접점 영역(38)의 상측에는, 층(48)과 유사한 실리사이드층(44)이 있다. 비소가 도핑된 폴리실리콘 에미터(40)는 비소 에미터 영역(60)을 통해 실리콘 게르마늄 베이스층(36)에 접촉하고 있다. 에미터(40)와 단결정 SiGe 베이스(36) 간의 접촉 영역과 에미터(40) 간의 접촉 영역의 양측에는, 산화물층(54), 질화물층(56) 및 산화물층(58)이 순차적으로 적층되어 있다. 질화물 캡(52)이 에미터 및 산화물/질화물/산화물층의 측면 모서리를 따라 설치되어 있다. 마찬가지로, 질화물 캡(46)이 베이스 접점 영역(38) 및 실리사이드 캡(44)의 측면을 따라 설치될 수도 있다. 또한, 실리사이드 캡(50)이 에미터 영역(40)의 상부에 설치되어 있다.
본 발명의 다이오드 회로망을 제작하기 위해서는, 먼저 제1 도펀트형, 예를 들면 p- 도펀트의 실리콘 기판을 갖는 웨이퍼가 제공된다. 서브콜렉터(NZ) 마스크가 기판 웨이퍼상에 배치되고, NZ 레지스트가 웨이퍼 전면에 형성된다. 이어서,마스크가 선택적으로 제거되어, 서브콜렉터 주입을 위한 중심 영역을 개구시키게 된다. 제2 도펀트형, 예를 들면 n+ 도펀트를 대량으로 주입하여, 기판의 하측 부분에 서브콜렉터 영역을 형성한다. 그 다음에, NZ 레지스트를 기판에서 박리시키고, 재산화(reoxidation)를 실행하여, 도 11에 도시한 바와 같이, n- 에피택셜층(66)을 n+ 서브콜렉터(24a) 및 웨이퍼 기판(22)의 다른 모든 영역 상에 성장시켜 균일한 에피택셜 영역을 형성하게 된다.
이어서, 깊은 트렌치(DT) 레지스트의 증착 및 선택적 제거를 수행하여 기판중에 한쌍의 깊은 트렌치를 에칭하기 위한 마스크를 형성한다. 반응성 이온 에칭법(RIE) 또는 다른 적당한 기법으로 에칭을 하여, n+ 서브콜렉터 영역(24a)의 양측의 소망의 위치에 트렌치 영역(68)을 기판(22)에 이르기까지 형성한다. 그 다음에, 웨이퍼 전면에 걸쳐 채널 스톱(channel stop)에 주입을 행하여 트렌치의 하부에 주입부(implant)를 형성하고, 도 12에 도시한 바와 같이, 그 위에 소자 분리막을 증착시켜 산화물 유전체(26)를 형성한다. 이어서, 트렌치를 폴리실리콘(28)으로 충전하여 깊은 트렌치 소자 분리 영역을 형성한다. 얕은 트렌치 소자 분리 영역을 형성하기 위해서는, 먼저 산화물막을 증착시킨 다음에 이 산화물막상에 질화물막을 증착시킨다. 레지스트 마스크(RX)를 소자 분리 영역 구획을 위한 영역상에 배치하고, RX 에칭을 실행하여 얕은 트렌치 영역(74)을 형성한다. 이어서, 산화실리콘 등의 산화물을 웨이퍼상에 증착하여, 산화물 영역(70a, 70b, 도 13 참조)에 의해 분리된 얕은 트렌치 소자 분리 영역(32)을 형성하게 된다. 그 다음에, 웨이퍼에 평탄화 작업을 행하여 평탄한 표면(76)을 형성한다. 소망의 영역의 상부에리치쓰루 마스크를 증착하고, 리치쓰루 주입 레지스트(RN)를 선택적으로 증착하여 얕은 트렌치 소자 분리 영역(32)간의 산화물 영역(70b)에 개구부를 둠으로써, 리치쓰루 영역을 형성한다. 그 다음에, 웨이퍼 전면에 걸친 이온 주입을 사용하여 영역(70b)에 리치쓰루 주입을 실행한 다음에 RN 레지스트를 박리시킨다.
그 다음에, NPN 보호 산화물을 웨이퍼의 표면(76) 상에 증착시키고, 또한 보호 질화물 레지스트(PX)를 증착시켜 산화물 영역(70a) 및 인접한 얕은 트렌치 소자 분리 영역(32)의 일부분을 제외하고는 이 레지스트를 제거한다. 그 다음에, PX 레지스트 아래쪽을 제외하고는 PX 질화물을 박리시켜, 산화물 영역(70a) 및 인접한 얕은 트렌치 소자 분리 영역(32)의 일부분 상부의 NPN 보호 질화물을 남겨둔다. 그 다음에, 웨이퍼상에 n-웰(NW) 마스크 및 레지스트를 균일하게 형성하고, n-웰 주입부를 P-FET MOSFET에는 배치하지만 산화물 영역(70a) 상부의 NPN 영역에는 배치하지 않는다. 그 다음에, NW 레지스트를 박리시킨다. 이어서, DN 마스크를 도포하고 나서 DN 레지스트를 도포하고 DN 마스크를 제거한다. 그 다음에, 웰 지역 중의 PMOS 채널 주입부에 주입을 한다.
NFET에 대한 p-웰 주입부를 형성하기 위해서는, 마스크(BF)를 도포하고 레지스트를 형성한다. 그 다음에, 깊은 트렌치 소자 분리 영역(26, 28) 양측의 비NPN 영역, 즉 PMOS 영역에 p-웰 주입부를 만든 다음에, BF 마스크를 제거한다. 그 다음에는, 도 14에 도시한 바와 같이, FET 보호 산화물층을 도포한 다음에 폴리실리콘 보호층 및 산화물층을 도포한다. 이어서, 레지스트층(BX, 78)을 증착시키고 마스크를 형성하여 페디스탈을 형성하게 될 영역(70a)을 노출시키게 된다. 그 다음에, 깊은 페디스탈 n 주입을 실행하고 나서 PX 질화물의 에칭을 실행하여, 페디스탈 영역(70a)에 인접한 얕은 트렌치 소자 분리 영역(32)의 상부에 별도의 질화물 영역(62)을 형성한다.
도 15에 도시한 바와 같이, 저온 에피택셜(LTE) 막 성장법에 의해 Si/SiGe 막을 성장시킨다. SiGe 막은 콜렉터(24a)상의 페디스탈 영역(70a)의 바로 위쪽의 부분(36)에서는 단결정 막 층으로 형성되고, STI 영역(32)의 바로 위쪽의 인접 부분(38)에서는 다결정 또는 비정질 막 층으로 형성된다. 그런 후에, 산화물층(54)을 성장시키고 나서 질화물층(56)을 성장시킨 다음에, 에미터막을 성장 또는 증착시킨다. 에미터 및 불순물 베이스(extrinsic base)를 구획짓기 위해서, 도 16에 도시한 바와 같이, 에미터(EN) 마스크 및 레지스트층(84)을 도포한 다음에 EN 레지스트를 박리시킨다. 산화물층(54) 및 질화물층(56)을 에칭하여 에미터 영역을 구획지은 다음에 EN 레지스트를 박리시키고 에미터(82, 도 17 참조)의 상부 및 측면부에 산화물(86)을 형성시킨다. 불순물 베이스에 주입하기 위해, 스페이서 증착(spacer deposit)을 실행하고 에칭을 실시하여 베이스와 이미터간의 간격을 정한다. 이어서, 베이스에 p+ 도펀트를 주입시킨다. 그 다음에, 산화물 스페이서를 제거하고 고압 산화법(hipox)에 의해 폴리실리콘을 산화물로 변환시킨 다음에 산화물의 에칭 및 에미터 윈도우의 제거를 행한다.
경우에 따라서는, 도 18에 도시한 바와 같이, 페디스탈 주입부가 있다. 먼저, 마스크(N2) 및 레지스트층(88)을 구획지어 에미터 영역을 노출시키고, 에미터 영역에 페디스탈(42)의 n+ 주입부를 만든다. 그런 후에, 에미터 영역에 폴리실리콘 증착을 행하고 나서 폴리실리콘 이온 주입을 하고 폴리실리콘 게이트 막 상에 폴리실리콘 캡을 형성한다(도 19 참조). 또한, 도 19에 도시한 바와 같이, 마스크(NP) 및 레지스트(90)가 에미터 막 상에 증착되어 에미터 막을 규정하고, 나머지 표면을 노출시킨 채로 둔다. 도 20에는, n+ 폴리실리콘 막(40)과 에미터(40) 막에 인접하여 증착된 n+ 폴리실리콘 아질산염 캡(46)이 도시되어 있다. 이어서, 에미터 폴리실리콘을 에칭하여 n+ 폴리실리콘 막과 n+ 폴리실리콘 아질산염 캡을 남겨 둔다. 그 다음에, 레지스트를 박리시키고, 마스크(PB) 및 레지스트(92)를 n+ 폴리실리콘 막, n+ 폴리실리콘 아질산염 캡 및 에미터 막의 상부에 도포한 다음에, PB 레지스트 지역 주변의 폴리실리콘 막을 에칭한다. 이어서, BN 마스크 및 레지스트를 전체 표면상에 도포하고(도 21 참조), p- 채널 MOSFET 소오스/드레인 주입을 실행한 다음에 BN 레지스트를 제거한다(도 22 참조).
도 22에 도시한 바와 같이, p+ 폴리 영역을 형성하는 티타늄 실리사이드가 증착된다. 이어서, 도 23에서는, 실리사이드 캡 TiSix(44)의 형성을 실행한다. 이렇게 하여, 본 발명의 실리콘 게르마늄 ESD 구조의 바람직한 실시예에 이르게 된다. 이어서, 표준의 BEOL(back end of line, 라인 후단부) 레벨의 증착을 하여 소망의 회로 접속을 행하게 된다.
능동 및 수동 소자의 칩 성능 중 기능상의 성능에 영향을 미치지 않고 동작하는 ESD 보호 시스템을 제공하기 위해, 본 발명은 또한 5 GHz를 넘는 주파수에서 ESD HBM, MM 및 CDM 현상보다 빠르고 CMOS 또는 BiCMOS 표준 장치 등의 고속의 동작 트랜지스터보다 낮은 차단 주파수를 갖는 ESD 소자를 제공한다. ESD 현상을 설명하는데 사용하는 HBM, MM 및 CDM 모델의 주파수-에너지 특성의 그래프가 도 24에 도시되어 있다. ESD 차단 주파수 fT가 각각 약 20 GHz 및 약 50 GHz인 저주파 트랜지스터와 고주파 트랜지스터에 대해서도 도시되어 있다. 본 발명은
f(ESD) < f < f*
인 ESD 소자를 제공하며, 여기서 f*는 고속 동작/저 항복전압 트랜지스터의 주파수이고, f(ESD)는 ESD 현상의 차단 주파수이며, f는 본 발명의 ESD 장치의 차단 주파수이다. 일반적으로, 이것은 본 발명의 ESD 보호 시스템이 보호해야할 트랜지스터에 따라 약 5 GHz 내지 약 20 GHz 또는 그 이상의 주파수 차단을 갖는다는 것을 의미한다. ESD 보호 시스템은 비 ESD 장치 성능에 영향을 주지 않고 먼저 턴온되어 전력을 접지로 방전시킨다. 트랜지스터가 그의 차단 영역에 있기 때문에, 이 장치는 동작 응답 중에 비활성 상태로 있게 된다.
일례로서, 도 1의 나란히 배치된 SiGe 장치들은 이 장치 중 하나가 다른 장치에 대한 주파수 ESD 보호를 제공하도록 구성될 수도 있다. 예를 들면, 제1 장치(31a)는 주파수 응답 f*를 갖는 동작 트랜지스터이고, 칩 상의 제2 장치(31b)는 f* 보다는 작지만 소망의 ESD 현상의 차단 주파수보다는 큰 주파수 응답을 갖는 ESD 장치이다. 제1 및 제2 장치는 SiGe 또는 비 SiGe 장치일 수도 있다.
이것을 만족하는 차단 주파수를 갖는 제2 ESD 장치는 본 발명의 SiGe 장치의 공정 또는 구조 설계를 변경하여 제조할 수 있다. 소망의 ESD 차단 주파수를 달성하기 위한 공정 또는 구조 설계의 변경의 일례에 대해서는, 도 10을 참조한다. 공정 변경을 사용하여 이를 달성하기 위해서는, 페디스탈 주입부(42)가 트랜지스터로부터 제거될 수 있다. 페디스탈 주입부를 제거하게 되면, 트랜지스터의 차단 주파수가 2배 정도, 예를 들면 50 GHz에 대해 27 GHz로 감소하는 것이 일반적이다. 장치의 주파수는 또한 서브콜렉터 주입부(24a)를 제거하거나 또는 리치쓰루 소자(34) 또는 다른 콜렉터 저항을 제거하는 것으로도 열화될 수가 있다. 주파수 응답을 저감시키는 다른 수단으로는, 게르마늄 프로파일을 다르게 하거나 또는 게르마늄을 제거하여 ESD용으로는 동종접합(homojunction) 트랜지스터를 제공하고 응용 분야용으로는 SiGe 트랜지스터를 제공하는 것이 있다. SiGeC 기술(이 기술에서는, 장치의 에피택셜 베이스가 SiGeC로 이루어져 있음)에서는, ESD 소자로부터 탄소를 제거하여 고주파 소자에 비해 저주파인 ESD 장치를 제공한다. 콜렉터 도핑 농도를 저하시켜, 콜렉터 저항은 보다 높게 하고 차단 주파수는 보다 낮게 할 수도 있다. 차단 주파수 요건을 만족시키는 ESD 장치를 설계 변경에 의해 달성하기 위해서는, 예를 들면 NP 형상을 사용하여 에미터(60)의 폭을 넓게 할 수도 있고 또한 접점을 가장자리쪽으로 이동시켜 ESD 장치의 에미터 저항을 증대시킬 수도 있다. 외부 소자를 사용하여 베이스 저항을 증대시키는 것에 의해서도, 보다 저주파의 장치를 달성할 수 있다.
구조상으로는, 깊은 트렌치(28)를 SiGe 장치로부터 제거하면, 차단 주파수는 저하되지만, 열 저항이 보다 작아져 ESD 구조의 견고성은 향상된다. 따라서, 깊은 트렌치 구조를 갖는 기술에서는 고속 동작의 바이폴라를 제공할 수 있지만, ESD 소자는 트렌치가 없는 SiGe 트랜지스터가 되어 ESD 견고성은 보다 우수하지만 차단 주파수는 더 낮게 될 수 있다. 콜렉터를 단면 콜렉터(one-sided collector)로 설계하여 장치의 주파수 응답에 영향을 미치도록 할 수도 있다. 예를 들면, 양면 콜렉터(two-sided collector)의 fT는 단면 장치의 2배가 될 수 있다.
이하의 표 1은 공정, 설계 및 구조에 있어서의 각종 변경이 주파수 차단 ESD 장치에 미치는 영향을 SiGe 또는 비 SiGe의 동작 장치와 대비하여 나타낸 것이다. 이들 변경을 한가지 이상 사용하여 본 발명의 주파수 차단 장치를 구성할 수도 있다.
ESD 장치 동작 트랜지스터 효과
페디스탈 주입부 없음 페디스탈 주입부 있음 존재 여부에 의해 장치의 주파수 응답을 조절하는 베이스-콜렉터 커패시턴스(Cbc) 및 핀치 저항이 변경됨
리치쓰루 저항 없음 리치쓰루 저항 있음
서브콜렉터 없음 서브콜렉터 있음
게르마늄 없음 게르마늄 있음
깊은 트렌치 없음 깊은 트렌치 있음 DT가 없다는 것은 열 확산 능력이 더 우수하다는 것을 의미함
베이스에 탄소 무함유 베이스에 탄소 함유
경사형 SiGe 베이스 없음다른 경사형 베이스도 없음 경사형 SiGe 베이스 있음
베이스 폭 넓음 베이스 폭 좁음(표준)
CA-에미터간 간격이 증대됨 CA-에미터간 간격이 표준임
CA-베이스간 간격이 증대됨 CA-베이스간 간격이 표준임
도 25 내지 도 28에 도시한 바와 같이, 본 발명의 ESD 장치를 사용하여 여러 가지 구성을 할 수가 있다. 도 25는 공통-에미터 동작 모드의 npn ESD 장치를 도시한 것으로서, 이 구성에서 콜렉터는 패드에 접속되고 에미터는 패드와 접지 전위(VSS또는 VEE)간의 노드에 접속된다. 도 26은 도 25의 장치와 유사한 ESD 장치를 도시하고 있지만, 예외적으로 베이스가 저항을 통해 접지되어 있는 구성을 갖는다. 도 27은 2개의 npn ESD 장치가 직렬 접속된 캐스코드(cascode) 배열을 도시한 것으로서, 이 구성에서 상측의 장치는 공통 콜렉터를 갖는 다이오드 구성을 하고 있고, 하측의 장치는 베이스가 저항을 통해 접지되어 있는 공통 에미터 모드로 되어 있다. 도 28은 2개의 공통 에미터 장치가 직렬 접속된 캐스코드 구성을 도시한 것으로서, 이 구성에서 베이스는 저항을 통해 접지에 접속되어 있다.
이와 같이, 본 발명은 마이크로 전자 장치의 성능을 열화시키지 않으면서 마이크로 전자 장치에 유해한 전압 및 전류 스파이크를 방지하는 마이크로 전자 장치의 개량된 ESD 보호 시스템용 시스템을 제공한다. 본 발명은 디지털, 아날로그 및 무선 주파(RF) 응용 분야에 대한 ESD 보호와, 혼성 전압 및 혼성 신호 응용 분야에 대한 ESD 보호를 제공한다. 보다 상세하게는, 개시된 다이오드 구성의 SiGe HBT 장치는 ESD 보호를 제공하고, SiGe HBT 장치의 베이스-콜렉터 접합 또는 베이스-에미터 접합은 정극성 펄스에 대한 ESD 보호를 제공하며, SiGe HBT 장치의 콜렉터-기판 접합은 부극성 펄스에 대한 ESD 보호를 제공한다. 직렬 구성의 SiGe HBT 장치는 또한 혼성 신호 응용 분야에 대한 ESD 보호도 제공한다.
본 발명에 대해 특정의 바람직한 실시예와 관련하여 구체적으로 기술하였지만, 이상의 설명에 비추어 볼 때 다수의 대안, 변경 및 변형들도 당업자에게는 자명하다는 것이 명백하다. 따라서, 특허청구범위의 청구항들은 본 발명의 진정한 범위 및 사상내에 포함되는 것으로서 이러한 대안, 변경 및 변형들 모두를 포괄한다고 생각된다.

Claims (25)

  1. 실리콘-게르마늄 ESD 소자에 있어서,
    제1 전압 단자에 결합된 제1 도펀트형(dopant type)의 기판과,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 갖는 제1 다이오드 구성 소자(diode-configured element)
    를 포함하는 ESD 소자.
  2. 제1항에 있어서,
    상기 콜렉터 영역 상의 상기 SiGe 베이스 층이 에피택셜 SiGe 층인 ESD 소자.
  3. 제1항에 있어서,
    상기 에미터의 제2 도펀트형이 상기 SiGe 베이스층내로 확산되는 ESD 소자.
  4. 제1항에 있어서,
    상기 콜렉터 영역에 인접한 곳 중 상기 SiGe 베이스층의 일부분의 아래쪽에소자 분리 영역을 더 포함하되,
    상기 SiGe 베이스층은, 상기 콜렉터 영역의 바로 위쪽 부분에서는 활성의 단결정층으로 구성되고, 상기 소자 분리 영역의 바로 위쪽 부분에서는 다결정층으로 구성되는 ESD 소자.
  5. 제1항에 있어서,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 갖는 제2 다이오드 구성 소자와,
    상기 제1 및 제2 다이오드 구성 소자간을 분리시키는 상기 기판 중의 소자 분리 영역 - 상기 제1 및 제2 다이오드 구성 소자가 다이오드 회로망을 형성함-
    을 더 포함하는 ESD 소자.
  6. 제5항에 있어서,
    상기 소자 분리 영역은 얕은 트렌치 소자 분리 영역인 ESD 소자.
  7. 제5항에 있어서,
    상기 소자 분리 영역은 깊은 트렌치 소자 분리 영역인 ESD 소자.
  8. 제5항에 있어서,
    소자 분리 영역은 상기 다이오드 소자들 각각의 콜렉터 영역에 인접한 곳 중 상기 다이오드 소자들 각각의 SiGe 베이스층의 일부분 아래쪽에 배치되고,
    상기 다이오드 소자들 각각의 SiGe 베이스층은, 상기 다이오드 소자들 각각의 콜렉터 영역의 바로 위쪽 부분에서는 활성의 단결정층으로 구성되고, 상기 다이오드 소자들 각각의 소자 분리 영역의 바로 위쪽 부분에서는 다결정층으로 구성되는 ESD 소자.
  9. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    제1 다이오드 소자 및 제2 다이오드 소자 - 각 다이오드 소자는,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 -,
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터 및
    상기 에미터를 상기 베이스 접점 영역에 전기적으로 결합시키는 회로
    를 가짐 -와,
    상기 제1 및 제2 다이오드 소자의 에미터/접점 결합 영역에 결합된 입력 패드
    를 포함하되,
    상기 제1 다이오드 소자의 콜렉터 영역은 제2 전압 단자에 결합되어, 상기 제1 다이오드 소자의 SiGe 베이스층은 상기 제1 다이오드 소자의 애노드를 구성하고, 상기 제1 다이오드 소자의 콜렉터 영역은 상기 제1 다이오드 소자의 캐소드를 구성하며,
    상기 제2 다이오드 소자의 콜렉터 영역은 입력 패드에 결합되어, 상기 기판은 상기 제2 다이오드 소자의 애노드를 구성하고, 상기 제2 다이오드 소자의 콜렉터 영역은 상기 제2 다이오드 소자의 캐소드를 구성하는 다이오드 회로망.
  10. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    제1 다이오드 소자 및 제2 다이오드 소자 - 각 다이오드 소자는,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 가짐 - 와,
    상기 에미터를 상기 제1 다이오드 소자 중의 상기 베이스 접점 영역에 전기적으로 결합시키는 회로와,
    상기 제2 다이오드 소자 중의 상기 에미터를 상기 기판 및 제1 전압 단자에 전기적으로 결합시키는 회로와,
    상기 제1 다이오드 소자의 에미터/접점 결합 영역 및 상기 제2 다이오드 소자의 콜렉터 영역에 결합된 입력 패드
    를 포함하되,
    상기 제1 다이오드 소자의 콜렉터 영역은 제2 전압 단자에 결합되어, 상기 제1 다이오드 소자의 SiGe 베이스층은 상기 제1 다이오드 소자의 애노드를 구성하고, 상기 제1 다이오드 소자의 콜렉터 영역은 상기 제1 다이오드 소자의 캐소드를 구성하며,
    상기 제2 다이오드 소자의 콜렉터 영역은 상기 입력 패드에 결합되어, 상기 SiGe 베이스층은 상기 제2 다이오드 소자의 애노드를 구성하고, 상기 제2 다이오드 소자의 콜렉터 영역은 상기 제2 다이오드 소자의 캐소드를 구성하는 다이오드 회로망.
  11. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    제1 다이오드 소자 및 제2 다이오드 소자 - 각 다이오드 소자는,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 가짐 - 와,
    상기 에미터를 상기 베이스 접점 영역에 전기적으로 결합시키는 회로와,
    상기 제2 다이오드 소자의 에미터/접점 결합 영역에 결합된 입력 패드
    를 포함하되,
    상기 제1 다이오드 소자의 콜렉터 영역은 제2 전압 단자에 결합되어, 상기 제1 다이오드 소자의 SiGe 베이스층은 상기 제1 다이오드 소자의 애노드를 구성하고, 상기 제1 다이오드 소자의 콜렉터 영역은 상기 제1 다이오드 소자의 캐소드를 구성하며,
    상기 제2 다이오드 소자의 콜렉터 영역은 상기 제1 다이오드 소자의 에미터/접점 결합 영역에 결합되어, 상기 제2 다이오드 소자의 SiGe 베이스층은 상기 제2 다이오드 소자의 애노드를 구성하고, 상기 제2 다이오드 소자의 콜렉터 영역은 상기 제2 다이오드 소자의 캐소드를 구성하는 다이오드 회로망.
  12. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 갖는 다이오드 소자
    를 포함하되,
    상기 다이오드 소자의 콜렉터 영역은 입력 패드에 결합되고 상기 다이오드 소자의 에미터는 제2 전압 단자에 결합되어, 상기 기판은 상기 다이오드 소자의 애노드를 구성하고, 상기 콜렉터 영역은 상기 다이오드 소자의 캐소드를 구성하는 다이오드.
  13. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 갖는 다이오드 소자와,
    상기 SiGe 베이스층에 결합된 입력 패드
    를 포함하되,
    상기 다이오드 소자의 콜렉터 영역은 상기 입력 패드와 상기 베이스층 양쪽 모두에 결합되고 상기 다이오드 소자의 에미터는 제2 전압 단자에 결합되어, 상기 기판은 상기 다이오드 소자의 애노드를 구성하고, 상기 콜렉터 영역은 상기 다이오드 소자의 캐소드를 구성하는 다이오드.
  14. 제12항 또는 제13항에 있어서,
    소자 분리 영역이 상기 콜렉터 영역에 인접한 곳 중 상기 SiGe 베이스층의 일부분의 아래쪽에 배치되고,
    상기 SiGe 베이스층은, 상기 콜렉터 영역의 바로 위쪽 부분에서는 활성의 단결정층으로 구성되고, 상기 소자 분리 영역의 바로 위쪽 부분에서는 다결정층으로구성되는 다이오드.
  15. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    복수의 다이오드 소자 - 각 다이오드 소자는,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역 - 각 콜렉터 영역은 상기 제1 전압 단자에 결합됨 -,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 가짐 - 와,
    상기 다이오드 소자들 중 첫번째 소자의 에미터에 결합된 입력 패드와,
    직렬로 결합된 복수의 클램핑 소자
    를 포함하되,
    상기 각 다이오드 소자의 베이스층은 인접한 다이오드 소자의 에미터에 결합되지만, 예외적으로 상기 다이오드 소자들 중 마지막 소자의 베이스층은 제2 레일 전압원에 결합되고, 상기 클램핑 소자 각각은 인접한 다이오드 소자의 베이스-에미터 결합부들간에 접속되는 다이오드 회로망.
  16. 제15항에 있어서,
    상기 클램핑 소자는 리치쓰루 저항(reach through resistor), 실리콘 게르마늄 폴리실리콘 저항, 실리콘 게르마늄 npn 및 실리콘 게르마늄 pnp로 이루어진 그룹 중에서 선택되는 다이오드 회로망.
  17. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    복수의 다이오드 소자 - 각 다이오드 소자는,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역 - 각 콜렉터 영역은 상기 제1 전압 단자에 결합됨 - ,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 가짐 - 와,
    상기 복수의 다이오드 소자 중 첫번째 소자의 에미터에 결합된 입력 패드
    를 포함하되,
    상기 복수의 다이오드 소자 각각의 베이스층은 상기 복수의 다이오드 소자 중 인접한 소자의 에미터에 결합되지만, 예외적으로 상기 복수의 다이오드 소자 중 마지막 소자의 베이스층은 제2 전압 단자에 결합되고,
    상기 복수의 다이오드 소자 중 마지막 소자의 베이스층에 결합된 베이스층과, 상기 제1 전압 단자에 결합된 콜렉터 영역과, 상기 제2 전압 단자에 결합된 에미터를 갖는 다이오드 소자를 더 포함하는 다이오드 회로망.
  18. 제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    복수의 다이오드 소자 - 각 다이오드 소자는,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 가짐 - 와,
    상기 다이오드 소자들 중 첫번째 소자의 베이스층에 결합된 입력 패드
    를 포함하되,
    상기 다이오드 소자들 각각의 에미터는 인접한 다이오드 소자의 베이스층에 결합되지만, 예외적으로 상기 다이오드 소자들 중 마지막 소자의 에미터는 제2 레일 전압원에 결합되는 다이오드 회로망.
  19. 제9항 내지 제11항, 제15항, 제17항 또는 제18항 중 어느 한 항에 있어서,
    소자 분리 영역이 상기 다이오드 소자들 각각의 콜렉터 영역에 인접한 곳 중 상기 다이오드 소자들 각각의 SiGe 베이스층의 일부분 아래쪽에 배치되고,
    상기 다이오드 소자들 각각의 SiGe 베이스층은, 상기 다이오드 소자들 각각의 콜렉터 영역의 바로 위쪽 부분에서는 활성의 단결정층으로 구성되고, 상기 다이오드 소자들 각각의 소자 분리 영역의 바로 위쪽 부분에서는 다결정층으로 구성되는 다이오드 회로망.
  20. 제18항에 있어서,
    각 콜렉터 영역이 공통 콜렉터 전압 단자에 결합되는 다이오드 회로망.
  21. 고주파 응용 분야에 대한 주파수 차단 ESD 보호 회로망에 있어서,
    제1 주파수 응답을 갖는 회로를 갖는 칩 상의 제1 장치와,
    제2 주파수 응답 - 제2 주파수 응답은 제1 주파수 응답보다 작음 - 을 갖는 회로를 갖는 상기 칩 상의 제2 장치
    를 포함하는 ESD 보호 회로망.
  22. 제21항에 있어서,
    상기 장치들 중 적어도 한 장치는 SiGe 장치인 ESD 보호 회로망.
  23. 제21항에 있어서,
    상기 제1 및 제2 장치는 SiGe 장치인 ESD 보호 회로망.
  24. 제21항에 있어서,
    상기 제1 및 제2 장치 각각은,
    제1 전압 단자에 결합된 제1 도펀트형의 기판과,
    상기 기판 중의 제2 도펀트형의 콜렉터 영역,
    상기 콜렉터 영역 상의 제1 도펀트형의 SiGe 베이스층 - 이 SiGe 베이스층은 베이스 접점 영역을 포함함 - 및
    상기 SiGe 베이스층 상의 제2 도펀트형의 에미터
    를 갖는 다이오드 구성 소자
    를 포함하는 ESD 보호 회로망.
  25. 제21항에 있어서,
    상기 제2 장치는 제2 주파수가 5 GHz인 회로를 갖는 ESD 보호 회로망.
KR10-2001-0070025A 2000-11-20 2001-11-12 고주파수 응용 분야에서의 주파수 차단 정전기 방전 보호 회로망 KR100537585B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/716,749 2000-11-20
US09/716,749 US6396107B1 (en) 2000-11-20 2000-11-20 Trench-defined silicon germanium ESD diode network

Publications (2)

Publication Number Publication Date
KR20020039238A true KR20020039238A (ko) 2002-05-25
KR100537585B1 KR100537585B1 (ko) 2005-12-20

Family

ID=24879277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0070025A KR100537585B1 (ko) 2000-11-20 2001-11-12 고주파수 응용 분야에서의 주파수 차단 정전기 방전 보호 회로망

Country Status (3)

Country Link
US (1) US6396107B1 (ko)
KR (1) KR100537585B1 (ko)
CN (1) CN1310324C (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
JP2002359290A (ja) * 2001-03-27 2002-12-13 Matsushita Electric Ind Co Ltd 半導体集積装置
US6770918B2 (en) 2001-09-11 2004-08-03 Sarnoff Corporation Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies
US6482703B1 (en) * 2001-09-28 2002-11-19 Taiwan Semiconductor Manufacturing Company Method for fabricating an electrostatic discharge device in a dual gate oxide process
US6774455B2 (en) * 2001-10-01 2004-08-10 Texas Instruments Incorporated Semiconductor device with a collector contact in a depressed well-region
US7064416B2 (en) * 2001-11-16 2006-06-20 International Business Machines Corporation Semiconductor device and method having multiple subcollectors formed on a common wafer
US7384854B2 (en) * 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
US6683334B2 (en) 2002-03-12 2004-01-27 Microsemi Corporation Compound semiconductor protection device for low voltage and high speed data lines
US6864560B2 (en) * 2003-03-28 2005-03-08 International Business Machines Corporation Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance
JP2005005580A (ja) * 2003-06-13 2005-01-06 Renesas Technology Corp 半導体装置
JP4458814B2 (ja) * 2003-11-05 2010-04-28 三洋電機株式会社 静電破壊保護装置
US6975015B2 (en) * 2003-12-03 2005-12-13 International Business Machines Corporation Modulated trigger device
US7088613B2 (en) * 2004-05-14 2006-08-08 Macronix International Co., Ltd. Method for controlling current during read and program operations of programmable diode
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US7459367B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming a vertical P-N junction device
US7081662B1 (en) * 2005-08-09 2006-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection device for high voltage
US7884440B2 (en) * 2006-04-26 2011-02-08 Magnachip Semiconductor, Ltd. Semiconductor integrated circuit
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
US20080087978A1 (en) * 2006-10-11 2008-04-17 Coolbaugh Douglas D Semiconductor structure and method of manufacture
US8350355B2 (en) 2010-03-01 2013-01-08 Infineon Technologies Ag Electrostatic discharge devices
US8630072B2 (en) * 2011-07-29 2014-01-14 Silicon Laboratories Inc. Circuits including a diode string comprised of bipolar stages having an adjustable pseudo beta for ESD protection
CN103247616B (zh) * 2012-02-14 2017-03-01 联华电子股份有限公司 静电放电保护装置
CN103050521B (zh) * 2012-05-23 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅hbt器件的集电区引出结构及其制造方法
US8736355B2 (en) * 2012-06-12 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Device layout for reference and sensor circuits
US9166067B2 (en) * 2012-06-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Device layout for reference and sensor circuits
US9252234B2 (en) 2012-09-06 2016-02-02 International Business Machines Corporation Partially-blocked well implant to improve diode ideality with SiGe anode
CN103811560A (zh) * 2012-11-07 2014-05-21 上海华虹宏力半导体制造有限公司 钳位二极管及其版图结构和其制造方法
CN104064520B (zh) * 2013-03-22 2016-10-26 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中多晶硅电阻集成制作方法
US9252147B2 (en) 2013-08-05 2016-02-02 Qualcomm Incorporated Methods and apparatuses for forming multiple radio frequency (RF) components associated with different RF bands on a chip
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
US10243047B2 (en) * 2016-12-08 2019-03-26 Globalfoundries Inc. Active and passive components with deep trench isolation structures
CN108598076A (zh) * 2018-04-10 2018-09-28 电子科技大学 一种基于锗硅异质结工艺的触发电压可调的esd保护器件
US10784257B2 (en) * 2018-08-31 2020-09-22 Nxp B.V. Integrating silicon-BJT to a silicon-germanium-HBT manufacturing process
US10971632B2 (en) * 2019-06-24 2021-04-06 Semiconductor Components Industries, Llc High voltage diode on SOI substrate with trench-modified current path

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES8900238A1 (es) 1985-03-29 1989-04-01 Raychem Ltd Un conectador electrico para conectar una pluralidad de lineas electricas.
GB8623176D0 (en) 1986-09-26 1987-01-14 Raychem Ltd Circuit protection device
US5166083A (en) 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5266813A (en) 1992-01-24 1993-11-30 International Business Machines Corporation Isolation technique for silicon germanium devices
US5278444A (en) 1992-02-26 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Planar varactor frequency multiplier devices with blocking barrier
JP3323544B2 (ja) 1992-08-21 2002-09-09 株式会社日立製作所 半導体装置
JP3191835B2 (ja) 1993-05-17 2001-07-23 住友電気工業株式会社 光電子集積回路
JP2655052B2 (ja) 1993-10-07 1997-09-17 日本電気株式会社 半導体装置およびその製造方法
US5477078A (en) 1994-02-18 1995-12-19 Analog Devices, Incorporated Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
US5648666A (en) 1994-04-13 1997-07-15 Trw Inc. Double-epitaxy heterojunction bipolar transistors for high speed performance
US5607867A (en) * 1994-07-15 1997-03-04 Texas Instruments Incorporated Method of forming a controlled low collector breakdown voltage transistor for ESD protection circuits
US5629544A (en) 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
JP2638571B2 (ja) 1995-06-22 1997-08-06 日本電気株式会社 半導体装置の入力保護装置
KR100496362B1 (ko) * 1995-07-11 2006-05-02 텍사스 인스트루먼츠 인코포레이티드 기판트리거된래터럴npn을이용한집적esd보호회로
US5654860A (en) * 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
DE69635885T2 (de) * 1995-09-20 2006-10-19 Texas Instruments Inc., Dallas Schaltung mit einem Schutzmittel
US5846867A (en) 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
US5841169A (en) 1996-06-27 1998-11-24 Harris Corporation Integrated circuit containing devices dielectrically isolated and junction isolated from a substrate
US5774318A (en) 1996-11-27 1998-06-30 Raytheon Company I.C. power supply terminal protection clamp
US5837589A (en) 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
US5872378A (en) 1997-04-07 1999-02-16 International Business Machines Corporation Dual thin oxide ESD network for nonvolatile memory applications
US5882967A (en) 1997-05-07 1999-03-16 International Business Machines Corporation Process for buried diode formation in CMOS
US5891792A (en) 1998-08-14 1999-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. ESD device protection structure and process with high tilt angle GE implant

Also Published As

Publication number Publication date
KR100537585B1 (ko) 2005-12-20
CN1310324C (zh) 2007-04-11
US6396107B1 (en) 2002-05-28
CN1354517A (zh) 2002-06-19

Similar Documents

Publication Publication Date Title
KR100537585B1 (ko) 고주파수 응용 분야에서의 주파수 차단 정전기 방전 보호 회로망
US6770918B2 (en) Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies
US8035190B2 (en) Semiconductor devices
US7732293B2 (en) Tunable semiconductor diodes
US7242071B1 (en) Semiconductor structure
US7718481B2 (en) Semiconductor structure and method of manufacture
US10325907B2 (en) Substrate isolation for low-loss radio frequency (RF) circuits
US10347625B2 (en) Linearity and lateral isolation in a BiCMOS process through counter-doping of epitaxial silicon region
US20070023866A1 (en) Vertical silicon controlled rectifier electro-static discharge protection device in bi-cmos technology
US20060027895A1 (en) Forming lateral bipolar junction transistor in CMOS flow
KR20040023477A (ko) 실리콘 게르마늄 기술용 정전 방전 보호 실리콘 제어정류기(ｅｓｄ-ｓｃｒ)
KR20020069002A (ko) 인듐-증진형 바이폴라 트랜지스터
US6506656B2 (en) Stepped collector implant and method for fabrication
KR20020032425A (ko) 콜렉터-업 ｒｆ 전력 트랜지스터
Chevalier et al. 250-GHz self-aligned Si/SiGeC HBT featuring an all-implanted collector
Sung et al. A high performance super self-aligned 3 V/5 V BiCMOS technology with extremely low parasitics for low-power mixed-signal applications
Wilson et al. A New Complementary Bipolar Process featuring a Very High Speed PNP.
Joshi et al. Design and optimization of vertical SiGe thyristors for on-chip ESD protection
Joshi et al. A study of vertical SiGe thyristor design and optimization
JPH0748530B2 (ja) ＢｉＣＭＯＳ装置製造方法
JP2009212362A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101109

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee