KR20020036040A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20020036040A
KR20020036040A KR1020000065895A KR20000065895A KR20020036040A KR 20020036040 A KR20020036040 A KR 20020036040A KR 1020000065895 A KR1020000065895 A KR 1020000065895A KR 20000065895 A KR20000065895 A KR 20000065895A KR 20020036040 A KR20020036040 A KR 20020036040A
Authority
KR
South Korea
Prior art keywords
heat sink
inner lead
semiconductor chip
wire
ground
Prior art date
Application number
KR1020000065895A
Other languages
English (en)
Inventor
임세진
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000065895A priority Critical patent/KR20020036040A/ko
Publication of KR20020036040A publication Critical patent/KR20020036040A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 종래의 히트싱크의 상면에 반도체 칩 그라운드를 위하여 은도금부를 형성하는 공정을 배제하고, 인너리드의 끝단부를 히트싱크와 전기적 접속 가능하게 절단하여, 이 절단된 부분을 그라운드 본딩용 단자로 사용한 구조의 반도체 패키지 및 그 제조방법을 제공하고자 한 것이다.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는인너리드의 끝단부를 절단하여 별도의 그라운드 본딩영역이 되도록 한 구조의 반도체 패키지 및 그 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화를 실현할 수 있는 구조로 제조되고 있다.
특히, 열방출 성능을 한차원 높인 패키지로서, 히트싱크를 이용한 반도체 패키지(300)가 제조되고 있는데, 첨부한 도 3에 도시한 바와 같이 구리 재질의 판형 히트싱크(18)와; 이 히트싱크(18)상에 접착수단(16)으로 부착된 반도체 칩(12)과; 상기 히트싱크(18)의 테두리면에 올려져 접착수단(16)으로 부착되는 리드프레임의 인너리드(10)와; 상기 반도체 칩(12)의 본딩패드와 인너리드(10)간을 연결하고 있는 와이어(14)와; 상기 히트싱크(18)의 저면을 외부로 노출시키면서 상기 반도체 칩(12)과 인너리드(10)와 와이어(14)등을 몰딩하고 있는 수지(20)등으로 구성되어 있다.
따라서, 상기 반도체 칩(12)에서 발생되는 열이 저면이 외부로 노출된 상태의 히트싱크(18)를 통하여 용이하게 방출되어진다.
상기 히트싱크를 포함하는 반도체 패키지 제조공정중 와이어 본딩공정에 있어서, 반도체 칩(12)의 그라운드 본딩은 상기 반도체 칩(12)의 그라운드용 본딩패드와 상기 히트싱크(18)의 상면에 링형 또는 구획으로 나누어져 도금된 은도금부(22)간을 와이어로 본딩하여 이루어진다.
그러나, 상기 그라운드 본딩을 위하여 히트싱크의 상면에 별도의 은도금 공정을 실시하여야 하는 공정상 비용이 많이 드는 단점이 있었다.
따라서, 본 발명은 상기와 같은 점을 감안하여, 종래의 히트싱크의 상면에 반도체 칩 그라운드를 위하여 은도금부를 도금하는 공정을 배제하고, 기존의 인너리드의 끝단을 절단하여 그라운드 본딩용 단자로 사용한 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 단면도,
도 3은 종래의 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인너리드12 : 반도체 칩
14 : 와이어16 : 접착수단
18 : 히트싱크20 : 수지
22 : 은도금부26 : 전도성의 에폭시 수지
28 : 그라운드 본딩영역100,200,300 : 반도체 패키지
상기한 목적을 달성하기 위하여 본 발명의 반도체 패키지는: 구리 재질의 판형 히트싱크와, 이 히트싱크상에 직접 접착수단으로 부착된 반도체 칩과, 상기 히트싱크의 테두리면에 올려져 접착수단으로 부착되는 리드프레임의 인너리드와, 상기 반도체 칩의 본딩패드와 인너리드간을 연결하고 있는 와이어와, 상기 히트싱크의 저면을 외부로 노출시키면서 상기 반도체 칩과 인너리드와 와이어등을 몰딩하고 있는 수지등으로 구성되어 있는 반도체 패키지에 있어서,
상기 인너리드의 끝단부를 히트싱크에 직접 접촉된 상태로 절단하여 그라운드 본딩영역이 되도록 하고, 이 그라운드 본딩영역이 상기 반도체 칩의 그라운드용 본딩패드와 와이어로 연결된 것을 특징으로 한다.
바람직한 구현예로서, 상기 인너리드의 그라운드 본딩영역은 전도성의 에폭시수지로 상기 히트싱크상에 부착될 수 있다.
더욱 바람직한 구현예로서, 상기 인너리드의 그라운드 본딩영역은 링형 또는몇개씩 서로 연결된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은:
히트싱크의 상면 중앙에 반도체 칩을 접착수단으로 부착하는 공정과, 히트싱크의 테두리면에 리드프레임의 인너리드를 부착하는 공정과, 상기 반도체 칩의 본딩패드와 인너리드간을 와이어로 본딩하는 공정과, 히트싱크의 저면이 외부로 노출되도록 상기 반도체 칩과 와이어등을 수지로 몰딩하는 공정으로 이루어지는 반도체 패키지 제조방법에 있어서,
상기 히트싱크의 테두리면에 인너리드를 접착수단으로 부착하는 공정시, 인너리드의 끝단부 저면을 히트싱크와 전기적 접속 가능하게 직접 밀착시키는 공정과, 이렇게 부착된 인너리드의 끝단부를 레이져 커팅수단으로 절단하여 그라운드 본딩영역이 되도록 한 공정과, 상기 와이어 본딩공정시 반도체 칩의 그라운드용 본딩패드와 상기 그라운드 본딩영역간에 그라운드용 와이어 본딩 공정이 더 진행되는 것을 특징으로 한다.
바람직한 구현예로서, 상기 그라운드 본딩영역이 히트싱크와 전기적으로 접속 가능하도록 상기 그라운드 본딩영역이 닿는 히트싱크상에 전도성의 에폭시수지를 도포하는 공정이 더 진행될 수 있는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도로서, 상기 반도체 패키지(100)는 열방출 성능을 한층 높일 수 있도록 구리재질로 성형된 판형의 히트싱크(18)를 이용한 패키지이다.
본 발명의 리드프레임은 사이드레일로부터 소정의 길이를 갖으며 일체로 성형된 다수의 리드를 포함하는 바, 이 리드는 인너리드(10)의 끝단부 저면을 제외하고 하프에칭 처리된다.
특히, 상기 하프에칭되지 않은 상기 인너리드의 끝단부는 서로 링형태 또는 몇개씩 일체로 연결된 상태가 되도록 한다.
상기 반도체 패키지(100)를 제조하기 위한 우선적인 공정으로, 상기 히트싱크(18)의 상면 중앙에 반도체 칩(12)을 비전도성의 에폭시 수지와 같은 접착수단(16)으로 부착하게 된다.
다음으로, 상기 히트싱크(18)의 사방 테두리면에 상기 인너리드(10)를 비전도성의 접착수단(16)으로 부착시키게 된다.
이때, 하프에칭되지 않은 상기 인너리드(10)의 끝단부 저면은 히트싱크(18)상에 직접 접촉되어 전기적으로 접속 가능한 상태가 된다.
좀 더 상세하게는, 상기 하프에칭된 인너리드(10)의 저면은 비전도성의 접착수단(16)으로 히트싱크(18)상에 부착된 상태가 되고, 상기 하프에칭되지 않은 인너리드(10)의 끝단부 저면은 히트싱크(18)상에 직접 접촉된 상태가 된다.
여기서, 상기 인너리드(10)의 끝단부에 대하여 레이져 커팅수단의 레이져를 조사하여 절단시키는 바, 첨부한 도 1에 도시한 바와 같이, 상기 인너리드(10)의 바람직한 절단위치는 하프에칭된 부분으로서, 즉 하프에칭되지 않은 인너리드(10)의 끝단부에서 바깥쪽으로 인접한 부분을 절단시키게 된다.
따라서, 상기 인너리드(10)의 절단된 끝단부는 그라운드 본딩영역(28)으로 형성된다.
결국, 인너리드의 절단된 부분 즉, 그라운드 본딩영역(28)은 하프에칭된 부분과 하프에칭되지 않은 부분이 서로 수직을 이루는 상태가 된다.
이때, 상기 그라운드 본딩영역(28)의 하프에칭된 부분의 저면이 접착수단에 의하여 히트싱크상에 붙어 있는 상태가 되어, 그 부착상태를 계속 유지할 수 있게 된다.
상술한 바와 같이, 상기 인너리드(10)의 절단된 끝단부는 리드프레임 제작시에 하프에칭으로 링형 또는 몇개씩 일체로 연결되어 있다.
다음으로, 상기 반도체 칩(12)의 본딩패드와 인너리드(10)간을 와이어(14)로 본딩하는 공정을 진행하게 되는데, 이때 상기 반도체 칩의 그라운드용 와이어 본딩은 반도체 칩(12)의 그라운드용 본딩패드와 상기 인너리드(10)의 그라운드 본딩영역(28)간에 실시된다.
따라서, 상기 반도체 칩(12)의 전기적인 접지는 상기 그라운드용 와이어와, 인너리드(10)의 그라운드 본딩영역(28)와, 히트싱크(18)를 통하여 이루어진다.
물론, 기존에 그라운드용 와이어 본딩이 히트싱크상에 형성된 은도금부에 실시되던 점은 배제된다.
마직막으로, 상기 히트싱크(18)의 저면이 외부로 노출되도록 반도체 칩(12)과 와이어(14)와 인너리드(10)등을 수지(20)로 몰딩하는 공정을 진행함으로써, 첨부한 도 1에 도시한 본 발명의 반도체 패키지(100)가 제조된다.
여기서 본 발명의 다른 실시예를 첨부한 도 2를 참조로 설명하면 다음과 같다.
다른 실시예로서, 상기 리드프레임의 인너리드(10)는 그 끝단부가 일실시예와 같이 하프에칭에 의하여 밑으로 절곡된 형상이 됨을 배제하고, 일정한 두께를 갖는 것을 적용시킨다.
따라서, 상기 히트싱크(10)의 상면 중앙에 반도체 칩(12)을 접착수단으로 부착한 후, 히트싱크(18)의 사방 테두리면에 상기 인너리드(10)를 비전도성의 접착수단(16)으로 부착시키게 되는 바, 인너리드(10)의 끝단부 저면은 전도성의 에폭시 수지(26)로 부착시킨다.
이에, 상기 히트싱크(18)에 인너리드(10)를 부착하기 전에, 인너리드(10)의 끝단부 저면이 닿는 히트싱크(18) 영역에 전도성의 에폭시 수지(26)를 도포하게 된다.
여기서, 상기 인너리드(10)의 끝단부를 상술한 레이져 커팅수단을 사용하여 절단함으로써, 이 절단된 인너리드의 끝단부는 그라운드 본딩영역(28)으로 형성되고, 상기 히트싱크(18)와 전도성의 에폭시 수지(26)에 의하여 전기적으로 접속 가능한 상태가 된다.
다음으로, 상기 반도체 칩(12)의 그라운드용 본딩패드와 상기 인너리드(10)의 그라운드 본딩영역(28)간에 와이어 본딩을 실시하게 됨으로써, 상기 반도체 칩의 전기적인 접지는 그라운드용 와이어와, 상기 인너리드의 그라운드 본딩영역(28) 과, 전도성의 에폭시수지(26)와, 히트싱크(18)를 통하여 이루어진다.
마지막으로, 상기 히트싱크(18)의 저면을 외부로 노출시키면서 상기 반도체 칩(12)과 와이어(14)와 인너리드(10)등을 수지(20)로 몰딩함으로써, 첨부한 도 2에 도시한 바와 같은 반도체 패키지(200)로 제조된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조방법에 의하면, 기존에 반도체 칩의 그라운드 본딩을 위하여 히트싱크상에 별도의 은도금을 실시하던 것을 배제하고, 반도체 칩의 그라운드 본딩을 위하여 인너리드의 끝단부 절단하여 사용함으로써, 구조를 단순화시킬 수 있고 제조비용을 절감할 수 있는 효과가 있다.
또한, 인너리드의 절단된 끝단부를 다수개의 그라운드 본딩영역이 되도록 몇개씩 일체로 형성함에 따라, 반도체 칩의 전기적인 성능을 향상시키기 위하여 다수개의 그라운드 본딩을 실시하는 점을 용이하게 수용할 수 있는 잇점이 있다.

Claims (5)

  1. 구리 재질의 판형 히트싱크와, 이 히트싱크상에 직접 접착수단으로 부착된 반도체 칩과, 상기 히트싱크의 테두리면에 올려져 접착수단으로 부착되는 리드프레임의 인너리드와, 상기 반도체 칩의 본딩패드와 인너리드간을 연결하고 있는 와이어와, 상기 히트싱크의 저면을 외부로 노출시키면서 상기 반도체 칩과 인너리드와 와이어등을 몰딩하고 있는 수지등으로 구성되어 있는 반도체 패키지에 있어서,
    상기 인너리드의 끝단부를 히트싱크에 직접 접촉된 상태로 절단하여 그라운드 본딩영역이 되도록 하고, 이 그라운드 본딩영역이 상기 반도체 칩의 그라운드용 본딩패드와 와이어로 연결된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 인너리드의 그라운드 본딩영역은 전도성의 에폭시수지로 상기 히트싱크상에 부착될 수 있는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 인너리드의 그라운드 본딩영역은 링형 또는 몇개씩 서로 연결된 것을 특징으로 하는 반도체 패키지.
  4. 히트싱크의 상면 중앙에 반도체 칩을 접착수단으로 부착하는 공정과, 히트싱크의 테두리면에 리드프레임의 인너리드를 부착하는 공정과, 상기 반도체 칩의 본딩패드와 인너리드간을 와이어로 본딩하는 공정과, 히트싱크의 저면이 외부로 노출되도록 상기 반도체 칩과 와이어등을 수지로 몰딩하는 공정으로 이루어지는 반도체 패키지 제조방법에 있어서,
    상기 히트싱크의 테두리면에 인너리드를 접착수단으로 부착하는 공정시, 인너리드의 끝단부 저면을 히트싱크와 전기적 접속 가능하게 직접 밀착시키는 공정과, 이렇게 부착된 인너리드의 끝단부를 레이져 커팅수단으로 절단하여 그라운드 본딩영역이 되도록 한 공정과, 상기 와이어 본딩공정시 반도체 칩의 그라운드용 본딩패드와 상기 그라운드 본딩영역간에 그라운드용 와이어 본딩 공정이 더 진행되는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제 4 항에 있어서, 상기 그라운드 본딩영역이 히트싱크와 전기적으로 접속 가능하도록 상기 그라운드 본딩영역이 닿는 히트싱크상에 전도성의 에폭시수지를 도포하는 공정이 더 진행될 수 있는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020000065895A 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법 KR20020036040A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000065895A KR20020036040A (ko) 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000065895A KR20020036040A (ko) 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20020036040A true KR20020036040A (ko) 2002-05-16

Family

ID=19697683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000065895A KR20020036040A (ko) 2000-11-07 2000-11-07 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20020036040A (ko)

Similar Documents

Publication Publication Date Title
US7102214B1 (en) Pre-molded leadframe
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6611047B2 (en) Semiconductor package with singulation crease
US7211471B1 (en) Exposed lead QFP package fabricated through the use of a partial saw process
US20020027297A1 (en) Semiconductor package
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2001077277A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2011119557A (ja) 発光装置及びその製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPH11191561A (ja) 半導体装置の製造方法
JPH11214607A (ja) 半導体装置
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JPH11191562A (ja) 半導体装置の製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
KR20020036040A (ko) 반도체 패키지 및 그 제조방법
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
US7199455B2 (en) Molded resin semiconductor device having exposed semiconductor chip electrodes
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2003304002A (ja) 面実装型光半導体装置の製造方法
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR0157891B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid