KR20020035794A - 내부 배전 전압을 갖는 회로 장치 - Google Patents

내부 배전 전압을 갖는 회로 장치 Download PDF

Info

Publication number
KR20020035794A
KR20020035794A KR1020010069452A KR20010069452A KR20020035794A KR 20020035794 A KR20020035794 A KR 20020035794A KR 1020010069452 A KR1020010069452 A KR 1020010069452A KR 20010069452 A KR20010069452 A KR 20010069452A KR 20020035794 A KR20020035794 A KR 20020035794A
Authority
KR
South Korea
Prior art keywords
distribution voltage
vint
terminal
signal
transistor
Prior art date
Application number
KR1020010069452A
Other languages
English (en)
Other versions
KR100486827B1 (ko
Inventor
옌스 폴르나이
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20020035794A publication Critical patent/KR20020035794A/ko
Application granted granted Critical
Publication of KR100486827B1 publication Critical patent/KR100486827B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

배전 전압(VINT)이 내부에서 발생되는 집적 회로에서는, 내부 전압 발생기(3)가 가속되는 동안에, 내부 배전 전압(VINT)에 접속되어 있는 스위칭 단(1)을 통해서 예기치않게 높은 전류가 발생한다. 전력-상승 동안에는 제어 회로(2)가 스위칭 단(1)을 초기화시키는데 이용된다. 상기 제어 회로(2)는, 예비 충전 신호(ENB)에 의해 트리거되는, 배전 전압측에서 각 트랜지스터(22, 23)를 거쳐 내부 배전 전압(VINT)에 접속되어 있는 제 1 변환 장치(21)를 포함한다. 전력-상승 동안에는 상기 트랜지스터(22, 23)가 차단되고, 그리고 나서 다시 접속된다. 상기 예비 충전 신호(ENB')는 제 2 변환 장치(25)를 거쳐 스위칭 단(1)으로 계속 전달된다.

Description

내부 배전 전압을 갖는 회로 장치 {CIRCUIT ARRANGEMENT WITH INTERNAL DISTRIBUTION VOLTAGE}
본 발명은, 외부에서 인가되는 배전 전압으로부터 유도되어 전류 경로를 트리거하는, 배전 전압이 내부에서 발생되는 회로 장치에 관한 것이다.
현대의 집적 회로에서, 스위칭 단의 내부에는 외부에서 인가되는 것보다 낮은 배전 전압이 공급된다. 그 결과로 트랜지스터는 낮은 배전 전압용으로 그리고 더 작은 크기로 설계될 수 있다. 내부 배전 전압은 집적 회로의 칩상에 있는 전압 발생기로 부터 발생되는데, 상기 전압 발생기는 외부 배전 전압으로부터 전력을 공급 받는다. 이와 같은 배전 전압 구상은 특히 DRAM에 응용되고 있다. 현재 외부 배전 전압은 예컨대 2.5 V이고, 내부 배전 전압은 2.0 V이다.
내부 배전 전압으로부터 전력을 공급받고 있는, 집적 회로 내부의 스위칭 단은 소위 다이나믹 로직으로 구현될 수 있다. 이와 같은 스위칭 단은 동일한 채널타입의 2개의 트랜지스터, 예컨대 n-채널-MOS-트랜지스터로 이루어진 전류 경로를 포함하며, 상기 트랜지스터의 드레인-소오스-구간은 내부 배전 전압용 단자와 기준 전위(접지)사이에 직렬 접속되어 있다. 상기 트랜지스터 중 제 1 트랜지스터는, 상기 스위칭 단의 출력부를 공급 전위로 충전시키는 예비 충전 신호에 의하여 트리거된다. 다음 작동 클록시에는, 전송될 로직 상태를 지시하는 로직 신호가 전류 경로의 제 2 트랜지스터에 인가되는데, 상기 로직 신호는 출력부를 공급 전위에 그냥 두거나 또는 접지시킨다.
상기 예비 충전 신호 및 로직 신호를 발생시키는 회로 역시 마찬가지로 내부 배전 전압에 의해 전력을 공급받는다. 상기 내부 배전 전압을 발생시키는 전압 발생기의 가속시에는, 예비 충전 신호 또는 로직 신호에 대한 로직 레벨이 한정되어 있지 않고 랜덤하게 조절된다. 따라서, 다이나믹 스위칭 단의 전류 경로의 2개의 트랜지스터가 완전히 또는 부분적으로만 전도되도록 제어되는 경우가 발생할 수 있다. 이 경우에는 내부 배전 전압용 단자와 기준 전위 사이에 전도성 전류 경로가 형성된다. 이로 인하여 내부 배전 전압용 전압 발생기는 과부하가 걸리게 되어, 상기 내부 배전 전압의 작동 레벨에 도달하지 못하는 결과를 초래할 수 있다. 상황에 따라서는 전압 발생기가 파괴될 수 있다. 그러므로 상기 전압 발생기는 충분히 높은 동작 전류에 맞게 설계되어야 하는데, 즉 정상 작동시보다 더 커야 한다. 이러한 점은, 상기 집적 회로내에서 과도하게 많은 공간을 차지하게 만든다.
독일 특허 198 29 287 호에는, 과도 현상을 제어하여 초기화시키는 회로를 포함하는, 동기식 다이나믹 반도체 메모리가 공지되어 있다. 초기화 시퀀스의 완결 및 배전 전압의 안정화가 이루어진 후에는, SDRAM이 정상 작동을 위하여 준비된다. 과도 현상 동안에는, 정상 작동을 위해서 제공된 제어 회로가 규정된 목표 상태로 확실하게 유지되어야 한다. 이를 통해서, 데이타 라인에 단락을 유발시키거나, 내부 전력소비 장치의 통제 불가능한 작동을 야기할 수 있는 출력 트랜지스터의 예기치 않은 작동이 저지된다.
본 발명의 목적은, 집적 제조시 표면 소비가 적은 동시에 더 안전하게 작동하는, 배전 전압이 내부에서 발생되는 회로 장치를 제공하는 것이다.
도 1은 본 발명에 따른 회로 장치이고,
도 2는 도 1에 따른 회로에서 나타나는 전압 및 신호들에 대한 신호
다이어그램이며,
도 3은 도 1에 따른 회로에서 발생하는 신호들에 대한 로직- 신호 다이
어그램이고,
도 4는 본 발명에 따른, 특히 집적 회로의 출력 드라이버를 위한 회
로 장치이며,
도 5는 도 4의 회로에 대한 로직- 신호 다이어그램이다.
* 도면의 주요 부호 설명 *
1: 스위칭 단 2: 제어 회로
3: 전압 발생기 4: 레벨 조정기
10, 11: 트랜지스터 12 : 출력부
13 : 단자 표면 14 : 본딩 와이어
15 : 추가 트랜지스터 16: 연결 노드
17: 급상승 저항기 21: 제 1 변환 장치
22: 제 1 트랜지스터 23: 제 2 트랜지스터
24: 제 3 변환 장치 25: 제 2 변환 장치
26: 제 3 트랜지스터 31, 33: 단자
211, 212: 트랜지스터 ENB: 제 1 변환 장치(21)의 예비 충전 신호
ENB': 제 2 변환 장치(25)의 예비 충전 신호
ENVG: 제어 신호 OUT: 출력 신호
Q : 로직 제어 신호 VEXT: 외부 배전 전압
VINT: 내부 배전 전압 VINTON: VINT의 상태를 나타내는 제어 신호
VSS: 기준 전위 VT: 공급 전위
상기 목적은 본 발명에 따라 배전 전압이 내부에서 발생되는 회로 장치에 의해 달성될 수 있는데, 상기 회로 장치는 외부 배전 전압을 인가하기 위한 단자를 포함하며; 외부 배전 전압으로부터 벗어난 내부 배전 전압을 끌어오기 위한 단자를 가진, 상기 배전 전압으로부터 전력이 공급되는 전압 발생기를 포함하며; 기준 전위 단자를 포함하며; 내부 배전 전압으로부터 전력이 공급되고 제어된 전류 경로가 직렬로 접속되어 있는 동일한 도전형의 적어도 2개의 트랜지스터를 포함하며, 상기 트랜지스터중 하나는 로직 제어 신호에 의하여 제어 가능하고, 다른 하나는 예비 충전 신호에 의하여 제어 가능하도록 구성된 하나의 스위칭 단을 포함하며; 예비 충전 신호를 발생시키기 위한 제어 회로를 포함하며, 상기 제어 회로는, 신호측에서는 또 다른 예비 충전 신호에 의하여 제어될 수 있고, 배전 전압측에서는 상보 타입의 제 1 및 제 2 트랜지스터를 통해 내부 배전 전압용 단자 및 기준 전위 단자와 접속되어 있는 제 1 변환 장치를 포함하며, 이때에 상기 제 1 및 제 2 트랜지스터는 충분한 내부 배전 전압의 상태를 지시하는 제어 신호에 의하여 보완적으로 트리거 가능하며; 입력측에서는 제 1 변환 장치의 출력부와 결합되고, 출력측에서는 예비 충전 신호를 제공하기 위한 단자를 갖는 제 2 변환 장치를 포함한다.
본 발명에 따른 회로 장치에서 내부 배전 전압으로부터 전력을 공급받는 스위칭 단의 스위칭 노드가 초기화된다. 이것은, 바른 작동을 위해 아직 충분하게 높지 않은 내부 배전 전압이 존재하면 상기 임계적인 스위칭 노드는, 내부 배전 전압과 기준 전위 사이에 놓여있는 전도성 전류 경로가 확실히 회피되어지도록 트리거되기 때문이다. 상기 제어 회로는, 초기화 단계에서 예비 충전 트랜지스터가 확실히 차단될 정도의 로직 레벨을 언제나 예비 충전 신호가 갖도록 한다. n-채널- MOS-예비 충전 트랜지스터에서는 초기화 단계 동안에 예비 충전 신호가 항상 로우- 레벨을 보인다. 충분히 높은 내부 배전 전압이 준비된 이후에야 비로소 예비 충전 신호가 발생되고, 원하는 신호 처리에 상응하게 클록 방식으로 제어 가능해진다.
제어 회로의 출력측 변환 장치는 바람직하게 초기화 단계 동안에 제 3 트랜지스터에 의해서 외부 배전 전압에 고정된다. 이를 통하여 상기 변환 장치의 출력부는, 스위칭 단의 예비 충전 트랜지스터가 차단될 정도의 레벨을 갖게된다. 상기 변환 장치가 목적에 맞게 내부 배전 전압에 의해 트리거됨으로서, 외부 배전 전압으로부터는 가능한한 적은 개수의 기능 소자들만이 전력을 공급 받게된다.
입력측에 제공되는 예비 충전 신호는, 충분히 높은 내부 배전 전압이 준비될때까지는, 제 1 변환 장치 및 상기 변환 장치를 배전 전압측에서 내부 배전 전압 또는 기준 소자에 접속시키는 제 1 및 제 2 트랜지스터에 의하여 차단된다. 상기 상태는 이에 상응하는 제어 신호에 의하여 지시된다. 상기 제어 신호는 보완적으로, 제 1 변환 장치를 내부 배전 전압 및 기준 전위에 연결시키는 트랜지스터에 인가된다. 상기 제어 신호는 제 1 트랜지스터에 변환되지 않고 직접 제공되며; 제 2 트랜지스터에는 상기 제어 신호가 변환 장치를 통해서 변환되어 제공된다. 상기 변환 장치에는 바람직하게 외부 배전 전압으로부터 작동 전압이 제공될 수 있다.
본 발명은, 초기화될 스위칭 단이 회로의 출력 드라이버에 장치되어 있을때 특히 바람직하다. 상기 출력 드라이버의 출력 단자는 단자 표면, 즉 패드와 결합되어 있다. 이것은 상당히 큰 금속화 표면으로서, 그 위에 본딩 와이어가 스탬핑되고, 상기 본딩 와이어는 하우징의 단자 핀과 결합되어 있다. 출력 드라이버가, 고 전류 생산력을 가진 상당히 크게 설계된 트랜지스터를 가지고 있어서, 하우징의 단자 핀에 연결된 외부 라인들은 예컨대 회로 보오드위에서 구동하게 된다. 이러한 전류 경로가 허용되지 않는 방식으로 내부 배전 전압을 제공하는 전압 발생기의 가속시에 내부 배전 전압과 기준 전위 사이에 전도성 결합을 형성하게 되면, 상대적으로 높은 장애 전류가 흐를 수 있다. 본 발명에 의해, 출력 드라이버에서는 이러한 허용되지 않는 상태가 전술한 초기화에 의해 방지될 수 있다.
충분히 높은 내부 배전 전압을 나타내는 제어 신호는, 내부에서 발생된 배전 전압을 임계값과 비교하는 로직 신호일 수 있다. 대안적으로, 이러한 제어 신호는직접적인 레벨 변환을 통해서 내부에서 발생된 배전 전압으로부터 유도될 수 있다. 상기 레벨 변환기는 외부 배전 전압으로부터 전력을 공급 받으며, 순간적으로 존재하는 내부 배전 전압의 레벨을 외부 배전 전압을 참조하는 로직 레벨로 셋팅한다.
본 발명은 도면에 도시된 실시예를 참조하여 하기에서 자세하게 설명된다.
도 1에서 (1)은 다이나믹 스위칭 단을 나타낸다. 상기 스위칭 단은, 드레인-소오스-구간이 직렬 접속된 2개의 n-채널-MOS-트랜지스터(11,12)를 포함한다. 상기 직렬 회로는, 전압 발생기로부터 발생되는 내부 배전 전압을 위한 단자(31, 32) 사이에 접속되어 있다. 기준 전위(VSS)가 단자(32)에서 내부 배전 전압의 음극을 형성한다. 내부 배전 전압의 양극은 단자(31)에 있는 공급 전위(VINT)로부터 형성된다. 배전 전압 발생기(3)는 외부에 제공된 배전 전압(VEXT)으로부터 전력을 공급받고, 이에 적합한 공지된 조절 회로에 의해서 칩 내부의 공급 전위(VINT) 및 기준 전위(VSS)에 대하여 형성된 내부 배전 전압(VINT)을 발생시킨다. 내부 배전 전압(VINT)은 상기 실시예에서 2.0 V이다. 다이나믹 출력 드라이버(1)의 트랜지스터(11)는 예비 충전 신호(ENB')에 의하여 트리거된다. 신호(ENB')의 하이- 레벨이 트랜지스터(11)가 전도되도록 제어함으로서, 다이나믹 스위칭 단(1)의 출력부(12)는 상기 내부 공급 전위(VINT - Vthn)로 예비 충전된다. 여기서 Vthn 은 n-채널-트랜지스터(11)의 차단 전압이다. 다음 작동 클록에서는 상기 예비 충전 신호(ENB')가 다시 차단되어, 단자(12)에 있는 출력 신호(OUT)의 레벨은 트랜지스터(10)를 트리거하는 로직 신호(Q)에 의하여 조절된다. 신호(Q)의 로우- 레벨이 트랜지스터(10)를 차단하여 상기 출력 신호(OUT)를위해 계속해서 하이- 레벨이 인가된다. 신호(Q)의 하이- 레벨이 트랜지스터(10)를 전도성으로 접속하여, 출력부(12)가 기준 전위(VSS)에 이르게 된다.
내부 배전 전압(VINT)이 작동에 충분할 만큼 높은 지속적인 동작 레벨에 이르지 않는 한, 본 발명에 따른 회로 장치 없이도 2개의 트랜지스터(11, 10)는 동시에 전도성으로 제어될 수 있다. 그렇게되면 내부 배전 전압용 단자(31, 32) 사이에 하나의 전도성 전류 경로가 놓여지게 되고, 상기 전류 경로는 전압 발생기(3)에 과도하게 부하를 가하게될 것이다. 내부 배전 전압(VINT)을 위한 전력-상승-단계 동안에 상기와 같은 스위칭 상태를 피하기 위해서 제어 회로(2)가 사용된다. 상기 제어 회로(2)의 입력측에는 직렬 접속된 스위칭 단으로부터 발생된 예비 충전 신호(ENB)가 제공되며, 그 외에도 상기 전압 발생기(3)가 작동을 준비하는 출력 전압을 갖는다는 것을 지시하는 제어 신호(VINTON)가 제공된다. 도 2에 도시된 바와 같이, 외부 배전 전압(VEXT)은 2.5 V의 레벨을 갖는다. 내부 배전 전압(VINT)은, 충분히 높은 외부 배전 전압(VEXT)이 준비된 이후에야 비로소 전압 발생기(3)에 의해서 발생된다. 상기 내부 배전 전압은 상대적으로 느리게 상승한다. 내부 배전 전압(VINT)이 충분히 높게 올라갔을 때, 예컨대 도 2에서와 같이 1.5 V에 이를 때, 상기 신호(VINTON)가 활성화된다.
제어 회로(2)는 변환 장치(21)를 포함하고 있는데, 상기 변환 장치의 신호 입력, 즉 트랜지스터(211, 212)의 서로 결합된 게이트-단자는 입력측 예비 충전 신호(ENB)에 의해서 트리거된다. 변환 장치(21)의 배전 전압 단자는 p-채널-MOS-트랜지스터(22)를 경유하여서는 내부 배전 전압(VINT)과 결합되고, 그 밖에 n-채널-MOS-트랜지스터(23)를 경유하여서는 기준 전위(VSS)를 위한 단자와 결합된다. 트랜지스터(22, 211, 212, 23)로부터 형성되는 전류 경로는 내부 배전 전압(VINT)에 연결된다. 트랜지스터(23)는 제어 신호(VINTON)에 의해서 직접 트리거된다. 트랜지스터(22)는 상기 트랜지스터(23)에 보완적으로 트리거된다. 변환 장치(24)는 상기 신호(VINTON)를 변환하며, 출력측에서 트랜지스터(22)의 게이트-단자와 결합된다. 변환 장치(24)는 외부 배전 전압(VEXT)으로부터 전력을 공급 받는다.
T1 시점 이전의 초기화 단계 동안에는 상기 신호(VINTON)가 로우-레벨을 갖는다. 그 결과로 트랜지스터(23, 22)는 차단된다. 상기 변환 장치(24)가 외부 배전 전압(VEXT)으로부터 전력을 공급받기 때문에, 초기화 단계 동안에 변환 장치(24)의 출력 레벨은 외부 배전 전압(VEXT)의 레벨에 놓인다. 이로 인하여 p-채널-MOS-트랜지스터(22)는 확실하게 차단된다. 따라서, 초기화 단계 동안에는 변환 장치(21)에 배전 전압이 공급되지 않게되어, 상기 신호(ENB)의 임의의 레벨의 전달이 피해진다. 변환 장치(21)의 출력부는, 출력측에서 초기화된 예비 충전 신호(ENB')를 가이드하는 변환 장치(25)의 입력부와 결합된다. 변환 장치(25)의 배전 전압측에 내부 배전 전압(VINT)이 공급된다. T1 시점 이전의 초기화 단계 동안에, 출력측 예비 충전 신호(ENB')가 로우-레벨을 갖는 것을 보장하기 위해서, 변환 장치(25)의 입력부는 p-채널-MOS-트랜지스터(26)를 경유하여 외부 공급 전위(VEXT)용 단자(33)에 고정된다. 트랜지스터(26)의 게이트-단자가 신호(VINTON)에 의해 직접 트리거됨으로서, 초기화 단계 동안에 상기 트랜지스터(26)는 전도성으로 되고, 변환 장치(25)의 입력부를 외부 배전 전압(VEXT)에 의하여 형성된 하이-레벨로유지시킨다.
내부 배전 전압(VINT)이 1.5 V의 레벨 값을 가지면, 상기 신호(VINTON)는 로우-레벨에서 하이-레벨로 변환된다(도 2). 트랜지스터(22, 23)는 이를 통해서 전도성으로 접속된다. 트랜지스터(21)의 배전 전압 단자는 내부 배전 전압(VINT) 및 접지(VSS)에 연결된다. 또한 트랜지스터(26)는 차단된다. 따라서 입력측에 인가되는 예비 충전 신호(ENB)의 레벨 변화는 신호(ENB')로서 변환 장치(25)의 출력부로 계속 전달된다. 이제 상기 제어 회로(2)는 투과적이다.
신호(VINTON)는, 발생기(3)로부터 발생된 전압(VINT)을 1.5 V의 임계값과 비교함으로서 발생될 수 있다. 대안적으로는, 내부 배전 전압(VINT)이 직접 공급될 수 있고 외부 배전 전압(VEXT)을 공급받을 수 있는 하나의 레벨 조정기(4)를 제공할 수 있다. 상기 레벨 조정기(4)가 스위칭 특성을 가짐으로서, 내부 배전 전압(VINT)에 의해 1.5 V의 임계값이 초과됨에 따라, 외부 배전 전압(VEXT)과 같은 수준의 로직 레벨을 가진 제어 신호(VINTON)가 출력측에서 발생된다.
상기 n-채널-MOS-트랜지스터 및 p-채널-MOS-트랜지스터는 n- 및 p-도전형을 갖는다. 상기 트랜지스터의 제어된 경로는 상기 트랜지스터 각각의 드레인-소오스-구간이다. 상기 트랜지스터의 제어 단자는 상기 트랜지스터의 게이트-단자이다.
도 4에서는, 출력부(12)가 단자 표면(13), 소위 패드와 직접 결합되어 있다. 상기 단자 패드(13)에는, 회로 출력부를 하우징의 핀으로 가이드하는 본딩 와이어(14)가 스탬핑된다. 상기 하우징의 핀은 회로 보오드상의 케이블과 결합되어 있다. 출력 드라이버로서 사용되는 스위칭 단(1)의 에지 경사도를 프리 셋팅된 값으로 셋팅하기 위해서, 추가 n-채널-MOS-트랜지스터(15)가 제공된다. 상기 트랜지스터(15)의 드레인-소오스-구간은 한편으로는 트랜지스터(10, 11)의 연결 노드(16)에, 다른 한편으로는 단자 패드(13)에 연결되어 있다. 패드(13)는 급상승 저항기(17)를 지나 공급 전위(VT)와 결합되어 있다. 트랜지스터(11)는 노드(16)를 VINT-Vthn로 예비 충전시키는데 사용된다. 그 결과로 패드(13)를 통해 하이-레벨이 주어지는 경우, 용량성 등화 전류가 상기 노드(16) 내부로 흐르지 않게 된다. 트랜지스터(15)는 제어 신호(ENVG)에 의해서 제어된다. 상기 트랜지스터(15)를 통해서, 신호(Q)에 의하여 확정된 출력될 신호 레벨의 에지 경사도가 셋팅된다.
본 발명의 목적에 따라, 집적 제조에 있어서 적은 공간 사용시에서도 보다 안전하게 작동하는, 배전 전압이 내부에서 발생되는 회로 장치가 제공된다.

Claims (8)

  1. 배전 전압(VINT)이 내부에서 발생되는 회로 장치로서,
    - 외부 배전 전압(VEXT)을 인가하기 위한 단자(33)를 포함하며;
    - 외부 배전 전압으로부터 벗어난 내부 배전 전압(VINT)을 인출하기 위한 단자(31)를 갖는, 배전 전압(VEXT)이 제공되는 전압 발생기(3)를 포함하며;
    - 기준 전위 단자(32, VSS)를 포함하며;
    - 스위칭 단(1)을 포함하며, 상기 스위칭 단에는 내부 배전 전압(VINT)이 제공되고, 제어된 전류 경로가 직렬 접속되어 있는 적어도 2개의 트랜지스터(10, 11)를 포함하며, 상기 트랜지스터 중 하나는 로직 제어 신호(Q)에 의해 제어 가능하고, 다른 하나는 예비 충전 신호(ENB')에 의해 제어 가능하며;
    - 예비 충전 신호(ENB')를 발생시키기 위한 제어 회로(2)를 포함하며,
    상기 제어 회로는:
    - 제 1 변환 장치(21)를 포함하며, 상기 제 1 변환 장치(21)는 신호측에서는 추가 예비 충전 신호(ENB)에 의하여 제어 가능하고 배전 전압측에서는 상보 도전형의 제 1 및 제 2 트랜지스터(22, 23)를 통해 내부 배전 전압용 단자(31, VINT) 및 기준 전위 단자(32, VSS)와 접속되어 있으며, 제 1 및 제 2 트랜지스터(22, 23)는 보완적으로 충분한 내부 배전 전압(VINT)의 상태를 지시하는 제어 신호(VINTON)에 의하여 제어 가능하며;
    - 제 2 변환 장치(25)를 포함하며, 상기 제 2 변환 장치(25)는 입력측에서는제 1 변환 장치(21)의 출력부와 결합되어 있고 출력측에서는 예비 충전 신호(ENB')의 제공을 위한 단자를 가지도록 구성된 회로 장치.
  2. 제 1항에 있어서,
    상기 제 2 변환 장치(25)의 입력부 및 외부 배전 전압용 단자(33, VEXT)에 연결되어 있는 제어 구간을 포함하고, 내부 배전 전압(VINT)의 충분한 상태를 나타내는 제어 신호(VINTON)의해 제어되는 제 3 트랜지스터(26)를 포함하는 것을 특징으로 하는 회로 장치.
  3. 제 1항에 있어서,
    상기 제 2 변환 장치(25)가 내부 배전 전압(VINT)용 단자(31)에 연결되어 있는 것을 특징으로 하는 회로 장치.
  4. 제 1항에 있어서,
    내부 배전 전압(VINT)의 충분한 상태를 나타내는 상기 제어 신호(VINTON)는, 제 1 및 제 2 트랜지스터(23) 중 어느 하나의 제어 단자에는 변환되지 않은 상태로 인가될 수 있고, 제 1 및 제 2 트랜지스터(22)중 다른 하나의 제어 단자에는 제 3 변환 장치(24)를 통해 변환되어 인가될 수 있으며, 상기 제 3 변환 장치(24)는 외부 배전 전압(VEXT)용 단자(33)에 연결되어 있는 것을 특징으로 하는 회로 장치.
  5. 제 1항에 있어서,
    상기 스위칭 단(1)은 집적 회로의 출력 드라이버를 형성하고, 출력측에서 단자 표면(13)과 결합되어 있으며, 상기 단자 표면(13)에서 집적 회로의 신호가 외부로부터 인출되는 것을 특징으로 하는 회로 장치.
  6. 제 5항에 있어서,
    스위칭 단(1)의 트랜지스터(10, 11)의 연결 노드(16)를 단자 표면(13)과 결합시키는 제어된 구간을 포함하며, 추가 제어 신호(ENVG)에 의하여 제어될 수 있는 추가 트랜지스터(15)를 포함하는 것을 특징으로 하는 회로 장치.
  7. 제 1항에 있어서,
    기준 전위(VSS)와 관련하여 상기 내부 배전 전압(VINT)은 외부 배전 전압(VEXT)보다 크기가 더 작은 것을 특징으로 하는 회로 장치.
  8. 제 1항에 있어서,
    충분한 내부 배전 전압(VINT)의 상태를 나타내는 제어 신호(VINTON)가 레벨 조정기(4)의 출력부에서 인출될 수 있으며, 상기 레벨 조정기(4)는 외부 배전 전압(VEXT)용 단자(33)와 결합되어 있고, 신호 입력측에서 내부 배전 전압(VINT)에 의해 제어될 수 있는 것을 특징으로 하는 회로 장치.
KR10-2001-0069452A 2000-11-08 2001-11-08 내부 배전 전압을 갖는 회로 장치 KR100486827B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10055242.0 2000-11-08
DE10055242A DE10055242C1 (de) 2000-11-08 2000-11-08 Schaltungsanordnung mit interner Versorgungsspannung

Publications (2)

Publication Number Publication Date
KR20020035794A true KR20020035794A (ko) 2002-05-15
KR100486827B1 KR100486827B1 (ko) 2005-05-03

Family

ID=7662497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0069452A KR100486827B1 (ko) 2000-11-08 2001-11-08 내부 배전 전압을 갖는 회로 장치

Country Status (6)

Country Link
US (1) US6525597B2 (ko)
EP (1) EP1206038B1 (ko)
JP (1) JP3604660B2 (ko)
KR (1) KR100486827B1 (ko)
DE (2) DE10055242C1 (ko)
TW (1) TW527605B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2847715B1 (fr) * 2002-11-25 2005-03-11 Commissariat Energie Atomique Circuit integre comportant des sous-ensembles connectes en serie
TWI520481B (zh) * 2011-08-05 2016-02-01 鈺創科技股份有限公司 起電初始電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159206A (en) * 1990-07-31 1992-10-27 Tsay Ching Yuh Power up reset circuit
US5497113A (en) * 1994-05-16 1996-03-05 Quantum Corporation Variable-slope driver for pullup-terminated transmission lines
JPH0817190A (ja) * 1994-06-30 1996-01-19 Mitsubishi Electric Corp ベリファイ電圧発生装置およびベリファイ電圧測定方法
US5487038A (en) * 1994-08-15 1996-01-23 Creative Integrated Systems, Inc. Method for read cycle interrupts in a dynamic read-only memory
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
KR100197998B1 (ko) * 1996-10-22 1999-06-15 김영환 반도체 장치의 저소비 전력 입력 버퍼
JP4306821B2 (ja) * 1997-10-07 2009-08-05 株式会社ルネサステクノロジ 半導体記憶装置
JP3512332B2 (ja) * 1998-04-07 2004-03-29 富士通株式会社 内部電圧発生回路
DE19829287A1 (de) * 1998-06-30 2000-01-05 Siemens Ag Dynamische Halbleiter-Speichervorrichtung und Verfahren zur Initialisierung einer dynamischen Halbleiter-Speichervorrichtung

Also Published As

Publication number Publication date
TW527605B (en) 2003-04-11
KR100486827B1 (ko) 2005-05-03
EP1206038B1 (de) 2003-09-17
EP1206038A1 (de) 2002-05-15
JP2002223160A (ja) 2002-08-09
DE50100644D1 (de) 2003-10-23
US6525597B2 (en) 2003-02-25
US20020063595A1 (en) 2002-05-30
JP3604660B2 (ja) 2004-12-22
DE10055242C1 (de) 2002-02-21

Similar Documents

Publication Publication Date Title
US5448198A (en) Semiconductor integrated circuit device having circuitry for limiting forward junction current from a terminal
JP4638456B2 (ja) ラッチアップ防止を有する調整可能なボディバイアス生成回路網
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
EP3106960A1 (en) Latch-up prevention circuitry for integrated circuits with transistor body biasing
KR19990067849A (ko) 허용 전압 출력 버퍼
US5635860A (en) Overvoltage-tolerant self-biasing CMOS output buffer
US6977523B2 (en) Voltage level shifting circuit
KR100301928B1 (ko) 반도체장치의레벨변환기
JP2007309782A (ja) 半導体装置
US20100073076A1 (en) System for substrate potential regulation during power-up in integrated circuits
KR960003219B1 (ko) 반도체 집적회로의 중간전위 발생회로
KR100293012B1 (ko) 반도체장치및그의입력회로와출력회로
KR100255895B1 (ko) 반도체 장치
KR100486827B1 (ko) 내부 배전 전압을 갖는 회로 장치
US5483179A (en) Data output drivers with pull-up devices
US20020014636A1 (en) Semiconductor device
US6459556B1 (en) Input buffer
US20070177329A1 (en) Voltage clamping circuits using MOS transistors and semiconductor chips having the same and methods of clamping voltages
US5585759A (en) Input buffer of semiconductor integrated circuit
US6269042B1 (en) I/O circuit of semiconductor integrated device
US6236235B1 (en) Output circuit
US6433523B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage
KR101231125B1 (ko) Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR100443512B1 (ko) 정전기 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080326

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee