KR20020035144A

KR20020035144A - 전자적 조정을 위한 메모리를 갖는 ｐｌｌ

Info

Publication number: KR20020035144A
Application number: KR1020027003623A
Authority: KR
Inventors: 홀에드워드앨런; 알파이왈라페로즈카이키
Original assignee: 추후제출; 톰슨 라이센싱 에스.에이.
Priority date: 1999-09-22
Filing date: 2000-09-22
Publication date: 2002-05-09
Also published as: MXPA02002580A; JP2003510877A; WO2001022583A2; CN1375127A; AU4022101A; WO2001022583A3; EP1214784A2

Abstract

모듈별 튜너 호환성을 갖는 텔레비젼 제어 시스템은 통신 버스를 통해 마이크로프로세서에 연결된 튜너 모듈을 포함하고 있다. 튜너 모듈은 튜너 조정 데이터를 갖는 메모리 유닛을 포함한다. 마이크로프로세서는 동조 명령을 통신 버스를 통해 튜너 모듈에 전달하고, 튜너 모듈은 메모리 유닛에서 원하는 텔레비젼 신호에 대응하는 튜너 조정 데이터를 찾아서, 전자적 튜너 조정을 수행한다.

Description

전자적 조정을 위한 메모리를 갖는 ＰＬＬ{PLL WITH MEMORY FOR ELECTRONIC ALIGNMENTS}

텔레비젼 튜너는 개별 튜너 모듈(discrete tuner module)로서 또는 디지털 디코더 유닛 섀시(digital decoder unit chassis)상의 온보드 튜너 회로(on-board tuner circuit)(온보드 튜너(tuner-on-board)) 중 어느 하나로서, 텔레비젼 장치(예를 들면, 텔레비젼 수상기, VCR 등)에 구현되어 있는 것이 보통이다. 개별 튜너 모듈이나 온보드 튜너 회로 모두가 위상 동기 루프(phase-locked loop, PLL) 회로를 포함하고 있는 경우가 많다.

도 1은 텔레비젼 수상기에 사용되는 텔레비젼 제어 시스템(100)의 일 실시예를 나타낸 것이다. 텔레비젼 제어 시스템은 마이크로프로세서(102), 섀시 비휘발성 메모리(chassis nonvolatile memory)(104), 통신 버스(106), 단일 변환 튜너(single-conversion tuner)와 같은 튜너 모듈(108), 및 안테나 또는 케이블 회선과 같은 RF 신호원(110)을 포함하고 있다. 튜너 모듈(108)은 튜너 모듈의 PLL 집적 회로(112)를 포함하고 있다. 통신 버스(106)는 마이크로프로세서(102)를 PLL집적 회로(112)에 전기적으로 접속시키고 있다. 마이크로프로세서(102)는 섀시 비휘발성 메모리(104)에 전기적으로 접속되어 있다.

텔레비젼 수상기용 튜너의 제조시에, 튜너가 동작 주파수 대역 전체에 걸쳐 거의 똑같이 기능하도록 그 튜너를 조절하는 조정 과정(alignment process)을 포함하고 있다. 현재, 텔레비젼 튜너를 조정하는 방법으로는 크게 2가지가 있다. 즉, 기계적 조정(mechanical alignment)과 전자적 조정(electronic alignment)이 있다. 기계적 조정에서는, 민감한 구성 요소들(예를 들면, 코일 등)의 튜너내에서의 위치를 약간 변경시켜 그 튜너의 성능을 극대화시킨다. 기계적 조정은 일반적으로 생산 라인의 마지막 단계에서 사람의 작업(human interaction)에 의해 이루어지며, 이것만으로는 대체로 비효율적이다.

전자적 조정이란, 어떤 특정 튜너에 대한 조정 데이터가 텔레비젼 수상기내에 들어 있는 비휘발성 메모리에 저장되어 있는 프로세스를 말한다. 사용자가 원하는 채널을 선택하면, 텔레비젼 수상기내의 마이크로프로세서는 비휘발성 메모리에 저장되어 있는 그 원하는 채널에 대한 조정 데이터를 검색하여, 이 조정 데이터를 텔레비젼 튜너에 전달한다. 그러면, 튜너는 부정합(mismatch)을 보상하여 동조 성능(tuning performance)을 일정하게 유지시킨다. D/A 변환기 회로가 튜너내에 제공되어, 디지털로 저장된 조정 데이터를, 회로를 조정하는 아날로그 전압으로 변환시킴으로써, 튜너의 최적 주파수 조절(즉, 트리밍(trimming))을 제공하도록 그 튜너를 전자적으로 "조정"한다.

전자적 조정이 생산 라인상에서의 사람의 작업을 감소시키기는 하지만, 그것이 텔레비젼 수상기 부품들간의 호환성을 떨어뜨린다. 마이크로프로세서는 비휘발성 메모리로부터 조정 데이터를 선택하여 이를 튜너에 전달하기 위한 특정 루틴을 가지고 있어야만 한다. 튜너는 그 데이터를 받아서 부정합을 보상하기에 적합하게 되어 있어야만 한다. 이것만으로는, 오동작하는 텔레비젼 튜너를 현장에서 교체하려면, 특정의 텔레비젼 제어 시스템에 적합하게 되어 있는 새로운 텔레비젼 튜너를 찾아야 한다.

(온보드 튜너형 튜너가 아니라) 개별 튜너 모듈을 이용하는 경우는, 특정 섀시에 사용될 튜너 모듈의 구체적인 특성에 따라, 섀시 비휘발성 메모리에 상이한 데이터가 제공되어 있어야만 한다. 예를 들면, 유럽에서 사용되는 튜너는 미국에서 사용되는 튜너와는 다른 조정 데이터를 사용한다. 이러한 조정 데이터는 섀시 비휘발성 메모리에 저장되어 있으며, 개별 튜너 모듈에 그 고유의 조정 데이터가 저장되어 있기 때문에, 이 섀시 비휘발성 메모리는 그 조정 데이터를 검색하기 위해 마이크로프로세서와 상호 작용한다. 세계의 서로 다른 지역에서 사용되는 튜너에 대한 조정 데이터가 서로 다를 뿐만 아니라, 각 튜너에 사용되는 조정 데이터도 그 독자적인 값을 갖는다. 각 튜너가 서로 다른 조정 데이터를 갖는 이유로는, 레이아웃 차이(layout differences) 및 부품 허용차의 변동(component tolerance variations)이 있다. 조정 데이터에 있어서의 레이아웃 차이는 각 텔레비젼 세트에서의 인쇄 회로 기판의 특이성(particularity)을 보상한다. 조정 데이터에 있어서의 부품 공차의 변동은 부품 값의 변동을 보상한다. 다양한 조정 데이터를 각 튜너의 섀시 비휘발성 메모리에 저장한다는 것은, 많은 시간을 필요로 하며 제조프로세스를 복잡하게 만든다.

전자적 조정 데이터를 이용하는 도 1에 도시한 텔레비젼 제어 시스템(100)의 튜너(108)는, 제조시에 텔레비젼 수상기내로 들어가게 된다. 그렇지만, 튜너 기능들을 위해 사용되는 조정 데이터는 섀시 비휘발성 메모리(104)에 저장되고, 마이크로프로세서(102)에 의해 검색된다. 이것만으로 보면, 마이크로프로세서(102)가 조정 데이터의 검색과 관련한 기능들을 수행해야만 한다. 텔레비젼 세트의 제조 중에, 여러가지 부품들이 조립된다.

조정 데이터를 튜너내에 저장하지 않고, 그 대신에 부품 조립시 섀시 비휘발성 메모리(104)에 넣어둔다. 특정 튜너에 관련된 조정 데이터는 부품 조립 중에 개별적으로 섀시 비휘발성 메모리내에 프로그램된다. 이것만으로 보면, 튜너의 제조 장소로부터 부품 조립 장소로 수송되는 각 튜너에는, 그 튜너와 별개의 개체로 있는 조정 데이터 이외에 그 튜너도 포함되어 있어야만 한다. 조립 중에, 이 튜너가 텔레비젼에 장착될 뿐만 아니라, 그 조정 데이터도 섀시 비휘발성 메모리내에 정확하게 저장되어야만 한다. 조정 데이터가 섀시 비휘발성 메모리내에 부정확하게 입력된 경우, 그 튜너는 제대로 동작하지 않게 된다.

텔레비젼 수상기가 제대로 동조하고 있지 않은 경우는, 튜너 모듈(108)에 결함이 있거나 마이크로프로세서로부터 튜너(108)로 전송된 조정 데이터에 결함이 있는 것이다. 이러한 동조 오동작(tuning malfunction)을 수리하는 수리공은 튜너 모듈(108) 자체를 교체하는 것으로 튜너 결함이 고쳐질지를 확신하지 못한다. 왜냐하면, 조정 데이터의 오동작이 마이크로프로세서, 섀시 비휘발성 메모리(104) 또는 튜너 자체에서 비롯될 수도 있기 때문이다.

따라서, 당업계에서는, 그 자신의 조정 데이터가 들어 있는 비휘발성 메모리를 갖는 튜너를 필요로 하고 있다.

본 발명은 일반적으로 텔레비젼 수상기에 관한 것으로서, 보다 상세하게는 텔레비젼에 사용되는 튜너에 관한 것이다.

이하의 상세한 설명을 첨부된 도면들과 관련하여 살펴보면, 본 발명의 개시 내용이 용이하게 이해될 수 있다.

도 1A는 튜너를 포함하는 텔레비젼 수상기의 일 실시예를 나타낸 블럭도이다.

도 1은 튜너의 일 실시예를 나타낸 블럭도이다.

도 2는 튜너의 다른 실시예를 나타낸 블럭도이다.

도 2A는 본 발명의 텔레비젼 제어 시스템을 갖는 텔레비젼 수상기를 나타낸 블럭도이다.

도 3은 PLL 회로의 일 실시예를 나타낸 블럭도이다.

도 4는 PLL 회로의 다른 실시예를 나타낸 블럭도이다.

도 5는 어드레스 디코더용 소프트웨어의 일 실시예를 나타낸 도면이다.

이해를 돕고자, 각 도면에 공통으로 있는 동일한 구성 요소를 나타내기 위해, 가능한 경우에는 동일한 참조 번호를 사용하였다.

본 발명은 튜너 장치에 관한 것이다, 보다 상세하게는, 튜너는 위상 동기 루프(phase-locked loop) 회로, D/A 변환기 회로, 및 비휘발성 메모리를 포함한다. 종래 기술과 관련된 단점들은 모듈별 튜너 호환성(modular tuner compatibility)을 나타내는 텔레비젼 제어 시스템에 의해 극복된다. 구체적으로 말하면, 텔레비젼 수상기의 튜너 모듈에 대한 전자적 조정 데이터가 튜너 모듈내에 배치된 비휘발성 메모리에 저장된다. 텔레비젼 수상기내의 마이크로프로세서는 원하는 텔레비젼 채널을 포함한 동조 명령을 튜너 모듈에 전달한다. 튜너 모듈은 그 원하는 텔레비젼 채널에 대응하는 조정 데이터를 위해 비휘발성 메모리를 액세스하여 그 조정을 수행한다.

당업자가 이하의 설명을 살펴본 후라면, 본 발명의 개시 내용이 텔레비젼 수상기에 용이하게 이용될 수 있다는 것을 분명히 알 것이다. 여기서는, 재기록가능 메모리(rewritable memory)를 PLL 집적 회로와 연관시켜, 튜너내에 조정 데이터를 저장하고 있는 텔레비젼 튜너에 관하여 개시한다.

도 1A는 텔레비젼 수상기(150)의 일 실시예를 나타낸 도면이다. 텔레비젼 수상기(150)는 텔레비젼 제어 시스템(100), 무선 주파수(RF) 신호원(110), 및 화면(156)을 포함하고 있다. 텔레비젼 제어 시스템(100)은 튜너 모듈(108) 및 마이크로프로세서(102)를 포함하고 있다. RF 신호원(110), 케이블, 디지털 비디오 디스크 장치, VCR, 컴퓨터, 또는 텔레비젼이 신호를 수신하는 데 사용하는 임의의 공지된 장치로부터의 수신된 텔레비젼 신호는 텔레비젼 화면(156)상에 표시된다.

튜너 모듈(108)은 RF 신호원(110)(예를 들면, 안테나, 케이블 피드(cable feed) 등)에 의해 제공되는 어떤 주파수 대역내의 복수의 채널 위치(channellocation)로부터 선택된 원하는 텔레비젼 채널에 대응하는 RF 신호를 선택한다. 텔레비젼 채널들과 연관된 RF 신호란 아날로그 텔레비젼 신호 및 디지털 텔레비젼 신호를 말한다. 아날로그 텔레비젼 신호는 미국내에서의 종래의 NTSC(National Television Standard Committee, 미국 텔레비젼 표준 위원회) 변조된 신호를 포함할 수도 있다. 디지털 텔레비젼 신호는 ATSC(Advanced Television Systems Committee, 미국의 디지털 TV 표준 위원회) 표준 A/53에 따른 잔류 측파대(Vestigial Sideband, VSB) 변조된 신호, 예를 들면 고선명 텔레비젼(HDTV, High Definition Television) 신호를 포함할 수도 있다. 본 명세서에서 기술하는 시스템은 또한 텔레비젼 제어 시스템(100)을 적절히 변경함으로써 유럽과 같은 다른 포맷들에도 동작하도록 구성될 수 있다.

튜너 모듈(108)은 마이크로프로세서(102)에 의해 발생된 동조 명령(tuning command)에 따라 원하는 텔레비젼 채널을 선택하여 화면(156)상에 표시되도록 한다. 마이크로프로세서(102)는 통신 버스(106)를 통해 튜너 모듈(108)에 연결되어 있다. 본 개시에서, 통신 버스는 I2C 버스(집적 회로간 버스, inter-integrated circuit bus), 3-와이어 버스(3-wire bus), 또는 임의의 공지된 형태의 통신 버스일 수 있다. 마이크로프로세서(102)에 의해 발생된 동조 명령에 응답하여, 튜너 모듈(108)은 메모리 유닛(203)을 검색하여 원하는 텔레비젼 채널에 대응하는 조정 데이터를 찾는다. 메모리 유닛(203)은 비휘발성 메모리를 포함한다. 본 개시에서, 비휘발성 메모리는 판독 전용 메모리(ROM) 또는 프로그램가능 ROM(PROM)을 포함할 수도 있으나, 이에 한정되는 것은 아니며, PROM은 전기적 프로그램가능ROM(EPROM, electrically programmable ROM), 전기적 소거가능 프로그램가능 ROM(EEPROM, electrically erasable programmable ROM), 및 1회 프로그램가능 ROM(OTPROM, one-time PROM)으로 세분할 수 있다. 조정 데이터는 동조 코일(tuning coil)과 같은 튜너 모듈(108)내의 여러가지 민감한 부품들의 사전 설정된 조정(preset alignment)에 있어서의 부정합(mismatch)를 보상하는 데 필요한 데이터로 이루어져 있다.

이와 같이, 튜너 모듈(108)은 원하는 텔레비젼 채널에 대해 최상의 전체 동조 성능(overall tuning performance)을 제공하도록 전자적으로 조정된다. 튜너 모듈(108)이 튜너 조정을 위해 필요한 모든 데이터를 가지고 있으며, 따라서 조정 데이터를 선택하여 이를 마이크로프로세서(102)로부터 튜너 모듈(108)로 전달하기 위한 튜너 고유의 루틴(tuner specific routine)을 내장하고 있을 필요가 없게 된다. 그 자체로서, 튜너 모듈(108)은 텔레비젼 제어 시스템(100)내에 있는 개별 부품이며, 이에 따라 예를 들면 텔레비젼 제어 시스템(100), 구체적으로는 마이크로프로세서(102)를 변경하지 않고도 현장에서 튜너 모듈(108)을 교체하는 것이 가능하게 된다.

도 2에 도시한 텔레비젼 제어 시스템(100)의 일 실시예에서, 재기록가능 메모리(rewritable memory), 예를 들면 PLL 비휘발성 메모리(203)는 튜너 모듈(108)의 내부에 위치하고 있으며, PLL 집적 회로(112)에 전기적으로 접속되어 있다. PLL 비휘발성 메모리(203)는 조정 데이터를 저장하고 있으며, PLL 비휘발성 메모리의 동작에 관한 부가적인 데이터도 저장하고 있을 수 있다. 조정 데이터를 튜너모듈(108)내의 PLL 비휘발성 메모리에 저장함으로써, 튜너의 세부 특성(specifics)에 따라 텔레비젼 제어 시스템(100)에서 사용될 조정 데이터를 선택할 수 있다. 상이한 튜너들간에 조정 데이터의 변동은, 인쇄 회로 기판의 특징들을 반영하는 레이아웃 차이, 부품 값의 변동을 반영하는 부품 공차, 및 튜너가 사용되고 있는 세계 각지에서의 방송 특성들 때문에 생길 수 있다. 각 튜너는 그 고유의 조정 데이터를 갖고 있다. 조정 데이터는 제조업자, 판매업자 또는 다른 사람들에 의한 제조시에 개별 튜너 모듈(108)내에 입력된다. 조정 데이터는 튜너 모듈(108)에 존속하며, 튜너 모듈을 이전시킴(transfer)으로써 그 조정 데이터가 상이한 텔레비젼 세트간에 이전될 수 있다.

PLL(112)은 PLL 발진기(208) 및 기준 발진기(reference oscillator)(도시하지 않음)를 이용한다. PLL 발진기(208)는 PLL 집적 회로의 원하는 주파수 범위에 걸쳐 동작하도록 제어될 수 있다. 기준 발진기란, PLL 발진기에 의해 발생된 PLL 주파수를 조종(steer)하는데 사용되는, 예를 들면 수정 발진기를 말한다. 동작 중에, PLL 발진기(208)의 주파수는 기준 발진기의 주파수와 비교된다. PLL 신호가 기준 발진기에 의해 발생된 신호보다 앞서고 있다(lead)는 것을 비교기 회로가 알게 되면, PLL 발진기(208)에 의해 발생된 PLL 신호의 주파수가 감소된다. PLL 신호가 기준 발진기에 의해 발생된 신호보다 뒤지고 있다(lag)는 것을 비교기 회로가 알게 되면, PLL 발진기(208)에 의해 발생된 PLL 신호의 주파수가 증가된다. PLL 회로는 국부 발진기, 믹서 회로 및 D/A 변환기와 결합되어 단일의 튜너 집적 회로로 할 수 있다. 또한, 비휘발성 메모리 장치를 포함하는 유사한 PLL 회로가 이중변환 튜너 구조(double-conversion tuner architecture)에 사용될 수 있으며, 이 이중 변환 튜너 구조에서 메모리는 PLL 회로들 중 어느 한쪽에 포함되어 있거나 그 양쪽 모두에 포함되어 있다. 위상 동기 루프를 이용하는 시스템에 관해서는, 발명의 명칭이 "APPARATUS AND METHODS FOR SETTING UP A TUNING FREQUENCY OF A PLL DEMODULATOR THAT COMPENSATES FOR DISPERSION AND AGING EFFECTS OF AN ASSOCIATED CERAMIC RESONATOR FREQUENCY REFERENCE"로서 1998년 10월 28일자로 Couet에 특허된 미국 특허 제5,828,266호에 개시되어 있다(참조 문헌으로 본 명세서에 포함함).

PLL 비휘발성 메모리(203)에 프로그램되어 있는 주파수에 응답하여 튜너에 있는 조정 데이터가 재호출(recall)되기 때문에, 동조 알고리즘(tuning algorithm)이 단순화될 수 있다. 게다가, 값들을 일단 PLL 비휘발성 메모리에 저장하고 나면, 조정을 위한 마이크로프로세서의 개입이 필요없게 된다. 텔레비젼 제어 시스템(100)이 다른 지역(국가 등)에서 사용되거나 또는 다른 튜너와 함께 사용되어, EEPROM(104)내에 있는 조정 데이터를 그 튜너의 세부 특성에 대응하도록 해야만 하는 경우, 별도의 메모리 장치 및 그와 연관된 인터페이스 회로의 제공 시의 필요 비용 및 공간을 제한할 수 있다.

도 2A는 본 발명의 텔레비젼 제어 시스템(100)을 포함하는 텔레비젼 수상기(150)의 다른 실시예를 나타낸 블럭도이다. 텔레비젼 수상기(150)는 튜너 모듈(108), 마이크로프로세서(102), RF 신호원(110), IF 모듈(212) 및 복조 모듈(214)로 이루어져 있다. 튜너 모듈(108)은 RF 신호원(110)으로부터 원하는 텔레비젼 채널에 대응하는 RF 신호를 선택한다. 이 원하는 텔레비젼 채널이 사용자 입력을 통해 마이크로프로세서(102)로 전달된다. 마이크로프로세서(102)는 튜너 명령 신호(tuner command signal)를 통신 버스를 통해 튜너 모듈(108)로 보낸다. 튜너 모듈(108)은 전자적 조정(electronic alignment)을 수행하여, 원하는 텔레비젼 채널에 대응하는 RF 신호를 IF 모듈(212)에 연결시킨다. IF 모듈(212) 및 복조 모듈(214)은 공지된 방식으로 RF 신호를 IF 신호로 변환하고, 텔레비젼 정보의 표시를 위해 그 IF 신호를 복조한다.

튜너 모듈(108)은 다운컨버터(202), PLL(112), 어드레스 디코더(210), 메모리 유닛(203) 및 D/A 변환기(204)로 이루어져 있다. 사용자가 원하는 텔레비젼 채널을 선택한 것에 응답하여, 마이크로프로세서(102)는 동조 명령을 통신 버스(106)를 통해 PLL(112)에 전달한다. PLL(112)은 동조 명령을 어드레스 디코더(210)에 연결시켜 준다. 어드레스 디코더(210)는 원하는 텔레비젼 채널에 대한 조정 데이터가 존재하는 메모리 유닛(203)내의 어드레스를 결정한다. 어드레스 디코더(210)는 메모리 유닛(203)으로부터 조정 데이터를 검색하여, 그 데이터를 PLL(112)에 연결시킨다. PLL(112)은 PLL 발진기(208)로 하여금 메모리로부터 적당한 조정 데이터를 검색하여, 수신된 RF 신호 중의 복수의 채널들로부터 원하는 텔레비젼 채널을 선택하도록 한다. 전자적 조정에 의해, 튜너 중의 주파수에 민감한 다른 회로들을 수정하는 것이 가능하게 된다.

PLL(112)은 디지털 직접 회로(IC) PLL을 포함한다. 따라서, D/A 변환기(204)는 메모리로부터 검색된 디지털 조정 데이터를 아날로그 전압으로 변환하여, 다운컨버터(downconverter, 202)에 입력시킨다. 다운컨버터(202)는 RF 신호원(110)에 의해 수신된 RF 신호를 PLL(112)에 의해 발생된 주파수 톤(frequency tone)과 헤테로다인(heterodyne)시켜, 원하는 텔레비젼 채널에 대응하는 RF 신호를 출력한다. 다운컨버터의 주파수 선택 회로(frequency selective circuit) 및 다른 회로들은 D/A 변환기의 출력 전압으로 조정된다. 이러한 트래킹(tracking)을 제공하는 시스템에 관해서, 발명의 명칭이 "TELEVISION TUNING APPARATUS"로서 1997년 10월 14일자로 D. Badger에 특허된 미국 특허 제5,678,211호에 기재되어 있다(참조 문헌으로 본 명세서에 포함함).

도 3 및 도 4는 PLL 집적 회로(207)의 2가지 전형적인 실시예를 나타낸 블럭도로서, 이 PLL 집적 회로(207)는 가장 양호하게는 튜너(108)내에 포함되어 있고, 이 튜너는 가장 양호하게는 집적 회로로 이루어져 있다. 이들 실시예 각각에 있어서, 각각의 D/A 변환기(DAC)에 대한 조정 데이터를 저장하기 위해, PLL 비휘발성 메모리(203)가 PLL 집적 회로의 내부에 구현되어 있다.

PLL 집적 회로는 DAC부(301a), 통신 버스부(301b) 및 PLL부(301c)를 포함하고 있다. 통신 버스부는 시프트 레지스터(303) 및 통신 버스 수신기(302)를 포함하고 있으며, 이 통신 버스 수신기(302)는 통신 버스(106)에 접속되어 있다(도 1에 도시되어 있음). PLL부(301c)는 래치(330), PLL 프로그램가능 분주기(PLL programmable divider, 332) 및 어드레스 디코더(334)로 이루어져 있다. DAC부는 복수의 DAC 구성 요소(306a, 306b, 306c), PLL 비휘발성 메모리(203), 복수의 래치(312a 내지 312d), 통신 디코더(308) 및 시프트 레지스터(310)로 이루어져 있다.

각각의 DAC 구성 요소(306a, 306b, 306c)는 그 각각의 변환기(318a, 318b, 318c), 그 각각의 증폭기(320a, 320b, 320c) 및 그 각각의 입력을 포함하고 있다. 비록 3개의 DAC 구성 요소(306a, 306b, 306c)가 도시되어 있지만, 메모리 요건을 충족시키기 위해 이용할 수 있는 만큼의 DAC 변환기가 사용된다.

통신 버스(106)를 통해 PLL 모듈(207)로 보내진 PLL 주파수 동조 명령을 디코드하여, 저장된 조정 데이터에 대응하는 PLL 비휘발성 메모리(203)내의 메모리 장소를 어드레싱(address)한다. 그 다음에, PLL 비휘발성 메모리(203)로부터 조정 데이터가 검색된다. 검색된 조정 데이터는 그에 대응하는 DAC로 보내지며, 이 DAC의 출력은 그 각각의 증폭기(320a, 320b, 320c)에 의해 증폭되어 조정 전압(alignment voltage)을 발생하게 된다. 마이크로프로세서가 튜너에 대해 특정의 RF 채널에 동조하도록 명령할 때마다, 이러한 조정 전압이 자동적으로 검색된다.

PLL 회로 동작의 주파수는 부분적으로 PLL 프로그램가능 분주기(PLL Programmable Divider, 332)에 의해 설정된다. 전형적인 주파수 분주비(N)는 이하의 식으로 주어진다:

N = 16384 X N₁₄+ 8192 X N₁₃+ ... + 4 X N₂+ 2 X N₁+ N₀

어드레스 디코더(334)는 어떤 응용 분야에 대한 PLL 회로의 선택된 주파수 범위를 다수의 조정 범위들(alignment ranges)로 분할하도록 프로그램된 논리 회로이다. 이들 조정 범위는 주파수 폭(frequency span)이 동일할 필요는 없다. 동조되는 각 주파수에 대해 조정 데이터가 저장되어질 어드레스를 할당해주는 경우, 조정의 분해능이 최고(highest-resolution alignment)로 된다.

어드레스 디코더(334)는 PLL 프로그램가능 분주기(332)로 보내진 디지털 주파수 프로그래밍 정보를 받아서, PLL 비휘발성 메모리 장소를 억세스하는 데 사용되는 어드레스를 생성한다. 어드레스 디코더의 논리(logic)는 동조될 수 있는 복수의 주파수 채널들에 대한 조정 데이터를 억세스하도록 설계되거나 또는 동조된 각 채널에 대한 조정 정보를 억세스하도록 설계될 수 있다. 어드레스 디코더는 소프트웨어로, 예를 들면 소프트웨어 프로그램을 실행시키는 마이크로프로세서로 구성되거나, 또는 그 대안으로서 하드웨어로, 예를 들면 어드레스 디코더를 이루는 논리(the logic behind the address decoder)를 제공하도록 배열된 일련의 논리 게이트(logic gate)로 구성될 수 있다. 어드레스 디코더로서 가능한 디지털 또는 아날로그 구성으로는 여러가지가 가능하다. 그러나, 그의 전형적인 실시예 몇가지가 제공되어 있다.

어드레스 디코더(334)는 통신 버스를 통해 명령받은 디지털 주파수 워드(digital frequency word)를 받아서, PLL 비휘발성 메모리내의 조정 데이터를 억세스하는데 사용되는 어드레스 제어 워드(address control word)를 발생하며, 이 어드레스 제어 워드가 이어서 D/A 회로에 제공된다.

어드레스 디코더(334)의 많은 다양한 실시예들이 튜너(108)에 적용될 수 있다. 어드레스 디코더는 예를 들면 소프트웨어 프로그램을 이용하거나, 또는 그 대안으로서 한 세트의 논리 게이트를 이용할 수도 있다. 도 5는 소프트웨어에 의해 수행되는 어드레스 디코더 방법(5000)의 일 실시예를 나타낸 것이다. 이 예에서 사용되는 상수들은 어떤 NTSC 튜너 시스템에 대한 것으로서, 이 NTSC 튜너 시스템은 채널 #2(101MHz LO 주파수를 가짐)부터 동조하기 시작하며, 62.5kHz PLL 스텝 사이즈(step size)를 사용하고, 전자적 조정을 위한 D/A 변환기 회로를 3개 사용한다.

본 방법(5000)은, 마이크로프로세서가 PLL 분주기의 분주비(divider ratio)를 PLL 집적 회로(112)에 보내는 블럭(5002)부터 시작한다. 이 분주기의 분주비가 튜너의 주파수를 설정하는 디지털 워드(digital word)이다. PLL 분주기의 분주비는 PLL 집적 회로(112)내에 저장된다.

본 방법(5000)은, PLL 분주기의 분주비 디지털 워드로부터 채널 분주기의 분주비 디지털 워드를 차감하여, 명령받은 동조 주파수(commanded tuning frequency)를 도출하는 블럭(5004)으로 진행한다. 예를 들어 101MHz의 LO 주파수를 갖는 채널 #2 및 62.6 PLL 스텝 사이즈인 경우, 이 상수는 065H(16진수)이다.

본 방법(5000)은, 블럭(5004)에서 도출된 명령받은 동조 주파수를 16으로 나누기 위해 그 비트들을 우측으로 5비트 시프트시키는 블럭(5006)으로 진행한다. 블럭(5008)에서, 블럭(5006)의 결과에 4를 곱하기 위해 좌측으로 2비트 시프트시킨다. 최하위 5비트는 시프트되어 나가버리고 복원되지 않아, 그 디지털 워드의 최하위부터 3비트가 클리어(clear)된 채로 남는다. 이와 같이 클리어시키는 것에 의해, 그 수의 크기를 감소시키고, 3개의 D/A 변환기 회로를 억세스하기 위해 어드레스를 증가시킬 수 있는 여지를 남겨두게 된다.

본 방법(5000)은, N의 초기값을 1로 설정하는 블럭(5010)으로 진행한다. N의 목적은, 본 방법(5000)이 블럭들(5012, 5014, 5016, 5018)을 지나는 루프를 도는 설정 횟수(set number)를 도출하기 위한 것으로서, 예를 들면 3으로 설정된다. 블럭(5012)에서는, 블럭(5008)에서 도출된 어드레스를 갖는 조정 데이터를 포함하고 있는 비휘발성 메모리를 억세스한다. 블럭(5014)에서는, 블럭(5012)에서의 메모리 억세스에 응답하여 비휘발성 메모리(203)가 출력한 디지털 워드를 N=1에 대응하는 위치에 있는 D/A 변환기내에 래치한다.

어드레스 워드(N)는 블럭(5016)에서 1씩 증분된다. 따라서, 블럭들(5012, 5014, 5016, 5018)을 포함하는 루프를 두번째로 실행할 때에, N의 값은 2가 된다. 세번째에는, N=3이다. 판정 블럭(5018) 후에, N이 4보다 작으면, 본 방법(5000)은 블럭(5012)으로 진행한다. N이 4가 될 때까지, 블럭들(5012, 5014, 5016, 5018)로 이루어진 이 루프내에서 판정 블럭(5018)이 계속된다. 판정 블럭(5018) 후에 N=4이면, 본 방법(5000)은 종료한다.

어드레스 발생기의 다른 실시예가, 발명의 명칭이 "METHOD AND DEVICE FOR ADDRESS DECODING IN AN ITEGRATED CIRUIT MEMORY"로서 1998년 4월 21일자로 Devin에게 특허된 미국 특허 제5,724,546호에 제공되어 있다(참조 문헌으로 본 명세서에 포함함).

어드레스 디코더의 구성에 관계없이, 어드레스 디코더가 수행할 수 있는 어드레싱 방식(addressing scheme)에 2가지 구현예가 있다. 어드레스 디코더의 범주내에 속하는 한, 임의의 형태의 공지된 어드레싱 방식을 사용해도 된다. 제1 어드레스 방식으로서 일대일 어드레싱 방식(1 to 1 addressing scheme)이 있으며, 이 방식에서는 사용될 각각의 실제 채널이 개별적인 조정 채널(discrete alignment channel)에 대응되어 있다. 예를 들면, 텔레비젼 시스템용의 특정 튜너가 동조할 수 있는 실제 채널이 181개(즉, 케이블 채널 + VHF 채널 + UHF 채널) 있다고 가정한 경우, 일대일 어드레싱 방식에서는, 어드레스 디코더가 181개의 조정 채널을 개별적으로 어드레싱할 수 있어야 한다.

어드레스 디코더에 의한 다른 형태의 어드레싱 방식에서는, 실제 채널(actual channel)의 수보다 더 적은 수의 조정 채널(alignment channel)을 사용한다. 어드레스 디코더는 조정 채널에 응답하여 실제 채널을 얻기 위해 보간 프로세스(interpolation process)를 사용한다. 예를 들어, 실제 채널을 도출하는데 사용될 수 있는 조정 채널이 29개 있다고 가정하자. 복수의, 예를 들면 5개의 실제 채널이 인접한 한 쌍의 조정 채널들(one adjacent pair of alignment channels) 사이에 포함되는 주파수들을 가질 수도 있다. 하나의 실제 채널이 하위 조정 채널(lower alignment channel)과 상위 조정 채널(higher alignment channel)간의 차이의 20%로 조정될 수도 있다. 그 다음 실제 채널은 하위 조정 채널과 상위 조정 채널간의 거리의 40%로 조정된다. 그 다음의 실제 채널들에 대해서도 이와 마찬가지로 조정된다. 첫번째 채널이 선택되면, 어드레스 디코더는 인접한 조정 채널쪽으로 하위 채널보다 20% 더 높게 구분 선형 보간(a piece-wise linear interpolation of twenty percent above the lower alignment channel to theadjacent alignment channel)을 수행한다.

인접한 조정 채널들간에는 어느 정도 비선형성이 있다. 예를 들면, 조정 채널 스펙트럼(alignment channel spectra)의 한쪽 끝에 있는 조정 채널들간의 거리는 조정 채널 스펙트럼의 다른쪽 끝에 있는 조정 채널들간의 거리와 일치하지 않을 수도 있다. 따라서, 조정 채널들 중 인접한 조정 채널 사이에, 주파수가 보다 더 조밀하게 있는 곳(at the more dense frequencies)보다는 주파수가 보다 더 드문드문 있는 곳(at the more sparse frequencies)에 더 많은 실제 채널을 분포(intersperse)시키도록, 어드레스 디코더가 보간 프로세스를 조절할 수도 있다.

PLL 비휘발성 메모리(203)는 통신 버스를 통해 데이터를 전송함으로써 프로그램/재프로그램될 수 있으며, 그 데이터를 칩상의 래치 회로들에 저장한다. 그 대안으로서, 통신 버스를 통해 전송된 데이터는 래치를 사용하지 않고 PLL 비휘발성 메모리(203)에 직접 저장될 수도 있다. 통신 디코더(308)는 통신 버스 수신기로부터 수신된 명령에 따라, 적절한 PLL 비휘발성 메모리(203)에 기록 명령(Write command)을 보내어 데이터가 저장될 수 있도록 구성된다.

PLL부(301c)의 소자들은 어떤 더 큰 PLL 루프의 일부분으로서 동작한다. DAC부(301a)내의 소자들은 전자적 조정 기능을 위해 동작한다. 통신 버스 수신기 블럭(302)은 이 양쪽 모두에 공유되어 있다.

도 3에서, PLL 집적 회로의 내부에 있는 복수의 PLL 비휘발성 메모리(203a, 203b, 203c, 203d)는 그 각각의 D/A 변환기(318a, 318b, 318c) 및 기준 전압회로(316)와 연관되어 있다. 이러한 다수의 PLL 비휘발성 메모리 구성으로 한 결과, 다수의 개별적인 PLL 비휘발성 메모리(203a, 203b, 203c)를 사용하게 된다. 도 4에서는, 보다 대용량의 PLL 비휘발성 메모리(203)를 1개 사용하고 있다. 하나의 PLL 비휘발성 메모리를 갖는 도 4의 실시예에서는 더욱 복잡한 어드레스 알고리즘이 사용된다.

PLL 비휘발성 메모리가 PLL 비휘발성 메모리(203, 203a, 203b, 203c, 203d)로 기술된 메모리 회로로 되어 있지만, 동조 조정 데이터를 저장하기 위해 PLL 집적 회로상에 배치될 수 있는 임의의 형태의 공지된 비휘발성 재기록가능 메모리 회로도, PLL 비휘발성 메모리라는 용어의 범주내에 속한다.

통신 버스 수신기(302)는 통신 버스(106)와의 인터페이스를 포함하고 있다. 이 인터페이스는 섀시(154)상의 마이크로프로세서(102) 및 PLL 소자(112)의 회로에 의해 제어된다. 통신 버스 수신기(302)는 PLL 집적 회로(203)내에서 사용하기 위한 데이터, 클럭 타이밍 및 제어 신호를 발생한다. 통신 버스 수신기(302)는 양방향 동작을 할 수 있다. 즉, PLL 소자(112)로부터 받은 신호들은 또한 포맷되어, 외부에서의 사용을 위해 통신 버스를 통해 전송될 수 있다.

시프트 레지스터(303)는 통신 버스 수신기(302)로부터 받은 직렬 데이터를 병렬 데이터 워드로 포맷(format)하게 되며, 이 병렬 데이터 워드는 PLL 소자(112)가 동조하게 될 PLL 주파수를 결정한다. PLL 주파수는 선택된 채널, 튜너가 사용되고 있는 국가, 및 다른 이러한 요인들에 관련되어 있다. 래치(330)는 PLL 주파수를 결정하는 디지털 워드를 보유하고 있다. 래치(330)의 보유 타이밍(holdtiming)은 통신 버스 수신기로부터의 신호에 의해 제어된다.

PLL 프로그램가능 분주기(PLL programmable divider, 332)는 디지털 주파수 제어 워드를 사용하여 PLL의 동작 주파수를 결정하는 분주비(divide ratio)를 설정하고, PLL 회로로부터의 입력에 응답하여 동조될 주파수를 결정한다.

시프트 레지스터(310)는 통신 버스 수신기(302)로부터 직렬 데이터를 받아서 그 직렬 데이터를, PLL 비휘발성 메모리(203)내에 조정 데이터를 기록하는데 사용되는 병렬 데이터 워드로 포맷한다.

래치(312a 내지 312d)는 PLL 비휘발성 메모리(223)내에 기록될 전자적 조정을 위한 디지털 워드를 보유하고 있다. PLL 비휘발성 메모리(203)가 시프트 레지스터(310)와 직접 인터페이스하고 있는 경우에, 래치(312a 내지 312d)는 필요없다.

통신 디코더(308)는 통신 디코더를 통해 보내진 명령을 받아서 제어 신호를 발생한다. 한 세트의 신호들에 의해, 래치(312a 내지 312d)가 조정 데이터를 저장하는 타이밍이 제어된다. 또다른 한 세트의 신호들은 PLL 비휘발성 메모리(203)에 대해 데이터를 수신하여 저장하도록 명령한다.

PLL 비휘발성 메모리(203)는 디지털 조정 정보 워드들을 어드레싱가능한 포맷(addressable format)으로 저장한다. 어드레스 디코더(334)로부터의 어드레스에 따라 정확한 조정 디지털 워드가 억세스되어, 변환기들(318a 내지 318c)로 보내진다. 저장된 정보는 또한 D/A 전압 스텝-사이즈 정보, 명령받은 출력 전압(commanded output voltage), 및 출력 전압을 설정하기 위해 D/A 회로가 사용하는 다른 정보도 포함할 수 있다.

D/A 변환기들(318a 내지 318c)은 PLL 비휘발성 메모리(203)로부터 재호출(recall)된 디지털 워드들을 받아서, 그 디지털 워드들을 튜너 조정 및 튜너내의 다른 기능들을 제어하는데 사용되는 아날로그 전압으로 변환한다. 증폭기들(320a 내지 320c)은 그 각각의 D/A 변환기(318a 내지 318c)에 의해 출력된 아날로그 전압을, 튜너 회로를 제어하는데 적당한 전압 범위로 증폭한다. PLL 회로의 다른 영역(도시하지 않음)에 의해 통상의 방식으로 발생된 입력 동조 전압(VTUN)이, D/A 변환기들(318a 내지 318c)의 출력 전압에 합산된다.

기준 전압은 D/A 및 PLL 구성 요소(112)내의 다른 회로들에 의해 사용되는 정확한 전압을 발생하는 회로를 가리킨다. 이 전압은 원하는 바에 따라 D/A 회로(306)에 대해서 유사하게 조정될 수 있다.

상기의 실시예들에서의 조정 데이터는 튜너(108)내에 내장된 비휘발성 메모리내에 들어 있다. 이렇게 하는 것만으로도, 튜너 모듈이 옮겨질(transport) 때, 그 튜너 모듈내에 있는 조정 데이터도 옮겨진다. 조정 데이터를 가지고 있는 튜너를 탑재함으로써, 텔레비젼 수상기내에 부품들을 조립한 후에 조정 데이터를 별개의 회로 부품내에 프로그램할 필요가 없어서, 추가적인 조정 데이터 입력을 하지 않아도 된다. 튜너가 오동작하는 경우에는, 그 튜너의 조정 데이터를 갖는 새로운 튜너가 오동작하는 텔레비젼 수상기내에 삽입된다. 한번 더 말하면, 수리공은 예를 들면 섀시 EEPROM과 같은 비휘발성 메모리(104)내에 개별적인 조정 데이터를 프로그램할 필요가 없다.

본 발명의 개시 내용을 구현한 여러가지 실시예들에 대해 본 명세서에서 상세히 도시 및 기술하였지만, 당업자라면 여전히 이들 개시 내용을 구현하는 많은 다른 각종의 실시예들을 용이하게 안출할 수 있다.

Claims

위상 동기 루프(phase-locked loop) 회로, 및

조정 데이터(alignment data)를 저장하고 있는 비휘발성 메모리를 포함하는 튜너(tuner).
제1항에 있어서, 상기 조정 데이터는 상기 위상 동기 루프에 의해 이용될 수 있는 것인 튜너.
제1항에 있어서, 상기 비휘발성 메모리는 EEPROM인 것인 튜너.
제1항에 있어서, 상기 튜너는 텔레비젼 수상기내에서 사용되는 것인 튜너.
제4항에 있어서, 상기 튜너는 마이크로프로세서에 연결되어 있고, 상기 마이크로프로세서는 상기 텔레비젼 수상기내에 포함되어 있는 것인 튜너.
제1항에 있어서, 상기 위상 동기 루프 회로는 위상 동기 루프 집적 회로(phase-locked loop integrated circuit)인 것인 튜너.
제6항에 있어서, 재기록가능 메모리(re-writable memory)가 상기 위상 동기루프 집적 회로에 집적되어 있는 것인 튜너.
제6항에 있어서, 재기록가능 메모리가 상기 위상 동기 루프 집적 회로에 연결되어 있지만, 상기 위상 동기 루프 집적 회로에 집적되어 있지 않은 것인 튜너.
제1항에 있어서, D/A 변환기를 더 포함하는 것인 튜너.
제1항에 있어서, 상기 튜너는 어드레스 디코더를 더 포함하는 것인 튜너.
제10항에 있어서, 상기 어드레스 디코더는 실제 채널 대 조정 채널이 일대일인 어드레싱 방식(a 1 to 1 actual channel to alignment channel addressing scheme)을 포함하는 것인 튜너.
제10항에 있어서, 상기 어드레스 디코더는 실제 채널 대 조정 채널이 다대일인 어드레싱 방식(a plurality to 1 actual channel to alignment channel addressing scheme)을 포함하는 것인 튜너.
제10항에 있어서, 상기 어드레스 디코더는 소프트웨어를 사용하여 구현되는 것인 튜너.
제10항에 있어서, 상기 어드레스 디코더는 하드웨어를 사용하여 구현되는 것인 튜너.
마이크로프로세서,

상기 마이크로프로세서에 연결되어 있는 제1 비휘발성 메모리, 및

상기 마이크로프로세서에 연결되어 있는 튜너를 포함하는 텔레비젼 수상기로서,

상기 튜너는,

상기 마이크로프로세서에 연결되어 있는 위상 동기 루프 회로, 및

제2 비휘발성 메모리를 포함하는 것인 텔레비젼 수상기.
제15항에 있어서, 상기 제2 비휘발성 메모리는 조정 데이터를 저장할 수 있는 EEPROM인 것인 텔레비젼 수상기.
원하는 텔레비젼 신호를 동조하기 위한 텔레비젼 제어 시스템으로서,

텔레비젼 채널들과 연관된 무선 주파수(RF) 신호를 수신하는 무선 주파수(RF) 신호원(radio frequency source),

상기 RF 신호원에 연결되어 있고 메모리 유닛(memory unit)을 가지며, 상기 RF 신호로부터 상기 원하는 텔레비젼 신호를 선택하는 튜너 모듈(tuner module), 및

상기 튜너 모듈에 연결되어, 상기 원하는 텔레비젼 신호에 대응하는 동조 명령(tuning command)을 상기 튜너 모듈에 전달하는 마이크로프로세서를 포함하며,

상기 메모리 유닛은 상기 튜너 모듈에 대한 조정 데이터를 포함하고 있는 것인 텔레비젼 제어 시스템.
제17항에 있어서, 상기 튜너 모듈은,

상기 RF 신호원에 연결되어, 상기 원하는 텔레비젼 신호에 대응하는 RF 신호를 선택하는 다운컨버터(downconverter),

상기 마이크로프로세서 및 상기 다운컨버터에 연결되어, 상기 동조 명령을 수신하여 출력용 주파수 톤(frequency tone)을 발생하는 위상 동기 루프(PLL), 및

상기 PLL 및 상기 메모리 유닛에 연결되어, 상기 메모리 유닛내의 메모리 장소(memory location)로부터 상기 원하는 텔레비젼 신호에 대한 상기 조정 데이터를 검색하는 어드레스 디코더를 포함하는 것인 텔레비젼 제어 시스템.
제17항에 있어서, 상기 마이크로프로세서는 집적 회로간 버스(inter-integrated circuit bus)를 통해 상기 튜너 모듈에 연결되어 있는 것인 텔레비젼 제어 시스템.
제17항에 있어서, 상기 메모리 유닛은 전기적 소거가능 프로그램가능 판독 전용 메모리(electrically erasable programmable read only memory, EEPROM)를 포함하는 것인 텔레비젼 제어 시스템.
원하는 텔레비젼 신호를 수신하는 텔레비젼 수상기로서,

텔레비젼 채널들과 연관된 무선 주파수(RF) 신호를 수신하는 무선 주파수(RF) 신호원,

상기 RF 신호원에 연결되어 있고 메모리 유닛을 가지며, 상기 원하는 텔레비젼 신호에 대응하는 RF 신호를 발생하는 튜너 모듈,

상기 튜너 모듈에 연결되어, 상기 원하는 텔레비젼 신호에 대응하는 상기 RF 신호를 중간 주파수(IF) 신호로 변환하는 중간 주파수(IF) 모듈, 및

상기 IF 모듈에 연결되어, 상기 원하는 텔레비젼 신호의 텔레비젼 정보를 복조 및 표시하는 복조 모듈을 포함하며,

상기 메모리 유닛은 상기 튜너 모듈에 대한 조정 데이터를 포함하고 있는 것인 텔레비젼 수상기.
제21항에 있어서, 상기 튜너 모듈은,

상기 RF 신호원에 연결되어, 상기 원하는 텔레비젼 신호에 대응하는 상기 RF 신호를 선택하는 다운컨버터(downconverter),

상기 마이크로프로세서 및 상기 다운컨버터에 연결되어, 출력용 주파수 톤(frequency tone)을 발생하는 위상 동기 루프(PLL), 및

상기 PLL 및 상기 메모리 유닛에 연결되어, 상기 메모리 유닛내의 메모리 장소(memory location)로부터 상기 원하는 텔레비젼 신호에 대한 상기 조정 데이터를 검색하는 어드레스 디코더를 포함하는 것인 텔레비젼 수상기.
제21항에 있어서, 상기 마이크로프로세서는 집적 회로간 버스(inter-integrated circuit bus)를 통해 상기 튜너 모듈에 연결되어 있는 것인 텔레비젼 수상기.
제21항에 있어서, 상기 메모리 유닛은 전기적 소거가능 프로그램가능 판독 전용 메모리(electrically erasable programmable read only memory, EEPROM)를 포함하는 것인 텔레비젼 수상기.