JPS60130210A - 選局装置 - Google Patents
選局装置Info
- Publication number
- JPS60130210A JPS60130210A JP23817283A JP23817283A JPS60130210A JP S60130210 A JPS60130210 A JP S60130210A JP 23817283 A JP23817283 A JP 23817283A JP 23817283 A JP23817283 A JP 23817283A JP S60130210 A JPS60130210 A JP S60130210A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- channel selection
- circuit
- memory
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビ受像機及びテレビ−ＶＴＲ一体型テレ
ビ等に用いられる選局装置に関する。
ビ等に用いられる選局装置に関する。
従来例の構成とその問題点
最近、マイクロコンピュータやディジタルメモＩＪ ’
に利用した選局装置が開発されてきている。
に利用した選局装置が開発されてきている。
選局回路を２回路有する場合に於ける従来例の構成を第
１図に示す。同、第１図に於いて、矢印は信号の流れを
表わすものとし、構成は、説明を簡単にするために電源
および発振回路等一部を省略しである。また、回路１１
回路１′は同等の機能、回路構成を持つものであるので
、以下、回路１についてのみ説明をする。
１図に示す。同、第１図に於いて、矢印は信号の流れを
表わすものとし、構成は、説明を簡単にするために電源
および発振回路等一部を省略しである。また、回路１１
回路１′は同等の機能、回路構成を持つものであるので
、以下、回路１についてのみ説明をする。
マイクロコンピュータ２の出力端子ａはメモリ３の入力
端子、ＤＡ変換およびバンドランチ回路５の入力端子お
よびデコーダドライバー９の入力端子に接続されている
。又、周知のキーマトリクス４はマイクロコンピュータ
２の出力端子ａと入力端子すとのマトリクスで構成され
ており、との中にはチャンネル設定スイッチ、選局スイ
ッチ等が設けられている。
端子、ＤＡ変換およびバンドランチ回路５の入力端子お
よびデコーダドライバー９の入力端子に接続されている
。又、周知のキーマトリクス４はマイクロコンピュータ
２の出力端子ａと入力端子すとのマトリクスで構成され
ており、との中にはチャンネル設定スイッチ、選局スイ
ッチ等が設けられている。
また、メモリ３はマイクロコンピュータ２よりラインＣ
と出力端子ａにより、メモリ３へ書き込みを行なったり
、マイクロコンピュータ２へ入力端子すを通してメモリ
３の丙容を読み出したりするように１７でいる。このラ
インＣにマイクロコンピュータ２から指令信号がない場
合は、メモリ３が動作しないように構成されている。
と出力端子ａにより、メモリ３へ書き込みを行なったり
、マイクロコンピュータ２へ入力端子すを通してメモリ
３の丙容を読み出したりするように１７でいる。このラ
インＣにマイクロコンピュータ２から指令信号がない場
合は、メモリ３が動作しないように構成されている。
ＤＡ変換およびバンドラッチ回路５からは、出力端子ｆ
より同調制御電圧となるアナログ信号が出力すれ、これ
はローパスフィルタ６で直流電圧にされてチューナ８の
同調素子である可変容量ダイオードに加えられる。また
、出力端子ｇ、ｈよリバンド切換信号が出力されて、バ
ンドスイッチ７を介してチューナー８に加えられる。バ
ンド切換は、周知のようにＵＨＦとＶＨＦの切換、ＶＨ
Ｆのローバンドどハイバンドの切換を行なうものである
。デコーダドライバ９の出力は表示素子１○に加えられ
る。
より同調制御電圧となるアナログ信号が出力すれ、これ
はローパスフィルタ６で直流電圧にされてチューナ８の
同調素子である可変容量ダイオードに加えられる。また
、出力端子ｇ、ｈよリバンド切換信号が出力されて、バ
ンドスイッチ７を介してチューナー８に加えられる。バ
ンド切換は、周知のようにＵＨＦとＶＨＦの切換、ＶＨ
Ｆのローバンドどハイバンドの切換を行なうものである
。デコーダドライバ９の出力は表示素子１○に加えられ
る。
同、アンテナ１２で受信したＲＦ倍信号はブースタ１１
で増幅され、２分配されてそれぞれチューナ８．８′に
供給されている。
で増幅され、２分配されてそれぞれチューナ８．８′に
供給されている。
次に、３の装置の動作を説明する。
キーマトリク玄４内の選局釦を押してメモリ３へ格納シ
たいアドレスを選び、チャンネル設定釦によってそのチ
ャンネル情報を選択する。メモリ３には１６ビノトで情
報がメモリされる。８ビツトはチャンネル情報並びにバ
ンド情報、そして残り８ビツトがオフセント電圧情報で
ある。オフセット電圧情報は、先のチャンネル設定釦に
よって選んだチャンネルの周波数に何らかの妨害がある
場合に、その妨害をさけるためチューニング電圧を微調
整するためにメモリするものである。
たいアドレスを選び、チャンネル設定釦によってそのチ
ャンネル情報を選択する。メモリ３には１６ビノトで情
報がメモリされる。８ビツトはチャンネル情報並びにバ
ンド情報、そして残り８ビツトがオフセント電圧情報で
ある。オフセット電圧情報は、先のチャンネル設定釦に
よって選んだチャンネルの周波数に何らかの妨害がある
場合に、その妨害をさけるためチューニング電圧を微調
整するためにメモリするものである。
今、前述の手順によってメモリ３にすべての情報がメモ
リされ、ているものとし、キーマトリス４内の選局釦を
押してチャンネル１を選局する場合につい−Ｃ説明する
。選局釦が押されると、１チヤンネルのアドレス情報を
マイクロコンピュータ２の出力端子ａより出力するよう
に動作する。このアトし′ス情報はメモリ３の入力端子
に加えられるとともに、デコーダドライバ９の入力端子
にも加えら力る。これと同時にマイクロコンピュータ２
よりラインＣを経て書き込み指令信号がメモリ３に、ま
たラインｅｉ通ってラッチ入力信号がデコーダードライ
バ９に加えられるので、メモリ３の１チヤンネルのアド
レスが指定され、かつ表示素子１Ｑに１チヤンネルの信
号が与えられ［１」という表示がなされる。
リされ、ているものとし、キーマトリス４内の選局釦を
押してチャンネル１を選局する場合につい−Ｃ説明する
。選局釦が押されると、１チヤンネルのアドレス情報を
マイクロコンピュータ２の出力端子ａより出力するよう
に動作する。このアトし′ス情報はメモリ３の入力端子
に加えられるとともに、デコーダドライバ９の入力端子
にも加えら力る。これと同時にマイクロコンピュータ２
よりラインＣを経て書き込み指令信号がメモリ３に、ま
たラインｅｉ通ってラッチ入力信号がデコーダードライ
バ９に加えられるので、メモリ３の１チヤンネルのアド
レスが指定され、かつ表示素子１Ｑに１チヤンネルの信
号が与えられ［１」という表示がなされる。
次ニメモリ３よりマイクロコンピュータ２の入力端子６
へ１チヤンネル情報が出力さ力、る。１チヤンネル情報
はマイクロコンピュータ２で処理されて、出力端子ａか
ら０人変換および）くンドラ・ノチ回路５に加えられる
。このとき、マイクロコンピュータ２よりラインｄを経
てラッチ信号が入り、１チヤンネル情報はう・ノチされ
る。この１チヤンネル情報は回路５のＤＡ変換部でＤＡ
変換され、端子ｆより出力され、Ｄ−ノ（スンイルり６
全通してチューナ８の可変容量ダイオードに加えられる
。
へ１チヤンネル情報が出力さ力、る。１チヤンネル情報
はマイクロコンピュータ２で処理されて、出力端子ａか
ら０人変換および）くンドラ・ノチ回路５に加えられる
。このとき、マイクロコンピュータ２よりラインｄを経
てラッチ信号が入り、１チヤンネル情報はう・ノチされ
る。この１チヤンネル情報は回路５のＤＡ変換部でＤＡ
変換され、端子ｆより出力され、Ｄ−ノ（スンイルり６
全通してチューナ８の可変容量ダイオードに加えられる
。
同時にｙ、ｈ端子よりバンド情報が出力され、）くンド
スイノチ７でＶ ＨＦのローノくンドを選択する信号が
出力され、る。
スイノチ７でＶ ＨＦのローノくンドを選択する信号が
出力され、る。
Ｍ、回路１′中のキーマトリクス４′に入力されるチャ
ンネルロック信号１３は、回路１′の選局回路２ＶＴＲ
の選局回路として使用する場合に於い−Ｃ１Ｖ Ｔ Ｒ
’が録画状態に入った時に出力される信号であり、チャ
ンネルロック信号１３がキーマトリクス４′に入力され
るとＶＴＲの録画チャンネルを保持するために回路１′
のチャンネル設定釦および選局釦からの入力を不動作に
する働き全する。
ンネルロック信号１３は、回路１′の選局回路２ＶＴＲ
の選局回路として使用する場合に於い−Ｃ１Ｖ Ｔ Ｒ
’が録画状態に入った時に出力される信号であり、チャ
ンネルロック信号１３がキーマトリクス４′に入力され
るとＶＴＲの録画チャンネルを保持するために回路１′
のチャンネル設定釦および選局釦からの入力を不動作に
する働き全する。
なお、キーマトリクス４はテレビジョン受像機の不休と
別にして設け、両者の間を赤外線等の遠隔操作用の信号
によって無線的に結合するようにすれば、リモートコン
トロールできるもの・とすることができる。
別にして設け、両者の間を赤外線等の遠隔操作用の信号
によって無線的に結合するようにすれば、リモートコン
トロールできるもの・とすることができる。
このように、かかる従来の選局装置は、第１図に示すよ
うに回路１１回路１′ヲ有する場合に於いて、１つの選
局回路についてそれぞれにマイクロコンピュータ２．２
′やディジタルメモリ３，３′それにキーマトリクス４
，４′で構成されるチャンネル設定釦、選局釦を持って
いるが、チャンネル情報全記憶しているディジタルメモ
リは通常、各ユーザーに於けるチャンネル情報は限られ
ているので、それぞれの選局回路に於いて、それぞれに
選局した場合、メモリの同じアドレスに同一チャンネル
情報全記憶させることが多く、そのためそれぞれのキー
マトリクス内のチャンネル設定釦、選局釦も同じ機能を
持たせている場合が多く、メモリおよびキースイッチの
数においても不経済であり、又、それぞれの選局回路に
於いてチャンネル設定をし、選局釦を操作しなければな
らず不便であった。
うに回路１１回路１′ヲ有する場合に於いて、１つの選
局回路についてそれぞれにマイクロコンピュータ２．２
′やディジタルメモリ３，３′それにキーマトリクス４
，４′で構成されるチャンネル設定釦、選局釦を持って
いるが、チャンネル情報全記憶しているディジタルメモ
リは通常、各ユーザーに於けるチャンネル情報は限られ
ているので、それぞれの選局回路に於いて、それぞれに
選局した場合、メモリの同じアドレスに同一チャンネル
情報全記憶させることが多く、そのためそれぞれのキー
マトリクス内のチャンネル設定釦、選局釦も同じ機能を
持たせている場合が多く、メモリおよびキースイッチの
数においても不経済であり、又、それぞれの選局回路に
於いてチャンネル設定をし、選局釦を操作しなければな
らず不便であった。
発明の目的
不発明は、かかる問題全解消して、回路構成を簡略化し
、コストの低減をはかり、操作性の良い選局装置を提供
するものである。
、コストの低減をはかり、操作性の良い選局装置を提供
するものである。
発明の構成
不発明に於いては、選局情報を記憶しておくディジタル
メモリを２回路に共有して１つとし、従来それぞれの選
局回路にあったマイクロコンピュータとキーマトリクス
を１つにまとめ、選局回路に於いては、信号供給ライン
を共用し、マイクロコンピュータよりのラッチ信号を２
不追加するようにしている。これにより、１つの選局釦
でもって２つの選局回路を同時に選局することができ、
また上記選局釦によっておのおの個別にも選局すること
かできるようにしている。
メモリを２回路に共有して１つとし、従来それぞれの選
局回路にあったマイクロコンピュータとキーマトリクス
を１つにまとめ、選局回路に於いては、信号供給ライン
を共用し、マイクロコンピュータよりのラッチ信号を２
不追加するようにしている。これにより、１つの選局釦
でもって２つの選局回路を同時に選局することができ、
また上記選局釦によっておのおの個別にも選局すること
かできるようにしている。
実施例の説明
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図の従来例と比較して、従来それぞれの選局回路に
それぞれ１つずつ設けられてあったマイクロコンピュー
タとキーマトリクスおよびディジタルメモリを１つだけ
にし、一方の選局回路１４′に供給するラッチ信号を２
本追加し、信号供給ラインａ４選局回路１４と１４′で
共用している。
それぞれ１つずつ設けられてあったマイクロコンピュー
タとキーマトリクスおよびディジタルメモリを１つだけ
にし、一方の選局回路１４′に供給するラッチ信号を２
本追加し、信号供給ラインａ４選局回路１４と１４′で
共用している。
次に、動作を説明する。回路１４１回路１４’に共用の
メモリ３“には全てのチャンネル情報が記憶されている
ものとし、キーマトリクス４“内の選局釦を押して回路
１４１回路１４′ともにチャンネル１を選局する場合に
ついて説明する。尚、キーマトリクス４“には、チャン
ネルロック信号１３は入力されていないものとする。
メモリ３“には全てのチャンネル情報が記憶されている
ものとし、キーマトリクス４“内の選局釦を押して回路
１４１回路１４′ともにチャンネル１を選局する場合に
ついて説明する。尚、キーマトリクス４“には、チャン
ネルロック信号１３は入力されていないものとする。
寸ず選局釦が押されると、１チヤンネルのアドレス情報
音マイクロコンピュータ２〃の出力端子ａよシ出力する
ように動作する。このアドレス情報はメモリ３″の入力
端子に加えられるとともに回路１４のデコーダドライバ
９および回路１４′のデコーダドライバ９′にも加えら
れる。これと同時にマイクロコンピュータ２“よりライ
ンＱ ｙ、通して書キ込み指令信号がメモリ３“に、ま
たラインｅ１ラインコを通ってラッチ入力信号がそれぞ
れ回路１４゜１４′のデコーダドライバ９，９′に加え
られ、るので、メモリ３″の１チヤンネルのアドレスが
指定され、かつ表示素子１０ 、１０’にそれぞれ１チ
ヤンネルの信号が与えられ「１」という表示がなされる
。
音マイクロコンピュータ２〃の出力端子ａよシ出力する
ように動作する。このアドレス情報はメモリ３″の入力
端子に加えられるとともに回路１４のデコーダドライバ
９および回路１４′のデコーダドライバ９′にも加えら
れる。これと同時にマイクロコンピュータ２“よりライ
ンＱ ｙ、通して書キ込み指令信号がメモリ３“に、ま
たラインｅ１ラインコを通ってラッチ入力信号がそれぞ
れ回路１４゜１４′のデコーダドライバ９，９′に加え
られ、るので、メモリ３″の１チヤンネルのアドレスが
指定され、かつ表示素子１０ 、１０’にそれぞれ１チ
ヤンネルの信号が与えられ「１」という表示がなされる
。
次にメモリ３“よりマイクロコンピュータ２“の入力妬
１１子すへ１チヤンネル情報が出力される。１チヤンネ
ル情報はマイクロコンピュータ２“内で処理され、て、
出力端子ａからそれぞれ回路１４．１４’ＯＤＡ変換お
よびバンドラッチ回路５，５′に加えられ、る。このと
き、マイクロコンピュータ２“よりそれぞ凡ラインｄ、
１を通ってラッチ信号が入り１チヤンネル情報がラッチ
される。
１１子すへ１チヤンネル情報が出力される。１チヤンネ
ル情報はマイクロコンピュータ２“内で処理され、て、
出力端子ａからそれぞれ回路１４．１４’ＯＤＡ変換お
よびバンドラッチ回路５，５′に加えられ、る。このと
き、マイクロコンピュータ２“よりそれぞ凡ラインｄ、
１を通ってラッチ信号が入り１チヤンネル情報がラッチ
される。
次に、キーマトリクス４“にチャンネルロック倍電１３
が入力されている場合の選局動作について説明する。回
路１４側のみ５チヤンネルを選局しようとした場合、そ
の選局釦が押されると、５チヤンネルのアドレス情報を
マイクロフンピユータ２“の出力端子ａより出力するよ
うに動作し、このアドレス情報はメモリ３“の入力端子
に加えられるとともにデコーダドライバ９，９′にも加
えられる。
が入力されている場合の選局動作について説明する。回
路１４側のみ５チヤンネルを選局しようとした場合、そ
の選局釦が押されると、５チヤンネルのアドレス情報を
マイクロフンピユータ２“の出力端子ａより出力するよ
うに動作し、このアドレス情報はメモリ３“の入力端子
に加えられるとともにデコーダドライバ９，９′にも加
えられる。
これと同時にマイクロコンピュータ２″よシラインＣ全
通して書き込み指令信号がメモリ３“に、才たラインｃ
２通ってラッチ入力信号が回路１４のデコーダドライバ
９に加えられるので表示素子１０は「５」という表示が
なされる。
通して書き込み指令信号がメモリ３“に、才たラインｃ
２通ってラッチ入力信号が回路１４のデコーダドライバ
９に加えられるので表示素子１０は「５」という表示が
なされる。
ところで、マイクロへはラッチ信号が出力されないので
、回路１４′のデコーダドライバ９′は動作せず、表示
素子１０′は［１」という表示のま丑である。
、回路１４′のデコーダドライバ９′は動作せず、表示
素子１０′は［１」という表示のま丑である。
次にメモリ３“よりマイクロコンピュータ２″）入力端
子すへ５チヤンネル情報が出力される。５チヤンネル情
報（ｄマイクロコンピュータ２“で処理されて、出力端
子ａから回路１４のＤＡ変換およびバンドラッチ回路５
に加えられる。このとき、マイクロコンヒュータ２“よ
りラインｄを経てラッチ信号が入り、５チヤンネル情報
はラッチされる。
子すへ５チヤンネル情報が出力される。５チヤンネル情
報（ｄマイクロコンピュータ２“で処理されて、出力端
子ａから回路１４のＤＡ変換およびバンドラッチ回路５
に加えられる。このとき、マイクロコンヒュータ２“よ
りラインｄを経てラッチ信号が入り、５チヤンネル情報
はラッチされる。
ところで、ライン１へはラッチ信号が出力されないので
、回路１４′はもとの１チヤンネルのままである。
、回路１４′はもとの１チヤンネルのままである。
寸だ、」−述のラッチ信号ｅ６ｊに、同じくｄをｉに置
換えれば回路１４′のみのチャンネルを変えることがで
きる。
換えれば回路１４′のみのチャンネルを変えることがで
きる。
発明の効果
このように、本発明によれば、ディジタルメモリの共用
化がはかれ、そのためキースイッチの簡略化、マイクロ
コンピュータのソフトステップの削減、並びに２回路同
時チャンネル設定による設置調整の削減、及び２回路以
上同時選局、又、個別選局が１つの選局釦により可能と
なり、操作性の良い選局装置が実現できる。
化がはかれ、そのためキースイッチの簡略化、マイクロ
コンピュータのソフトステップの削減、並びに２回路同
時チャンネル設定による設置調整の削減、及び２回路以
上同時選局、又、個別選局が１つの選局釦により可能と
なり、操作性の良い選局装置が実現できる。
第１図は従来例における選局装置のブロック図、第２図
は本発明の一実施例における選局装置のブロック図であ
る。 ２〃・・・・・・マイクロコンピュータ、３“・パ°°
ディジタルメモリ、４″・・・・キーマトリクス、５．
５′・・・ＤＡ変換およびバンドラッチ回路、６，６′
・・・・・Ｄ−バスフィルタ、７ 、７’°゛”バンド
スイッチ、８．８′・・・・・・チューナ、９．９’・
・・・・デコーダドライバ、ｉ ｏ 、 ｉ ｏ””−
表示素子、１１ ’−’・ブースタ、１２・・・・アン
テナ、１３・・・・チャンネルロック信号、１４．１４
’パ・°゛選局回路。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図 第 ２ 図
は本発明の一実施例における選局装置のブロック図であ
る。 ２〃・・・・・・マイクロコンピュータ、３“・パ°°
ディジタルメモリ、４″・・・・キーマトリクス、５．
５′・・・ＤＡ変換およびバンドラッチ回路、６，６′
・・・・・Ｄ−バスフィルタ、７ 、７’°゛”バンド
スイッチ、８．８′・・・・・・チューナ、９．９’・
・・・・デコーダドライバ、ｉ ｏ 、 ｉ ｏ””−
表示素子、１１ ’−’・ブースタ、１２・・・・アン
テナ、１３・・・・チャンネルロック信号、１４．１４
’パ・°゛選局回路。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 ■ 選局情報を記憶したメモリと、このメモリから読み
出された選局情報に基づいて所定のチャンネルを選局す
る２回路以上の選局回路とを設け、１つの選局操作部に
よって上記２回路以上の選局回路を同時に又は各々個別
に選局するように切換える切換手段を設けたことを特徴
とした選局装置。 ■ チャンネル設定は２回路以上同時設定できるように
したことを特徴とする特許請求の一範囲第１項記載の選
局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23817283A JPS60130210A (ja) | 1983-12-16 | 1983-12-16 | 選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23817283A JPS60130210A (ja) | 1983-12-16 | 1983-12-16 | 選局装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60130210A true JPS60130210A (ja) | 1985-07-11 |
Family
ID=17026245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23817283A Pending JPS60130210A (ja) | 1983-12-16 | 1983-12-16 | 選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130210A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860816A (ja) * | 1981-09-16 | 1983-04-11 | アールシーエー ライセンシング コーポレーシヨン | 受像機用同調方式 |
-
1983
- 1983-12-16 JP JP23817283A patent/JPS60130210A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860816A (ja) * | 1981-09-16 | 1983-04-11 | アールシーエー ライセンシング コーポレーシヨン | 受像機用同調方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817203A (en) | Remote control system | |
| US4996597A (en) | User programmable switching arrangement | |
| JP2921265B2 (ja) | テレビジョン受像機 | |
| JPH02294171A (ja) | ベースバンド・テレビジョン信号切換装置 | |
| JPS602711Y2 (ja) | テレビジヨン装置 | |
| JP2795801B2 (ja) | チャンネル選択方法 | |
| US5241696A (en) | Tuner with selective equalization of different program sources | |
| JPS60130210A (ja) | 選局装置 | |
| JPH1132262A (ja) | チャンネルプリセット装置 | |
| JPS6172301A (ja) | 電子装置 | |
| JPS60125022A (ja) | 選局装置 | |
| JP3137819B2 (ja) | テレビ信号処理装置及びテレビ信号処理システム | |
| KR100405378B1 (ko) | 차량용 듀얼타입 a/v기기의 원 마이콤 제어시스템 | |
| JPH0328623Y2 (ja) | ||
| JPS60170374A (ja) | ビデオテキスト受信装置 | |
| JPS62213396A (ja) | リモ−トコントロ−ル装置 | |
| JPH0591441A (ja) | テレビジヨン受信機 | |
| JP3265592B2 (ja) | 選局装置 | |
| JPS5934176Y2 (ja) | 電子式チュ−ナにおけるプリセット操作部回路 | |
| JP2004187121A (ja) | チャンネル選択方法と装置、及び映像音声処理装置 | |
| JPH05284505A (ja) | 衛星放送受信システム | |
| JPH0231559B2 (ja) | ||
| JPH07288795A (ja) | テレビジョン受信端末装置 | |
| JP3088158U (ja) | Ｒｆ出力チャンネル切換装置 | |
| JPS61156974A (ja) | テレビジヨンシステム制御回路 |