KR20020025522A - 반도체 소자의 콘택 형성 방법 - Google Patents

반도체 소자의 콘택 형성 방법 Download PDF

Info

Publication number
KR20020025522A
KR20020025522A KR1020000057412A KR20000057412A KR20020025522A KR 20020025522 A KR20020025522 A KR 20020025522A KR 1020000057412 A KR1020000057412 A KR 1020000057412A KR 20000057412 A KR20000057412 A KR 20000057412A KR 20020025522 A KR20020025522 A KR 20020025522A
Authority
KR
South Korea
Prior art keywords
film
contact
forming
semiconductor device
resultant
Prior art date
Application number
KR1020000057412A
Other languages
English (en)
Inventor
김찬배
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000057412A priority Critical patent/KR20020025522A/ko
Publication of KR20020025522A publication Critical patent/KR20020025522A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 반도체소자의 콘택 형성 방법에 관한 것으로, 특히 반도체 기판상에 게이트 혹은 비트라인 패턴을 형성한 후, 절연막 적층시 BPSG(Boro-Phospho Silicate Glass)막을 사용하여 콘택 형성 후 UV트리트먼트를 실시하면서 BPSG막의 측면에 손실방지막을 형성하는 방법으로 후속 세정 공정에 의한 BPSG막의 측면 손실을 억제하여 안정된 콘택 측면을 형성하여 균일한 배선을 형성 하는 것을 특징으로 하여 반도체 소자의 특성, 신뢰성 및 수율을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

반도체 소자의 콘택 형성 방법{Method for forming the semiconductor device of contact}
본 발명은 반도체 소자의 절연막 특성 향상 방법에 관한 것으로, 보다 상세하게는 반도체 기판 상에 게이트 혹은 비트라인 패턴인 배선라인을 형성한 후, 층간절연막으로 BPSG막을 적층하여 콘택을 형성한 후 열처리 또는 UV 트리트먼트를 실시하면서 BPSG막의 측면에 손실방지막을 형성하는 방법으로 후속 세정 공정에 의한 BPSG막의 측면 손실을 억제하도록 하는 반도체소자의 콘택 형성 방법에 관한 것이다.
일반적으로, 절연막은 기본 전극이 구비된 반도체 기판 면과 전극 배선 사이에 개재되는 산화막, 금속 배선막과 금속 배선막 사이의 절연막, 디램 소자에서 워드라인과 비트 라인을 절연시키는 산화막, 또는 비트라인과 디램 커패시터와의 절연을 위하여 증착되는 산화막 등을 말한다.
최근 반도체 소자의 게이트 형성, 비트라인 형성 후 절연막으로 기존에는 BPSG막을 비롯하여 여러 가지 막등이 사용되어 왔고, 그 각각의 막들은 서로 다른 장단점이 있으나, 미세한 패턴을 사용하는 소자 디바이스의 경우 대개 BPSG막이 계속 사용 중이다.
도 1은 종래의 반도체 소자의 콘택 형성을 보여주는 단면도이다.
도 1에 도시된 바와 같이, 소정의 하부구조를 갖는 반도체 기판(21)상에 배선라인(25)을 형성한 후 층간 절연막(27)인 BPSG를 증착한다.
그리고, 상기 층간 절연막(27)에 노광공정과 식각공정을 실시한 후 콘택을 형성하후, 폴리막(30)을 증착하여 콘택 플러그를 형성한다.
그런데, 상기한 종래의 콘택 형성 방법은, 도 1에서 "A"로 표시된 바와 같이, 콘택 측면 손실에 의해 콘택홀 내에 폴리실리콘층을 적층하면서 서로 이웃하는 폴리실리콘이 서로 닿아 쇼트가 발생하는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부 구조를 갖는 반도체 기판 상에 배선라인을 형성한 후, 상기 결과물 상에 절연막으로 BPSG막을 증착하고, 상기 결과물에 콘택 형성을 위한 마스킹 식각 처리후 손실방지막을 상기 결과물상에 증착하므로써 콘택 세정 공정 처리시 콘택 측면 손실이 발생하지 않고 균일한 배선을 형성하도록 하는 것이 목적이다.
도 1는 종래의 반도체소자의 콘택 형성 방법이다.
도 2a 내지 도 2e는 본 발명의 반도체소자의 콘택 형성 방법이다.
-- 도면의 주요부분에 대한 부호의 설명 --
1 : 반도체기판 5 : 배선라인
7 : 절연막 (BPSG) 8 : 콘택
9 : 감광막 15 : 손실방지막
19 : 폴리막
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부 구조를 갖는 반도체 기판 상에 배선라인을 형성하는 단계와, 상기 결과물 상에 절연막을 증착하는 단계와, 상기 결과물에 콘택 형성을 위한 마스킹 식각 공정을 실시하는 단계와, 상기 결과물 상에 손실방지막을 증착하고 콘택 부위를 세정하는 단계와, 상기 결과물 상에 콘택 플러그를 위한 폴리막을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 콘택 형성 방법을 제공한다.
본 발명은 콘택 형성을 위한 식각 공정 후 증착된 손실방지막에 의해 후속 콘택 세정 작업시 고 농도에 의한 BPSG막의 노출을 방지하여 안정된 콘택 형성으로 플러그간 발생할 수 있는 BPSG막의 손실에 위한 접착을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a에 도시된 바와 같이, 소정의 하부 구조를 갖는 반도체 기판(1) 상에 비트라인 또는 게이트라인과 같은 배선라인(5)을 형성한 후 절연막(7)을 증착한다.
이때, 절연막(7)은 BPSG막을 사용하는 것이 바람직하며, 0.08㎛ 이하의 패턴 갭을 충분히 매립을 할 수 있는 조건의 막으로 BPSG막 이외의 SiO2막을 기초로 하여 첨가물로 B,P,F등을 사용할 수 있다.
그리고, 도 2b에 도시된 바와 같이, 상기 결과물 상에 콘택 형성을 위한 감광막(9)을 증착한다.
도 2c에 도시된 바와 같이, 상기 결과물 상에 마스킹 식각 공정으로 절연막(7)을 식각하여 배선라인(5)을 연결하는 콘택(8)을 형성한 후, 잔류한 감광막(9)을 제거하도록 한다.
이어서, 도 2d에 도시된 바와 같이, 상기 결과물 상에 손실 방지막(15)을 증착한 후 세정액(BOE, HF)을 이용하여 콘택(8)내벽면을 세정하며, 상기 손실 방지막은 10 ~ 100Å의 두께로 적층되는 산화막을 사용한다.
이때, 상기 손실 방지막(15) 증착시 열처리에 의한 방법 또는 UV 트리트먼트에 의한 방법을 사용하며, 상기 열처리에 의한 방법은 650 ~800℃ 온도로 N2, O2가스를 이용하여 5 ~20분 진행하고, UV 트리트먼트에 의한 방법은 100W ~ 2KW의 파워로 5 ~ 60초 이상의 시간을 유지하며, O2가스와 더불어,N2, Ar 가스를 사용한다.
그리고 도 2e에 도시된 바와 같이, 상기 세정 공정을 마친 결과물 상에 콘택플러그를 위한 폴리막(19)을 증착한 후, 후속공정을 진행하여 균일한 배선라인을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 콘택 형성 방법을 이용하게 되면, 소정의 하부 구조를 갖는 반도체 기판 상에 배선라인을 형성한 후, 상기 결과물 상에 절연막으로 BPSG막을 증착하고, 상기 결과물에 콘택 형성을 위한 마스킹 식각 처리후 손실방지막을 상기 결과물상에 증착하므로써 콘택 세정 공정 처리시 콘택 측면 손실에 의해 콘택홀 내에 폴리실리콘층을 적층하면서 서로 이웃하는 폴리실리콘이 서로 닿아 쇼트가 발생하는 것을 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (7)

  1. 소정의 하부 구조를 갖는 반도체 기판 상에 배선라인을 형성하는 단계와;
    상기 결과물 상에 절연막을 증착하는 단계와;
    상기 절연막상에 감광막을 적층한 후, 마스킹 식각 공정으로 배선라인으로 연결되는 콘택을 형성하는 단계와;
    상기 결과물 상에 손실방지막을 증착한 후 콘택 부위를 세정하는 단계와;
    상기 결과물 상에 콘택 플러그를 위한 폴리막을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  2. 제 1항에 있어서, 상기 절연막은, 0.08㎛ 이하의 패턴 갭을 충분히 매립을 할 수 있는 조건의 막으로 BPSG막 이외의 SiO2막을 기초로 하여 첨가물로 B,P,F등을 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  3. 제 1항에 있어서, 상기 손실방지막은, 산화막으로서 10 ~ 100Å의 두께로 적층되는 산화막을 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  4. 제 1항 또는 제 3항에 있어서, 상기 손실방지막은 열처리 공정으로 형성하고, 이 열처리는 650 ~800℃ 온도로 N2, O2가스를 이용하여 5 ~20분 진행하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  5. 제 4항에 있어서, 상기 N2가스 대신 불활성 Ar, He 가스를 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  6. 제 1항 또는 제 3항에 있어서, 상기 손실방지막은 UV 트리트먼트 공정으로 형성하고, 이 UV 트리트먼트는 100W ~ 2KW의 파워로 5 ~ 60초 이상의 시간을 유지하며, O2가스와 더불어,N2, Ar 가스를 이용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  7. 제 1항에 있어서, 상기 세정 공정시, 세정액으로 BOE와 HF를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
KR1020000057412A 2000-09-29 2000-09-29 반도체 소자의 콘택 형성 방법 KR20020025522A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057412A KR20020025522A (ko) 2000-09-29 2000-09-29 반도체 소자의 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057412A KR20020025522A (ko) 2000-09-29 2000-09-29 반도체 소자의 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR20020025522A true KR20020025522A (ko) 2002-04-04

Family

ID=19691126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057412A KR20020025522A (ko) 2000-09-29 2000-09-29 반도체 소자의 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR20020025522A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526870B1 (ko) * 2003-06-04 2005-11-09 삼성전자주식회사 반도체 소자에서의 국부 상호연결배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526870B1 (ko) * 2003-06-04 2005-11-09 삼성전자주식회사 반도체 소자에서의 국부 상호연결배선 형성방법

Similar Documents

Publication Publication Date Title
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
JPH10154712A (ja) 半導体装置の製造方法
TW200534389A (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
KR100329773B1 (ko) 에프램 소자 제조 방법
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
KR100264773B1 (ko) 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법
KR20020025522A (ko) 반도체 소자의 콘택 형성 방법
KR20060134340A (ko) 반도체 소자의 컨택홀 형성방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100431741B1 (ko) 반도체소자 제조 방법
KR101033981B1 (ko) 반도체 소자의 형성 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR20050073041A (ko) 반도체 소자의 비트라인 형성방법
KR20050002001A (ko) 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법
KR19980060885A (ko) 반도체 소자의 제조방법
KR20030000722A (ko) 반도체소자의 비트라인 형성방법
KR19990004604A (ko) 반도체 소자의 평탄화 방법
KR20020000047A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20020001459A (ko) 반도체 메모리 소자의 스토리지 노드 형성방법
KR20050002361A (ko) 반도체소자의 금속배선 형성방법
KR20010061604A (ko) 반도체소자의 금속배선 형성방법
KR20050010691A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20040008402A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination