KR20020023141A - 산화막 에칭 방법 - Google Patents

산화막 에칭 방법 Download PDF

Info

Publication number
KR20020023141A
KR20020023141A KR1020010058232A KR20010058232A KR20020023141A KR 20020023141 A KR20020023141 A KR 20020023141A KR 1020010058232 A KR1020010058232 A KR 1020010058232A KR 20010058232 A KR20010058232 A KR 20010058232A KR 20020023141 A KR20020023141 A KR 20020023141A
Authority
KR
South Korea
Prior art keywords
gas
etching
oxide film
plasma
processing chamber
Prior art date
Application number
KR1020010058232A
Other languages
English (en)
Other versions
KR100781474B1 (ko
Inventor
이가라시요시키
바라수브라마니암바이댜나산
스에마사도모키
이나자와고이치로
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20020023141A publication Critical patent/KR20020023141A/ko
Application granted granted Critical
Publication of KR100781474B1 publication Critical patent/KR100781474B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 처리 챔버 내에 유지되어 고주파 전력에 의해 성성된 플라즈마를 이용하고, 피처리체 상에 형성된 산화막을 에칭하는 에칭 장치를 이용하며, 에칭시에 도입되는 에칭 가스가 C4F6가스와 O2가스를 포함하고, C4F6가스와 O2가스의 비C4F6/O2의 값이 0.7∼1.5로서, 산화막 상에 형성된 레지스트 마스크에 대한 에칭 선택비를 높게 하는 산화막 에칭 방법에 관한 것이다.

Description

산화막 에칭 방법{OXIDE FILM ETCHING METHOD}
본 발명은 반도체 웨이퍼 등의 피처리체 상에 형성된 산화막을 에칭하는 산화막 에칭 방법에 관한 것이다.
최근, 반도체 디바이스는 한층 더 소형화나 고집적화가 요구되어, 회로 소자나 배선에 있어서 보다 미세한 패턴을 형성할 것이 요구되고 있다. 이 때문에 포토리소그래피 공정에 있어서는, 건식 에칭에 의한 패턴 형성시에, 반도체 웨이퍼상에 에칭 마스크로 되는 레지스트막을 엷게 도포하여, 고해상도에 의한 미세한 마스크 패턴을 형성할 필요가 있다.
한편, 산화 실리콘막의 에칭에 있어서는, C4F8가스나 C5F8가스를 주체로 하는 에칭 가스 대기 하에서 생성(발생)시킨 플라즈마가 이용되고 있다. 그러나, 이들 가스를 이용한 플라즈마로는 레지스트에 대한 산화 실리콘막의 에칭 선택비, 즉 레지스트의 에칭 속도에 대한 산화 실리콘의 에칭 속도의 비가 작고, 건식 에칭시에 특히 콘택트 홀의 쇼울더 부분에 레지스트막도 상당량 에칭되어 버린다.
따라서, 미세화를 위해 레지스트막을 엷게 형성하고 있는 현 상태에서는, 산화 실리콘막의 에칭시에, 레지스트막이 충분히 에칭 마스크로서 기능하지 않게 될 우려가 있어, 고정밀도의 패턴 형성이 곤란해지는 경우가 생긴다.
본 발명은 산화막을 건식 에칭할 때, 레지스트에 대한 에칭 선택비를 높게 할 수 있는 산화막 에칭 방법을 제공하는 것을 목적으로 한다.
본 발명은 진공 유지 가능한 처리 챔버 내에, 표면에 산화막이 형성된 피처리체를 유지시킴과 동시에, 처리 챔버 내에 도입된 에칭 가스 대기 하에서 플라즈마를 생성시켜, 그 플라즈마 중에서 상기 피처리체의 상기 산화막을 에칭하는 방법이며, 상기 에칭 가스는 C4F6가스와 O2가스를 포함하고, C4F6가스와 O2가스의 비C4F6/O2의 값이 0.7 내지 1.5인 산화막 에칭 방법을 제공한다.
본 발명의 산화막 에칭 방법에 이용하는 플라즈마를 생성하는 기구 중 하나는, 피처리체가 유지되는 한쪽 전극에 플라즈마 생성용의 고주파 전력이 인가되는 RIE 타입이며, 에칭 조건은 C4F6가스 및 O2가스의 합계 유량 0.01 내지 0.04 L/min의 범위 내이고, C4F6가스와 O2가스의 비 C4F6/O2의 값이 0.7 내지 1.5인 범위 내이며, 에칭시의 상기 처리 챔버 내의 가스 압력을 1.3 내지 26㎩(10 내지 200mTorr)인 범위 내이고, 에칭시의 플라즈마 밀도가 3×1010/㎤ 이상 1×1011/㎤ 미만이다.
본 발명의 산화막 에칭 방법에 이용하는 플라즈마를 생성하는 기구 중 다른 하나는 양쪽 상기 전극에 플라즈마 생성용의 다른 고주파 전력이 인가되는 용량 결합형 평행 평판 RIE 타입이며, 에칭 조건은 C4F6가스 및 O2가스의 합계 유량 0.0 3 내지 0.lL/min인 범위 내이고, C4F6가스와 O2가스의 비 C4F6/O2의 값이 0.7 내지 1.1인 범위 내이며, 에칭시의 상기 처리 챔버 내의 가스 압력을 1.33 내지 9.97㎩(l0 내지 75 mTorr)인 범위 내이고, 에칭시의 플라즈마 밀도가 5×1010/㎤ 이상 2×1011/㎤ 미만이다.
도 1은 본 발명의 산화막 에칭 방법을 적용한 제 1 실시예에 따른 마그네트론 RIE 플라즈마 에칭 장치의 구성예를 도시하는 도면,
도 2는 도 1의 장치의 처리 챔버 주위에 배치된 상태의 다이폴링 자석을 모식적으로 도시하는 도면,
도 3은 처리 챔버 내에 형성되는 전계 및 자계를 설명하기 위한 도면,
도 4a, 4b는 에칭 선택비를 구하는 방법을 설명하기 위한 레지스트 마스크의 쇼울더 부분과 평탄 부분을 도시하는 도면,
도 5a, 5b는 에칭 가스의 비 C4F6/O2와 합계 유량에 있어서의, 레지스트막에 대한 에칭 선택비의 특성을 도시하는 도면,
도 6a, 6b는 에칭 가스의 비 C5F8/O2와 합계 유량의 관계에 있어서의, 레지스트막에 대한 에칭 선택비의 특성을 도시하는 도면,
도 7은 에칭 가스의 비 C4F6/O2와 합계 유량에 있어서의, 플라즈마 밀도의 특성을 도시하는 도면,
도 8은 가스 압력 및 고주파 전력과 플라즈마 밀도의 관계를 도시하는 도면,
도 9a는 고주파 전력과 레지스트막에 있어서의 에칭 선택비의 특성을 도시하는 도면이고, 도 9b는 가스 압력과 레지스트막에 있어서의 에칭 선택비의 특성을 도시하는 도면,
도 10은 본 발명의 산화막 에칭 방법을 적용한 제 2 실시예에 따른 양 전극으로부터 각각 다른 고주파 전력을 인가하는 에칭 장치의 구성예를 도시하는 도면,
도 11은 에칭 가스의 비 C4F6/O2와 합계 유량의 관계에 있어서의, 레지스트막에 대한 에칭 선택비의 특성을 도시하는 도면,
도 12a, 12b는 본 발명의 산화막 에칭 방법을 실리콘 질화막에 의한 자기 정합 에칭에 적용한 예에 대해서 설명하기 위한 도면,
도 13은 에칭 가스의 비 C4F6/O2와 합계 유량의 관계에 있어서의, 실리콘 질화막에 대한 에칭 선택비의 특성을 도시하는 도면.
이하, 도면을 참조하여 본 발명의 실시예에 대해서 상세히 설명한다.
본 발명의 산화막 에칭 방법을 실현하기 위한 제 1 실시예로서, 도 1에 도시하는 바와 같이 구성된 마그네트론 RIE(Reactive Ion Etching) 플라즈마 에칭 장치에 적용한 예에 관해서 설명한다.
이 에칭 장치는　직경이 다른 2개의 원통이 연결된 단 접합 원통 형상의 처리 챔버(1)를 갖는다. 이 처리 챔버(1)는 알루미늄으로 형성된 소 직경의 상부 챔버(1a)와 이것보다 대 직경의 하부 챔버(1b)가 진공 상태의 유지가 가능하도록 구성되고, 접지되어 GND 전위로 되어 있다.
이 처리 챔버(1) 내에는 피처리체로 되는 반도체 웨이퍼 W를 수평으로 유지하는 서셉터가 마련되어 있다. 이 서셉터는 예컨대 알루미늄으로 형성되는 지지 테이블(2)이 절연판(3)을 개재시키고, 도체로 이루어지는 지지대(4) 내에 삽입되어 구성된다.
상기 지지 테이블(2)은 정합기(14)를 거쳐 플라즈마 생성(발생)용의 고주파 전원(15)에 접속되어 있다. 이 고주파 전원(15)으로부터 소정 주파, 예컨대 13.56㎒의 고주파 전력이 지지 테이블(2)에 공급된다. 또한, 지지 테이블(2) 외주의 윗쪽에는 도전성 재료, 예컨대 단결정 실리콘으로 형성된 포커스링(5)이 마련되고, 그 포커스링(5)의 안쪽 테이블 표면상에는 반도체 웨이퍼 W를 정전 흡착하여 유지하기 위한 정전 척(6)이 마련되어 있다.
이 정전 척(6)은 절연체(6b) 내에 전극(6a)이 내장되어 있고, 이 전극(6a)에는 직류 전원(16)이 접속되어 있다. 그리고, 이 전극(6a)에 직류 전원(16)으로부터 전압을 인가시킴으로써, 정전력 예컨대 크론카가 발생하여 반도체 웨이퍼 W를흡착시킨다. 또한, 지지 테이블(2)의 내부에는 냉매실(17)이 마련되어 있고, 이 냉매실(17)에는 도시하지 않은 냉각 장치로부터의 냉매가 냉매 도입관(17a)에서 도입되어, 냉매배출관(17b)에서 배출되도록 순환시킨다. 이 냉매에 의한 냉각열이 지지 테이블(2)을 거쳐 반도체 웨이퍼 W의 이면측으로부터 전해져, 웨이퍼 처리면이 소망하는 온도로 제어된다.
또한, 처리 챔버(1) 내부가 진공 상태로 된 경우에는, 이 냉매에 의한 냉각열이 반도체 웨이퍼 W에 전해지기 어렵게 된다. 그 때문에, 냉각열을 전달하기 위한 냉각 가스를 가스 도입 기구(18)에 의해, 가스 공급 라인(19)을 거쳐 정전 척(6)의 표면과 반도체 웨이퍼 W의 이면 사이에 도입하여 냉각 효율을 높인다.
또한, 포커스링(5) 외주 하부에는 배플판(10)이 마련되어 있다. 상기 지지 테이블(2)과 지지대(4)는 볼 나사(7)를 포함하는 볼 나사 기구에 의해 승강 가능하게 되어 있고, 지지대(4)의 아래쪽의 구동 부분은 스테인리스 스틸(SUS)제의 벨로즈(8)로 피복되어 있다. 이 벨로즈(8)에 의해, 진공 상태로 되는 처리 챔버측과 대기 상태로 되는 볼 나사 기구측이 분리되어 있다. 또한, 벨로즈(8)의 외주측에는 벨로즈 커버(9)가 마련되어 있다. 이 포커스링(5)은 배플판(10), 지지대(4), 벨로즈(8)를 통해 처리 챔버(1)와 도통하고, GND 전위로 되어 있다.
또한 하부 챔버(1b)의 측벽에는 배기 포트(11)가 형성되어 있고, 이 배기 포트(11)에 배기계(12)가 접속되어 있다. 이 배기계(12)의 진공 펌프(도시하지 않음)를 작동시켜, 처리 챔버(1) 내를 소정의 진공도까지 감압시킨다. 한편, 하부 챔버(1b)의 측벽 윗쪽에는 반도체 웨이퍼 W를 반입·반출하기 위한 출입구가 개구되고, 이 개구 부분을 외측에서 개폐하는 게이트 밸브(13)가 마련되어 있다.
한편, 샤워 헤드(20)는 처리 챔버(1) 내의 천정 부분에 마련되어 있다. 이 샤워 헤드(20)의 아랫면에는 다수의 가스 토출 구멍(22)이 개구되어, 지지 테이블(2)에 유지된 반도체 웨이퍼 W와 평행하도록 마련되어 있다. 또한, 이 샤워 헤드(20)는 처리 챔버(1)와 같은 GND 전위로 되어 있다. 이 샤워 헤드(20)는 아랫면과 위쪽(처리 챔버(1) 내의 천정 부분)에 마련된 가스 도입부(20a)의 사이에 도입된 가스를 확산시키기 위한 공간(21)이 형성되어 있다.
상기 가스 도입부(20a)에는 가스 공급 배관(23a)이 접속되고, 이 가스 공급 배관(23a)의 다른 단에는 에칭 가스를 공급하는 에칭 가스 공급계(23)가 접속되어 있다. 에칭 가스 공급계(23)는 예컨대 C4F6가스원(24), O2가스원(25), ar 가스원(26)을 갖고 있고, 이들 가스원으로부터의 각 배관상에는 매스 플로우 컨트롤러(27)및 밸브(28)가 각각 마련되어 있다.
그리고, 에칭 가스로 되는 C4F6가스, O2　가스 및 ar 가스는 에칭 가스 공급계(23) 각각의 가스 공급원으로부터 가스 공급 배관(23a)에 집합하고, 가스 도입부(20a)로부터 샤워 헤드(20)의 공간(21)에 이르러, 가스 토출 구멍(22)으로부터 처리 챔버(1) 내(처리 공간)로 토출되어, 에칭 가스 분위기를 생성한다.
이러한 구성에 의해, 대향하는 샤워 헤드(20) 및 지지 테이블(2)이 상부 전극 및 하부 전극으로서 기능하여, 이들 사이의 처리 공간에 있어서 에칭 가스 대기를 만들고, 하부 전극이 되는 지지 테이블(2)에 고주파 전원(15)으로부터 고주파전력이 인가되면 플라즈마가 생성된다.
한편, 상부 챔버(1a)의 외주에는 링 형상의 다이폴링 자석(30)이 배치되어 있다. 다이폴링 자석(30)은 도 2에 도시하는 수평 단면과 같이, 복수의 이방성 세그먼트 기둥 형상 자석(31)이 링 형상 자성체의 케이싱(32)에 장착되어 구성되어 있다. 이 예로는, 원주 형상을 이루는 16개의 이방성 세그먼트 기둥 형상 자석(31)이 링 형상으로 배치되어 있다. 도 2 중에서, 이방성 세그먼트 기둥 형상 자석(31) 중에 도시된 화살표는 자속의 방향을 나타내고 있다. 이들 복수의 이방성 세그먼트 기둥 형상 자석(31)의 자속 방향을 조금씩 비키어 놓아, 전체로는 한 방향을 향하는 같은 수평 자계 b가 형성되어 있다.
따라서, 지지 테이블(2)과 샤워 헤드(20) 사이의 공간에는, 도 3에 모식적으로 나타내는 바와 같이, 고주파 전원(15)의 고주파 전력을 인가함으로써, 상하 전극 방향에 따른 수직 방향의 전계 E가 형성되고, 또한 다이폴링 자석(30)에 의해 상하 전극 방향과 평행한 수평 자계 b가 형성된다. 이와 같이 형성된 직교 전자계에 있어서, 플라즈마(메그네트론 방전)가 생성된다. 이와 같이 고 에너지 상태의 에칭 가스대기 중에 플라즈마가 생성되고, 반도체 웨이퍼 W상에 형성된 산화막이 에칭된다.
다음으로, 이와 같이 구성되는 마그네트론 RIE 플라즈마 에칭 장치를 이용하여, 본 발명의 산화막 에칭 방법에 관해서 설명한다. 여기서는 산화막으로서 산화 실리콘막을 일례로 든다.
우선, 게이트 밸브(13)를 개구하고, 도시하지 않은 웨이퍼 반송 기구에 의해, 반도체 웨이퍼 W를 처리 챔버(1) 내로 반입하여, 지지 테이블(2)에 유지시킨다. 그 후, 웨이퍼 반송 기구를 퇴피시켜, 게이트 밸브(13)를 닫는다. 그리고, 지지 테이블(2)을 도 2에 도시하는 위치까지 볼 나사 기구에 의해 상승시키는 동시에, 배기계(12)의 진공 펌프에 의해 처리 챔버(1) 내를 배기하여, 소망하는 진공도까지 도달시킨다.
그 후, 에칭 가스 공급계(23)로부터 에칭 가스로서 C4F6가스, O2가스가 처리 챔버(1) 내로 도입한다. 또한, 필요에 따라 ar 가스도 도입된다. 이 때, C4F6가스와 O2가스는 그 비 C4F6/O2의 값이 0.7 내지 1.5로 되도록 매스 플로우 컨트롤러(27)를 조정하여 혼합시켜 에칭 가스를 생성한다.
이 때의 처리 챔버(1) 내의 가스 압력은 특별히 제한되지 않지만, 경험적으로 얻은 수치로서 바람직하게는 1.3 내지 26㎩(10 내지 200mTorr)인 범위를 채용한다. 또한, C4F6가스 및 O2가스의 유량도 특별히 한정되는 것은 아니지만, 그 합계가 0.01 내지 0.04L/min인 것이 바람직하다. ar 가스의 유량도 특별히 한정되지 않지만, 0 내지 1L/min인 범위가 바람직하다. 또한, ar 가스 대신에 다른 불활성 가스를 이용해도 무방하다.
처리 챔버(1) 내를 이와 같은 가스 대기로 한 상태로, 고주파 전원(15)으로부터 지지 테이블(2)로 소정의 고주파 전력을 인가한다. 이 때, 반도체 웨이퍼 W는 직류 전원(16)으로부터 정전 척(6)의 전극(6a)으로 소정의 전압을 인가하여, 정전 척(6)에 흡착 유지시킨다. 이 고주파 전력을 인가함으로써, 상부 전극인 샤워헤드(20)와 하부 전극인 지지 테이블(2) 사이에 고주파 전계가 형성된다. 샤워 헤드(20)와 지지 테이블(2) 사이에는 전술한 바와 같이 다이폴링 자석(30)에 의해 수평 자계 b가 형성되어 있기 때문에, 반도체 웨이퍼 W가 존재하는 전극 사이의 처리 공간에는 직교 자계가 형성되고, 이에 따라 생긴 전자의 드리프트에 의해 마그네트론 방전이 생성된다.
그리고, 이 마그네트론 방전으로 이루어지는 플라즈마에 의해 반도체 웨이퍼 W 상의 산화막이 에칭된다.
이 에칭시의 플라즈마 밀도는 3×1010/㎤ 이상 1×1011/㎤ 미만인 것이 바람직하다. 이 플라즈마 밀도의 범위 내로 설정하면, 높은 에칭 선택비를 얻을 수 있다. 이 플라즈마 밀도는 고주파 전원(15)으로부터 인가되는 고주파 전력을 조정함으로써 소망하는 값으로 설정할 수 있다.
한편, 에칭 중에 플라즈마의 작용에 의해 반도체 웨이퍼 W의 온도가 상승해 가지만, 냉매실(17)을 통류하는 냉매에 의해 반도체 웨이퍼 W의 온도를 소정 온도로 제어할 수 있다. 통상, 레지스트막에 대해 고 에칭 선택비를 얻기 위해서는 웨이퍼 온도는 낮은 쪽이 유리하지만, 가공 형상 등 산화막의 에칭 특성은 온도가 높은 쪽이 양호한 경우도 있다.
본 실시예에는 레지스트에 대한 산화막의 에칭 선택비를 높게 할 수 있기 때문에, 에칭 형상 등을 양호하게 하는 관점에서 에칭 중인 웨이퍼 온도는 50℃ 이상으로 하는 것이 바람직하다. 더 바람직하게는 80℃ 이상이다.
상기 다이폴링 자석(30)은 반도체 웨이퍼 W면 윗쪽의 플라즈마 밀도를 높게 하기 위해서, 대향 전극인 지지 테이블(2) 및 샤워 헤드(20) 사이의 처리 공간에 자장을 인가하지만, 그 효과를 유효하게 발휘시키기 위해서는 처리 공간에 3000μ T(30 gauss) 이상의 자장을 형성하는 강도의 자석인 것이 바람직하다.
이상과 같이, 에칭시의 에칭 가스로서 C4F6가스 및 O2가스를 포함하는 것을 이용하고, C4F6가스와 O2가스의 비 C4F6/O2의 값을 1.0 내지 1.5로 함으로써, 레지스트에 대한 산화막의 에칭 선택비를 상승시킬 수 있다. 구체적으로는, 레지스트막의 콘택트 홀의 쇼울더부에서의 산화막의 에칭 선택비가 종래는 기껏 4정도이던 것을 5 이상으로 하는 것이 가능해진다.
또한, 처리 챔버 내 압력, C4F4가스 및 O2가스의 유량, ar 가스의 유량, 플라즈마 밀도 등을 상기 바람직한 범위로 함으로써, 에칭 선택비를 더욱 상승시키는 것이 가능하다.
다음으로, 본 발명의 에칭 방법에 의해 얻어지는 효과를 확인한 실험에 대해서 설명한다.
에칭가스로서 C4F6가스, O2가스, ar 가스를 이용하고, ar 가스 유량을 0.5 L/min로 일정하게 하고 C4F6가스 및 O2가스의 전체 유량 및 이들의 혼합 비율을 변화시켜 반도체 웨이퍼 W 상에 형성된 산화 실리콘의 에칭을 실행했다. 여기서, 처리 챔버 내 압력은 5.32㎩(40mTorr)로 하고, 서셉터에 13.56㎒로 1500W인 고주파전력을 인가함과 동시에 다이폴링 자석에 의해 상기 처리 공간에 12000μT(120 gauss)의 자장을 인가하여 플라즈마를 형성했다.
이 에칭에 의한 산화 실리콘의 레지스트막에 대한 에칭 선택비를 구했다. 에칭 선택비는 도 4a에 도시하는 바와 같이 산화 실리콘막(41) 상의 레지스트막(42)에 있어서의 콘택트 홀(43)의 쇼울더 부분(44)의 에칭 레이트를 기준으로 한 것과, 도 4b에 도시하는 바와 같이 레지스트막(42)에 있어서의 평탄 부분(45)을 기준으로 한 것에 대해서 구했다. 그 결과를 도 5a, 5b에 도시한다. 도 5a, 5b는 모두 횡축에는 C4F6가스 및 O2　가스의 합계 유량을 들고, 종축에는 C4F6가스와 O2가스의 비 C4F6/O2값을 들어, 산화 실리콘막의 레지스트막에 대한 에칭 선택비의 관계를 나타내고 있고, 도 5a가 레지스트막의 쇼울더 부분을 기준으로 한 값을 나타내며, 도 5b가 레지스트막의 평탄부를 기준으로 한 값을 나타낸다.
도 5a에 도시하는 바와 같이, 가장 레지스트막이 에칭되기 쉬운 쇼울더 부분을 기준으로 한 경우에, C4F6가스와 O2가스의 비 C4F6/O2의 값이 1.0 내지 l.5인 때에, 레지스트막에 대한 산화 실리콘막의 에칭 선택비를 거의 5 이상으로 할 수 있는 것이 확인되었다.
또한, C4F6가스 및 O2가스의 합계 유량은 0.1L/min 이상으로 양호한 선택비가 얻어지는 것이 확인되었다. 그러나, C4F6가스 및 O2가스의 합계 유량이 0.04 L/min 초과하면 에칭 선택비는 높지만 막의 퇴적이 많아져 에칭 레이트가 작아졌다. 따라서, C4F6가스 및 O2가스의 합계 유량 0.01 내지 0.04L/min인 범위가 바람직한 것이 확인되었다. 단, 가스 유량의 적정 범위는 처리 챔버의 크기 등의 다른 조건에 따라 다소 다르다.
도 5b에 도시하는 바와 같이, 레지스트막의 평탄 부분을 기준으로 한 경우에 C4F6가스와 O2가스의 비 C4F6/O2의 값이 1.0 내지 1.5에 있어서 충분히 큰 에칭 선택비를 얻을 수 있다는 것이 확인되었다.
비교를 위해 C4F6가스를 대신하여 C5F8가스를 이용하고, 다른 것은 완전히 같은 조건으로 에칭을 실행하여, 레지스트막 쇼울더 부분 및 평탄 부분에 대한 산화 실리콘막의 에칭 선택비를 구했다.
그 결과를 도 6a, 6b에 도시한다. 이에 도시하는 바와 같이, 쇼울더 부분을 기준으로 한 경우 및 평탄 부분을 기준으로 한 경우도, C4F6가스를 이용한 경우보다도 레지스트막에 대한 산화 실리콘막의 에칭 선택비가 낮게 되어 있는 것을 알 수 있다.
다음으로, 상기 C4F6가스 및 O2가스의 합계 유량 및 이들 비율을 변화시켜 반도체 웨이퍼 W상에 형성된 산화 실리콘의 에칭을 실행한 실험에 있어서의 플라즈마 밀도를 구했다. 그 결과를 도 7에 도시한다.
도 7은 횡축에 C4F6가스 및 O2가스의 합계 유량을 들고, 종축에는 C4F6가스와 O2가스의 비 C4F6/O2의 값을 들어, 이들과 플라즈마 밀도의 관계를 나타내고 있다. 이 도 7로부터 C4F6가스 및 O2가스의 양호한 에칭 선택비가 얻어지는 범위에 있어서, 플라즈마 밀도가 1010/㎤ 정도인 것을 알 수 있다.
다음으로, C4F6가스, O2　가스　및 ar 가스의 유량을 각각 0.017L/min, 0.013 L/min, 0.5L/min으로서 고주파　전력과 처리　챔버　내　가스　압력을 변화시키고, 다른 것은 상기 테스트와 같이 에칭을 실행했다. 그 때의 플라즈마 밀도를 도 8에 도시한다.
도 8은 횡축에 처리 챔버 내의 가스 압력을 들고 종축에 고주파 전력을 들어, 이들과 플라즈마 밀도의 관계를 나타내고 있다. 이 도 8로부터 플라즈마 밀도는 고주파 전력의 상승에 의해 높아진다는 것을 알 수 있다.
이 도 8에 도시하는 라인 M 및 라인 N에 대해서, 레지스트막의 쇼울더 부분에 대한 산화 실리콘막의 에칭 선택비를 구했다. 그 결과를 도 9a, 9b에 나타낸다. 도 9a는 가스 압력을 5.67㎩로 고정하여 고주파 전력과 에칭 선택비의 관계를 나타내는 것이고, 도 9b는 고주파 전력을 1700W로 고정하여 가스 압력과 에칭 선택비의 관계를 나타내는 것이다.
도 9a에 도시하는 바와 같이, 에칭 선택비는 고주파 전력이 1700W에서 피크를 보이고, 그보다도 고주파 전력이 높아지더라도 역으로 에칭 선택비가 저하하는 현상이 있다.
도 8을 참조하여 이 현상을 플라즈마 밀도로 전환하면, 플라즈마 밀도가 약5.5×1010/㎤ 이상으로 되어도 에칭 선택비가 오히려 저하한다는 것을 나타내고 있다. 이로부터 에칭 선택비를 향상시키기 위해서는 플라즈마 밀도가 1×1010/㎤대로 충분하다는 것이 이해된다. 또한 도 9b에 도시하는 바와 같이, 가스 압력이 5.67㎩에 있어서 에칭 선택비의 피크가 보였다.
이상 설명한 제 1 실시예는 전술한 에칭 장치의 구성에 한정되는 일 없이 각종 변형이 가능하다. 예컨대, 에칭 장치의 자장 형성 수단으로서 다이폴링 자석을 이용했지만, 이에 한정되는 것이 아니라 다른 수단을 이용해도 무방하다. 또한, 자장의 형성도 반드시 필요한 것은 아니다.
또한, 본 실시예에서는 마그네트론 RIE 플라즈마 에칭 장치를 예로 들었지만, 기본적으로는 에칭 가스 비율을 만족시키면 장치 구성에는 구애됨없이 적용할 수 있다. 그 밖에도, 용량 결합형 등의 각종 플라즈마 에칭 장치를 이용하는 것이 상정된다.
다음으로 제 2 실시예로서, 도 10에 도시하는 바와 같이 구성된 용량 결합형 평행 평판 에칭 장치에 적용한 예에 관해서 설명한다. 여기서, 본 실시예의 구성 부위로 전술한 제 1 실시예의 구성 부위와 동등한 것에는 같은 참조 부호를 붙이고 그 설명을 생략한다.
이 에칭 장치(50)는 예컨대 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지는 원통 형상으로 성형된 처리 챔버(51)를 갖고 있고, 이 처리 챔버(51)는 접지되며, GND 전위이다.
처리 챔버(51) 내의 바닥부에는 반도체 웨이퍼 W를 유지하여 하부 전극으로서 기능하는 서셉터가 마련되어 있다.
이 서셉터에 있어서는, 처리 챔버(51) 내의 바닥부상에 세라믹 등의 절연판(3)을 사이에 두고 지지 테이블(2)이 마련되어 있다. 이 지지 테이블(2)상에는 반도체 웨이퍼 W를 탑재하기 위한 하부 전극으로 되는 서셉터부(54)가 마련되고, 하이패스 필터(HPF)(57)가 접속되어 있다.
이 서셉터부(54)는 그 윗면 중앙부가 볼록 형상의 원판 형상으로 성형되고, 그 위에 반도체 웨이퍼 W와 대략 동일 형상의 정전 척(6)이 마련되어 있다. 이 정전 척(6)은 절연체(6b) 내에 전극(6a)이 내장되어 있고, 이 전극(6a)에는 직류 전원(16)이 접속되어 있다. 그리고, 이 전극(6a)에 직류 전원(16)으로부터 전압(1.5㎸ 정도)을 인가시킴으로써, 정전력 예컨대 크론카가 발생하여 반도체 웨이퍼 W를 흡착시킨다. 또한, 지지 테이블(2)의 내부에는 냉매실(17)이 마련되어 있고, 이 냉매실(17)에는 도시하지 않은 냉각 장치로부터의 냉매가 냉매 도입관(17a)으로부터 도입되며, 냉매 배출관(17b)으로부터 배출되도록 순환시킨다. 이 냉매에 의한 냉각열이지지 테이블(2)을 사이에 두고 반도체 웨이퍼 W의 이면측으로부터 전해져, 웨이퍼 처리면이 소망하는 온도로 제어된다.
또한, 처리 챔버(1) 내가 진공 상태로 된 경우에는, 이 냉매에 의한 냉각열이 반도체 웨이퍼 W에 전해지기 어렵게 된다. 그 때문에, 냉각열을 전달하기 위해서 절연판(3), 지지 테이블(2), 서셉터부(54) 및 정전 척(6)을 관통하여 반도체 웨이퍼 W의 이면에 닿은 통로가 되는 가스 공급 라인(19)을 형성하여, 가스 도입기구(18)에 접속시킨다. 이 구성에 의해, 가스 도입 기구(18)로부터 냉각 가스를 가스 공급라인(19)을 거쳐 정전 척(6)의 표면과 반도체 웨이퍼 W의 이면 사이에 도입하여, 냉각 효율을 높인다.
상기 서셉터부(5)의 외주상에는 정전 척(6)상에 유지되는 반도체 웨이퍼 W를 둘러싸듯이, 실리콘 등의 도전성 재료로 이루어지는 고리 형상의 포커스링(5)이 마련되어 있다. 이 포커스링(5)을 마련함으로써, 에칭의 균일성이 향상된다.
이 하부 전극으로서 기능하는 서셉터의 윗쪽에는 유지되는 반도체 웨이퍼 W와 평행하게 대향하도록 샤워 헤드로서도 기능하는 상부 전극(52)이 마련되어 있다. 이 상부 전극(52)은 절연막(53)을 거쳐 챔버(51)의 천정 부분에 지지되어 있다. 이 상부 전극(52)은 서셉터에 대향하는 측의 밑면 부분과, 밑면 부분을 지지하는 천정측이 되는 지지 부분으로 가운데 공간(21)이 마련된 상자 형상으로 구성되어 있다.
이 상부 전극(52)의 밑면 부분은 다수의 토출 구멍(22)이 개구되고, 예컨대 실리콘, SiC 또는 비정형 카본에 의해 형성된다. 또한 지지 부분은 도전성 재료, 예컨대 표면이 알루마이트 처리된 알루미늄에 의해서 형성되어 있다. 또한, 반도체 웨이퍼 W와 상부 전극(52)은 예컨대 10 내지 60㎜ 정도의 간격(처리 공간)이 생기도록 상부 전극(52) 및 서셉터가 위치 조정되어 있다.
이 상부 전극(21)의 지지 부분의 중앙에는 가스 도입구(20a)가 마련되고, 또한 이 가스 도입구(20a)는 밸브 및 가스 공급관(23a) 처리 가스 공급원(23)이 접속되어 있다. 처리 가스 공급원(30)은 도 1에 도시하는 바와 같은 복수의 가스원과,각각 마련된 밸브 및 매스 플로우 컨트롤러를 구비하고 있고, 전술한 바와 같은 에칭 가스가 공급된다.
상기 처리 챔버(51)의 바닥부에는 배기관(11) 및 배기계(12)가 접속되고, 처리챔버(51) 내를 배기하여 예컨대 1㎩ 이하의 진공 상태로 할 수 있다. 또한, 처리 챔버(51)의 측벽에는 전술한 바와 같은 게이트 밸브(13)가 마련되어 있다.
또한, 상부 전극(52)에는 고주파 전력을 출력하는 제 1 고주파 전원(55)이 정합기(54)를 개재시켜 접속된다. 또한, 상부 전극(52)에는 로우 패스 필터(LPF)(56)가 접속되어 있다. 이 제 1 고주파 전원(55)은 상부 전극(52)으로 고주파 전력을 인가함으로써, 챔버(51)의 처리 공간에 바람직한 해리 상태이며 또한 고밀도의 플라즈마를 형성할 수 있어, 종래보다 저압 조건 하의 플라즈마 처리가 가능해진다. 이 제 1 고주파 전원(55)의 출력 주파수 범위는 50 내지 80㎒이고, 바람직하게는 60㎒ 또는 그 근방이 좋다.
또한 하부 전극이 되는 서셉터부(54)에는 정합기(58)가 개재되고, 제 2 고주파 전원(59)이 접속된다. 이 제 2 고주파 전원(59)의 출력 주파수 범위는 1 내지 4 ㎒이며 바람직하게는 2㎒ 또는 그 근방이 좋고, 이 출력에 의해 반도체 웨이퍼 W 에 대해 손상을 주는 일 없이 적절한 이온 작용을 부여할 수 있다.
이와 같이 구성된 용량 결합형 평행 평판 에칭 장치를 이용하여, 본 발명의 산화막 에칭 방법에 의한 산화 실리콘막의 에칭에 관해서 설명한다.
우선, 게이트 밸브를 통하여 처리 챔버 내의 정전 척 상에 산화 실리콘막이 성막된 반도체 웨이퍼 W가 유지된다.
그리고 처리 챔버 내가 배기계에 의해 소정의 진공 상태까지 배기된다. 그 후, 처리 챔버 내에 처리 가스 공급원(30)으로부터 전술한 제 1 실시예에 있어서의 에칭 가스를 도입하여, 반도체 웨이퍼 W에 대하여 균일하게 토출한다.
그리고, 챔버(51) 내의 압력을 소정의 압력으로 유지하여, 제 1 고주파 전원으로부터 예컨대 60㎒의 고주파 전력을 상부 전극에 인가한다. 이 인가에 의해, 상부 전극과 하부 전극이 되는 서셉터 사이에 고주파 전계가 생기고, 에칭 가스가 해리하여 플라즈마화한다.
또한 하부 전극으로 제 2 고주파 전원(59)으로부터 예컨대 2㎒의 고주파 전력을 인가한다. 이 인가에 의해, 플라즈마 중의 이온이 서셉터측으로 인출되고 이온 아시스트에 의해 에칭의 이방성이 높여진다.
본 실시예에 있어서도 전술한 제 1 실시예와 같은 에칭을 실행하고, 도 11은 횡축에 C4F6가스 및 O2가스의 합계 유량을 들고, 종축에 C4F6가스와 O2가스의 비 C4F6/O2의 값을 들어, 레지스트막에 대한 에칭 선택비의 관계를 나타내고 있다.
이와 같이, 레지스트막에 대한 산화 실리콘막의 에칭 선택비는 최소한 4.6 이상이며 거의 6 이상으로 할 수 있다는 것이 확인되었다.
이 선택비의 데이터를 구하기 위한 에칭 조건으로는, 에칭가스로서 C4F6가스와 O2가스의 비 C4F6/O2의 값을 0.7 내지 1.1로 하고, C4F6가스와 O2가스의 합계 유량을 0.03 내지 0.1L/min으로 한다. 또한, 이 때의 에칭 장치의 가스 대기 압력이 1.33 내지 9.97㎩(10 내지 75㎜Torr)인 범위 중에 3.99㎩(30mTorr), 플라즈마 밀도가 5×1010내지 2×1011/㎤, 웨이퍼 온도는 100℃ 이상, 인가되는 고주파 전력으로는 예컨대 상부 전극에는 1530W(60㎒), 하부 전극에는 1350W(2㎒)가 인가되어 플라즈마를 형성하고 있다. 또한, 불활성 가스로서 ar를 0.8L/min 일정하게 추가했다.
이상 설명한 바와 같이, 본 실시예에 있어서 산화막을 에칭할 때, 에칭 가스의 C4F6가스와 O2가스의 C4F6/O2의 값을 0.7 내지 1.1로 함으로써, 레지스트에 대한 산화막의 에칭 선택비를 종래보다도 각별히 향상시킬 수 있다.
또한 전술한 제 1,　제 2 실시예로는 C4F6가스 및 O2　가스 외에 ar 가스를 이용했지만, 이에 한하지 않고 다른 불활성 가스를 이용해도 무방하다. 또한, 전술한 각 실시예에서는 산화 실리콘막의 에칭에 대해 설명했지만, 저유전율막 등 다른 산화막이어도 무방하다.
예컨대, 실리콘 질화막에 있어서의 자기 정합(self-align) 에칭에도 응용할 수 있다. 예컨대, 도 12a, 12b에 도시하는 바와 같은 회로 소자(듀얼 게이트)간의 불순물을 확산한 채널층에 콘택트하는 경우 등의 자기 정합 콘택트 에칭에 적용한다.
이 적층 구조는 반도체 웨이퍼(61) 상에 2개의 게이트(62a, 62b)를 형성하고, 각각의 게이트의 양 사이드에 질화막, 예컨대 실리콘 질화막(SiN)으로 이루어지는 측벽(63a, 63b)을 형성한다. 또한, 실리콘 산화막 등에 의한 층간 절연막(64)을 퇴적시킨 후, 엷은 레지스트로 이루어지는 마스크 패턴(65)을 형성하고 있다.
이러한 적층 구조에 대하여, 예컨대 제 2 실시예로 설명한 용량 결합형 평행 평판 에칭 장치를 이용하여, 층간 절연막(64)에 콘택트홀을 형성하도록 실리콘 산화막을 에칭한다. 이러한 경우에, 실리콘 질화막으로 이루어지는 측벽이 노출한 후에는 이 부분이 마스크로 되고 자기 정합적으로 에칭이 실행되어, 반도체 웨이퍼의 표면이 노출한다.
도 13에는 횡축에 C4F6가스 및 O6가스의 합계 유량을 들고, 종축에 C4F6가스와 O2가스의 비 C4F6/O2의 값을 들어, 실리콘 질화막에 대한 에칭 선택비의 관계를 나타내고 있다. 이 관계를 요구할 때의 에칭 조건은 전술한 제 2 실시예의 에칭 조건과 마찬가지다.
이와 같이, 실리콘 질화막에 대한 산화 실리콘막의 에칭 선택비는 15 이상으로 할 수 있다는 것이 확인되었다.
또한, 전술한 각 실시예에 있어서, C4F6가스 및 O2가스의 합계 유량에 있어서의 적정한 범위는 처리 챔버의 크기 등의 다른 조건에 의해 다소 달라진다. 이 때문에, 본 발명의 산화막 에칭 방법에 있어서는 에칭 가스가 에칭 작용에 기여하는 상태인 것을 규정함으로써, 어느 정도의 규격화를 도모할 수 있다. 즉, 에칭 가스가 작용하는 상태란, 에칭 가스가 반도체 웨이퍼 상에 체류하는 상태이다. 실제로는, 배기에 의해 에칭 가스는 반도체 웨이퍼 상으로부터 외주측으로 순차적으로 흘러나오도록 공급되게 되고, 에칭 가스가 반도체 웨이퍼상에 모이는 시간(체류시간 τ: residence time)으로 규정한다.
이 체류시간 τ은 반도체 웨이퍼의 면적과 상부 하부 전극간 거리에 의한 부피 V(ℓ)에 비례하고, 배기계에 의한 배기 속도 S(L/sec)에 반비례한다. 즉, 이 부피 V와 그 때의 압력 p(진공도 : Torr)의 적을 에칭 가스의 총유량 Q(sccm)로 나눈 값이 된다.
τ=V/S=pV/Q
예컨대, 반도체 웨이퍼 사이즈(직경) 200㎜이며 갭 27㎜인 부피 V : 0.85, 압력 10mTorr, 총 가스 유량 Q : 540sccm(C4F6/ar/O2=23/500/17, 단 1Torr·L/sec= 79.05sccm)으로 구하면, 체류 시간 τ는 1.24msec로 된다. 또한, 체류 시간을 개산적으로 얻으려면 부피 V를 처리 챔버의 용적으로 구해도 좋다.
이 체류 시간을 전술한 각 실시예에 대하여 구하면, 체류 시간의 최소와 최대는 하기와 같이 된다.
<제 1 실시예>
반도체 웨이퍼 사이즈 : 200㎜
전극간 거리 : 27㎜
총 가스 유량 Q : 510 내지 540 sccm
챔버 압력 p : 10 내지 200 mTorr로서,
(a) 총 가스 유량 Q : 540 sccm, 챔버 압력 p : 10mTorr인 경우,
체류 시간 τ=1.24msec로 된다.
(b) 총 가스 유량 Q : 540 sccm 챔버 압력 p : 200mTorr인 경우,
체류 시간 τ=26.3msec로 된다.
<제 2 실시예>
반도체 웨이퍼 사이즈 : 200㎜
전극간 거리 : 25㎜
총 가스 유량 Q : 830∼900 sccm
챔버 압력 p : 10∼75mTorr로서,
(a) 총 가스 유량 Q : 900 sccm, 챔버 압력 p : 10mTorr인 경우,
체류 시간 τ=0.69 msec로 된다.
(b) 총 가스 유량 Q : 830 sccm, 챔버 압력 p : 75mTorr인 경우,
체류 시간 τ=5.6 msec로 된다.
또한, 상부 전극과 하부 전극의 전극간 거리는 고정적인 것이 아니라, 에칭의 균일성을 제어하기 위해 가변되는 것이고, 이들 실시예로는 20 내지 50 ㎜ 사이의 임의의 거리이다.
이와 같이, 에칭 장치를 비교하거나 에칭 조건을 정할 때에, 반도체 웨이퍼 사이즈에 근거하는 체류 시간으로 나타냄으로써, 처리 챔버의 용적이나 배기 속도가 다르기도 한 경우에 있어서도, 하나가 중요한 요소가 된다.
이상, 설명한 바와 같이 본 발명의 산화막 에칭은 산화막을 에칭할 때, 에칭 가스의 C4F6가스와 O2가스의 C4F6/O2값을 0.7 내지 1.5로 함으로써, 레지스트에 대한 산화막의 에칭 선택비를 종래보다도 각별히 향상시킬 수 있다.
또한, 본 발명의 산화막 에칭 방법을 실현시키기 위해서, 마그네트론 RIE 방식, 용량 결합형 방식 외에도, 유도 결합 방식 등의 플라즈마를 사용하여 처리하는 처리 장치에 대하여 실시할 수 있을 가능성이 있고, 레지스트에 대한 산화막의 에칭 선택비를 높게 함으로써, 엷은 레지스트 마스크로 고해상도에 대응하면서, 에칭 마스크로서 충분히 기능시킬 수 있을 것으로 기대된다.

Claims (15)

  1. 진공으로 유지 가능한 처리 챔버 내에, 표면에 산화막이 형성된 피처리체를 유지시킴과 동시에, 처리 챔버 내에 도입된 에칭 가스에 의한 분위기 중에 플라즈마를 생성시켜, 그 플라즈마 중에 상기 피처리체의 산화막을 에칭하는 방법에 있어서,
    상기 에칭 가스는 C4F6가스와 O2가스를 포함하고, C4F6가스와 O2가스의 비 C4F6/O2의 값이 0.7 내지 1.5인 것을 특징으로 하는
    산화막 에칭 방법.
  2. 제 1 항에 있어서,
    상기 에칭 가스는 상기 C4F6가스와 상기 O2가스 외에 불활성 가스를 더 포함하는
    산화막 에칭 방법.
  3. 제 1 항에 있어서,
    에칭시의 상기 처리 챔버 내의 가스 압력을 1.3 내지 26㎩(10 내지 200mTorr) 범위 내에서 설정하는
    산화막 에칭 방법.
  4. 제 1 항에 있어서,
    에칭시에 처리 챔버 내에 도입하는 상기 C4F6가스 및 상기 O2가스의 총 유량을 0.01 내지 0.lL/min으로 하는
    산화막 에칭 방법.
  5. 제 1 항에 있어서,
    상기 C4F6가스와 상기 O2가스의 잔류 시간이 0.69 내지 26.3msec인
    산화막 에칭 방법.
  6. 제 1 항에 있어서,
    에칭시의 플라즈마 밀도가 3×1010/㎤ 이상 2×1011/㎤ 미만인
    산화막 에칭 방법.
  7. 제 1 항에 있어서,
    에칭시의 상기 피처리체의 온도가 50℃ 이상인
    산화막 에칭 방법.
  8. 제 1 항에 있어서,
    상기 플라즈마를 생성시키는 기구는 서로 대향하는 한 쌍의 전극간에 고주파 전계를 형성하여 플라즈마를 생성하는 용량 결합형 타입인
    산화막 에칭 방법.
  9. 제 8 항에 있어서,
    상기 플라즈마를 생성하는 기구는 피처리체가 유지되는 한쪽 전극에 플라즈마 생성용의 고주파의 전력이 인가되는 RIE(Reactive Ion Etching) 타입인
    산화막 에칭 방법.
  10. 제 8 항에 있어서,
    상기 플라즈마를 생성하는 기구는 양쪽 상기 전극에 플라즈마 생성용의 다른고주파 전력이 인가되는 타입인
    산화막 에칭 방법.
  11. 제 9 항에 있어서,
    상기 전극간에 전계와 직교하는 자장을 형성하면서 에칭을 실행하는
    산화막 에칭 방법.
  12. 제 11 항에 있어서,
    상기 자장은 복수의 이방성 세그먼트 자석을 상기 처리 챔버 외주에 링 형상으로 배치하고, 상기 각 이방성 세그먼트 자석의 자화의 방향이 상기 전극간에 같은 한 방향 자장이 형성되도록 설정된 다이폴링 자석을 갖는 자장 형성 수단에 의해 형성되는
    산화막 에칭 방법.
  13. 제 7 항에 기재된 상기 산화막 에칭 방법에 있어서,
    레지스트막의 마스크 패턴의 쇼울더 부분에 대한 산화막의 에칭 선택비가 5 이상인
    산화막 에칭 방법.
  14. 진공으로 유지 가능한 처리 챔버 내에 서로 대향하는 한 쌍의 전극간에 고주파 전계를 형성하고, 피처리체가 유지되는 한쪽 전극에 플라즈마 생성용의 고주파 전력이 인가되는 RIE(Reactive Ion Etching) 타입의 기구를 이용하며, 표면에 산화막이 형성된 피처리체를 유지시킴과 동시에, 처리 챔버 내에 도입된 에칭 가스에 의한 대기 중에 플라즈마를 생성시켜, 그 플라즈마 중에서 상기 피처리체의 산화막을 에칭하는 방법에 있어서,
    그 RIE 에칭에 있어서의 에칭 조건은,
    C4F6가스 및 O2가스의 합계 유량이 0.01 내지 0.04L/min의 범위 내이고, C4F6가스와 O2가스의 비 C4F6/O2의 값이 1.0 내지 1.5의 범위 내이며, 에칭시의 상기 처리 챔버 내의 가스 압력을 1.3 내지 26㎩(10 내지 200 mTorr)의 범위 내이고,
    에칭시의 플라즈마 밀도가 3×1010/㎤ 이상 1×1011/㎤ 미만인
    산화막 에칭 방법.
  15. 진공으로 유지 가능한 처리 챔버 내에 서로 대향하는 한 쌍의 전극간에 고주파 전계를 형성하고, 양쪽 전극에 플라즈마 생성용의 고주파 전력이 인가되는 타입의 기구를 이용하며, 표면에 산화막이 형성된 피처리체를 유지시킴과 동시에, 처리 챔버 내에 도입된 에칭 가스에 의한 대기 중에 플라즈마를 생성시켜, 그 플라즈마 중에서 상기 피처리체의 산화막을 에칭하는 방법에 있어서,
    그 에칭에 있어서의 에칭 조건은,
    C4F6가스 및 O2가스의 합계 유량이 0.03 내지 0.lL/min의 범위 내이고, C4F6가스와 O2가스의 비 C4F6/O2의 값이 0.7 내지 1.1의 범위 내이며, 에칭시의 상기 처리 챔버 내의 가스 압력을 1.33 내지 9.97㎩(10 내지 75mTorr)의 범위 내이고,
    에칭시의 플라즈마 밀도가 5×1010/㎤ 이상 2×1011/㎤ 미만인
    산화막 에칭 방법.
KR1020010058232A 2000-09-21 2001-09-20 산화막 에칭 방법 KR100781474B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00287259 2000-09-21
JP2000287259A JP4566373B2 (ja) 2000-09-21 2000-09-21 酸化膜エッチング方法

Publications (2)

Publication Number Publication Date
KR20020023141A true KR20020023141A (ko) 2002-03-28
KR100781474B1 KR100781474B1 (ko) 2007-12-03

Family

ID=18771034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058232A KR100781474B1 (ko) 2000-09-21 2001-09-20 산화막 에칭 방법

Country Status (4)

Country Link
US (2) US20020055263A1 (ko)
JP (1) JP4566373B2 (ko)
KR (1) KR100781474B1 (ko)
TW (1) TW504771B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734770B1 (ko) * 2005-06-20 2007-07-04 주식회사 아이피에스 플라즈마 처리 장치
KR100867174B1 (ko) * 2005-10-24 2008-11-06 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
KR20180103022A (ko) * 2017-03-08 2018-09-18 도쿄엘렉트론가부시키가이샤 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4153708B2 (ja) * 2002-03-12 2008-09-24 東京エレクトロン株式会社 エッチング方法
KR100542740B1 (ko) * 2002-11-11 2006-01-11 삼성전자주식회사 가스 플라즈마 생성 방법 및 장치, 플라즈마 생성용 가스조성물 및 이를 이용한 반도체 장치의 제조 방법
US20070286964A1 (en) * 2004-09-16 2007-12-13 Kolektor Group D.O.O. Method for Improving the Electrical Connection Properties of the Surface of a Product Made From a Polymer-Matrix Composite
CN102969265A (zh) * 2011-08-31 2013-03-13 上海华力微电子有限公司 浅沟槽隔离结构制造方法
US9269544B2 (en) 2013-02-11 2016-02-23 Colorado State University Research Foundation System and method for treatment of biofilms
TWI766014B (zh) * 2017-05-11 2022-06-01 荷蘭商Ａｓｍ智慧財產控股公司 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法
KR102250895B1 (ko) * 2019-12-23 2021-05-12 주식회사 현대케피코 반도체 소자의 제조방법
CN114479776B (zh) * 2022-01-20 2024-03-26 安徽三宝棉纺针织投资有限公司 一种具有抗结垢能力的防冻液

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216922B2 (ja) * 1998-05-08 2009-01-28 東京エレクトロン株式会社 酸化膜のエッチング方法
US4786361A (en) * 1986-03-05 1988-11-22 Kabushiki Kaisha Toshiba Dry etching process
US4753709A (en) * 1987-02-05 1988-06-28 Texas Instuments Incorporated Method for etching contact vias in a semiconductor device
US4918031A (en) * 1988-12-28 1990-04-17 American Telephone And Telegraph Company,At&T Bell Laboratories Processes depending on plasma generation using a helical resonator
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
JP3208596B2 (ja) * 1992-04-01 2001-09-17 ソニー株式会社 ドライエッチング方法
KR100324792B1 (ko) * 1993-03-31 2002-06-20 히가시 데쓰로 플라즈마처리장치
US5522957A (en) * 1993-12-22 1996-06-04 Vlsi Technology, Inc. Method for leak detection in etching chambers
US5683538A (en) * 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
US5756400A (en) * 1995-12-08 1998-05-26 Applied Materials, Inc. Method and apparatus for cleaning by-products from plasma chamber surfaces
JPH09191002A (ja) * 1996-01-10 1997-07-22 Sony Corp プラズマエッチング方法
TW335517B (en) * 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
US5970373A (en) * 1996-05-10 1999-10-19 Sharp Laboratories Of America, Inc. Method for preventing oxidation in the formation of a via in an integrated circuit
JP3283477B2 (ja) * 1997-10-27 2002-05-20 松下電器産業株式会社 ドライエッチング方法および半導体装置の製造方法
JP3905232B2 (ja) * 1997-12-27 2007-04-18 東京エレクトロン株式会社 エッチング方法
US6387287B1 (en) * 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
JP2001110784A (ja) * 1999-10-12 2001-04-20 Hitachi Ltd プラズマ処理装置および処理方法
US6432833B1 (en) * 1999-12-20 2002-08-13 Micron Technology, Inc. Method of forming a self aligned contact opening
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
US6451703B1 (en) * 2000-03-10 2002-09-17 Applied Materials, Inc. Magnetically enhanced plasma etch process using a heavy fluorocarbon etching gas
EP1263999B1 (en) * 2000-03-15 2005-07-13 Huntington Alloys Corporation Corrosion resistant austenitic alloy

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734770B1 (ko) * 2005-06-20 2007-07-04 주식회사 아이피에스 플라즈마 처리 장치
KR100867174B1 (ko) * 2005-10-24 2008-11-06 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
KR20180103022A (ko) * 2017-03-08 2018-09-18 도쿄엘렉트론가부시키가이샤 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템

Also Published As

Publication number Publication date
US20020055263A1 (en) 2002-05-09
KR100781474B1 (ko) 2007-12-03
JP4566373B2 (ja) 2010-10-20
TW504771B (en) 2002-10-01
US20040173573A1 (en) 2004-09-09
JP2002100607A (ja) 2002-04-05

Similar Documents

Publication Publication Date Title
US5494522A (en) Plasma process system and method
JP2770753B2 (ja) プラズマ処理装置およびプラズマ処理方法
US5904780A (en) Plasma processing apparatus
US6350347B1 (en) Plasma processing apparatus
KR100319664B1 (ko) 플라즈마처리장치
KR100374993B1 (ko) 이씨알플라즈마발생기및이씨알플라즈마발생기를구비하는이씨알에칭시스템
US6423242B1 (en) Etching method
US7022616B2 (en) High speed silicon etching method
TWI408744B (zh) Plasma processing device and plasma processing method
US9011635B2 (en) Plasma processing apparatus
US20070227666A1 (en) Plasma processing apparatus
US20100081287A1 (en) Dry etching method
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100781474B1 (ko) 산화막 에칭 방법
US20040244688A1 (en) Plasma processing apparatus
JPH1074600A (ja) プラズマ処理装置
JP2004022822A (ja) プラズマ処理方法および装置
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
US6136140A (en) Plasma processing apparatus
JP5264238B2 (ja) プラズマ処理装置
US7115519B2 (en) Method for plasma treatment
US7456111B2 (en) Plasma etching method and plasma etching apparatus
JPH08195379A (ja) プラズマ処理方法及びプラズマ処理装置
JP3192352B2 (ja) プラズマ処理装置
KR20020031997A (ko) 고밀도 플라즈마 산화막 식각 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 13