KR20020013068A - 반도체 소자의 노광방법 - Google Patents

반도체 소자의 노광방법 Download PDF

Info

Publication number
KR20020013068A
KR20020013068A KR1020000046432A KR20000046432A KR20020013068A KR 20020013068 A KR20020013068 A KR 20020013068A KR 1020000046432 A KR1020000046432 A KR 1020000046432A KR 20000046432 A KR20000046432 A KR 20000046432A KR 20020013068 A KR20020013068 A KR 20020013068A
Authority
KR
South Korea
Prior art keywords
die
wafer
semiconductor device
exposure
field
Prior art date
Application number
KR1020000046432A
Other languages
English (en)
Inventor
김정수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000046432A priority Critical patent/KR20020013068A/ko
Publication of KR20020013068A publication Critical patent/KR20020013068A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 노광방법에 관한 것으로, 웨이퍼 가장자리의 필드를 구성하고 있는 다이(die) 중 노광공정 시 웨이퍼의 가장자리에서 발생되는 비정상적인 형상을 방지하기 위하여 하나의 필드를 구성하고 있는 마스크 프레임(mask frame)의 빈 공간에 동일한 다이 크기의 블랭크 다이(blank die)를 삽입하여 웨이퍼 가장자리에서 다이가 웨이퍼 내에 존재하지 않을 경우 해당 다이에 대해서 블랭크 다이로 노광함으로써 유효 다이를 최대한 확보하고, 그에 따른 반도체소자의 수율을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 노광방법{A method for exposure of semiconductor device}
본 발명은 반도체 소자의 노광방법에 관한 것으로, 특히 웨이퍼 가장자리의 필드(field)를 구성하는 다이(die) 중에서 유효 다이를 증가시키는 반도체소자의 노광방법에 관한 것이다.
종래의 노광공정에서 웨이퍼의 가장자리에 발생되는 비정상적인 형상을 갖는 다이(die)가 형성되는 것을 방지하기 위하여 레티클(reticle) 상의 하나의 필드(field)가 웨이퍼의 가장자리에 걸리는 경우 필드의 노광을 생략하거나 또 다른 크기의 더미 패턴으로 여러 번 노광하여 수율 및 수익성에서 불리한 방법을 사용하거나, 조리개로 부분적으로 가려서 노광하는 방법을 사용하였지만 완벽하지 못한 방법을 사용하여 수율의 저하와 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여, DRAM의 캐패시터 형성공정에서 저장전극을 형성하기 위한 마스크 공정 시 웨이퍼 가장자리에서의 유효 다이를 최대한 확보할 수 있는 마스크 프레임을 사용하는 반도체소자의 노광방법을 제공함에 그 목적이 있다.
도 1은 본 발명에 따른 웨이퍼 맵을 도시한 도면.
도 2는 본 발명에 따른 반도체소자의 노광방법에 의한 마스크 프레임을 도시한 도면.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 노광방법은,
웨이퍼 가장자리의 필드 중에서 상기 필드 내에 웨이퍼 내에 존재하지 않는 다이가 존재하는 경우 해당 다이의 타입에 따라 마스크 프레임에 블랭크 다이를 배열하여 재노광시켜 해당 다이 내에 형성된 패턴을 제거하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 반도체소자의 노광방법에 대해 상세히 설명한다.
도 1은 본 발명에 따른 웨이퍼 맵을 도시한 도면이고, 도 2는 본 발명에 따른 반도체소자의 노광방법에 의한 마스크 프레임을 도시한 도면이다.
도 1의 웨이퍼 상에 필드가 구비되어 있고, 각 필드는 4개의 다이로 구성되어 있다.
상기 웨이퍼 가장자리의 필드 중에서 다이가 웨이퍼 내에 존재하지 않는 경우가 있다.
상기 웨이퍼 가장자리의 필드 A ∼P 는 웨이퍼 내에 존재하지 않는 다이 있으므로, 상기 다이에 패턴을 형성하는 경우 소자의 불량을 유발시킬 수 있으므로, 해당 다이 상에 형성된 패턴을 제거해서 웨이퍼 가장자리의 필드 내에 유효 다이를사용해야 한다. 이때, 상기 유효다이는 도 1의 ① ∼ 으로 38개이다.
따라서, 필드 B, C, G, H, I, J, N, O는 A 타입으로 하고, 필드 A, D, E, F, K, L, M, P는 B 타입으로 하여 각각 재노광시켜 제거한다.
이때, 상기 재노광공정은 DRAM의 캐패시터 형성공정에서 저장전극 패터닝 시 실시한다.
상기 A 타입의 필드는 도 2의 A 타입용 블랭크 다이를 사용하여 노광시키고, 상기 B 타입의 필드는 도 2의 B 타입용 블랭크 다이를 이용하여 노광시킨다.
상기 노광공정을 실시하기 위한 마스크 제작 시 프레임에 실제 다이 크기에 해당하는 블랭크 다이의 배열, 즉 실제 다이 크기×5992.5㎛ 일 때 블랭크 다이의 크기는 A 타입인 경우 다이 2개에 해당하는 11985㎛로 2개의 다이를 노광시키고, B 타입인 경우 1개의 다이에 해당하는 5992.5㎛로 1개의 다이를 노광시킨다.
이상 상술한 바와 같이, 본 발명에 따른 반도체 소자의 노광방법은, 웨이퍼 가장자리의 필드를 구성하고 있는 다이(die) 중 노광공정 시 웨이퍼의 가장자리에서 발생되는 비정상적인 형상을 방지하기 위하여 하나의 필드를 구성하고 있는 마스크 프레임(mask frame)의 빈 공간에 동일한 다이 크기의 블랭크 다이(blank die)를 삽입하여 웨이퍼 가장자리에서 다이가 웨이퍼 내에 존재하지 않을 경우 해당 다이에 대해서 블랭크 다이로 노광함으로써 유효 다이를 최대한 확보하고, 그에 따른 반도체소자의 수율을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 웨이퍼 가장자리의 필드 중에서 상기 필드 내에 웨이퍼 내에 존재하지 않는 다이가 존재하는 경우 해당 다이의 타입에 따라 마스크 프레임에 블랭크 다이를 배열하여 재노광시켜 해당 다이 내에 형성된 패턴을 제거하는 것을 특징으로 하는 반도체소자의 노광방법.
  2. 제 1 항에 있어서,
    상기 마스크 프레임 내의 블랭크 다이 크기는 실제 다이 크기의 n배인 것을 특징으로 하는 반도체소자의 노광방법.
  3. 제 1 항에 있어서,
    상기 반도체소자의 노광방법은 웨이퍼 가장자리의 필드 내 2개의 다이를 동시에 노광시키는 것을 특징으로 하는 반도체소자의 노광방법.
  4. 제 1 항에 있어서
    상기 반도체소자의 노광방법은 웨이퍼 가장자리의 필드 내 1개의 다이를 노광시키는 것을 특징으로 하는 반도체소자의 노광방법.
KR1020000046432A 2000-08-10 2000-08-10 반도체 소자의 노광방법 KR20020013068A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046432A KR20020013068A (ko) 2000-08-10 2000-08-10 반도체 소자의 노광방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046432A KR20020013068A (ko) 2000-08-10 2000-08-10 반도체 소자의 노광방법

Publications (1)

Publication Number Publication Date
KR20020013068A true KR20020013068A (ko) 2002-02-20

Family

ID=19682700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046432A KR20020013068A (ko) 2000-08-10 2000-08-10 반도체 소자의 노광방법

Country Status (1)

Country Link
KR (1) KR20020013068A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697568B2 (en) 2011-10-06 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor chip including a plurality of chip areas and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697568B2 (en) 2011-10-06 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor chip including a plurality of chip areas and fabricating method thereof

Similar Documents

Publication Publication Date Title
KR100256832B1 (ko) 전자빔 노광장치용 마스크 데이터 작성방법 및 마스크
CN111311582A (zh) Opc数据采集方法
KR20020013068A (ko) 반도체 소자의 노광방법
KR19990014064A (ko) 부분 원샷 전자빔 노광 마스크를 준비하는 방법 및 부분 원샷 전자빔 노광 마스크를 사용하여 패턴을 직접 묘화하는 방법
KR20070071613A (ko) 반도체 소자의 제조 방법
US6027865A (en) Method for accurate patterning of photoresist during lithography process
KR100818713B1 (ko) 노광 과정 중의 스컴을 억제하는 리소그래피 방법
US6858355B2 (en) Mask and method for defining a guard ring pattern
US7437702B2 (en) Method for making mask in process of fabricating semiconductor device
US6068955A (en) Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks
KR0144081B1 (ko) 버니어
US20060263700A1 (en) Photo mask used for fabricating semiconductor device
US6699800B2 (en) Pattern design method for lithography C/H process
KR20070071614A (ko) 반도체 소자의 제조 방법
KR20020058592A (ko) 스캐터링바 래티클을 이용한 노광 방법
KR20000040106A (ko) 반도체 소자의 오버레이 측정패턴
KR20010058967A (ko) 반도체소자의 형성방법
KR100653991B1 (ko) 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법
KR100244453B1 (ko) 반도체 웨이퍼의 포커스 패턴 형성구조
JP2878551B2 (ja) 露光方法
KR20030056015A (ko) 극미세 패턴의 형성방법
KR20000043184A (ko) 반도체장치의 오버레이패턴 쓰러짐 방지방법
JPH1167654A (ja) ブロック露光パターン抽出方法
KR0168152B1 (ko) 레티클에 삽입되는 중첩 측정용 버니어
JPH09160217A (ja) フォトマスク及びフォトマスクの形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination