KR20020010295A - 화학기계적 연마공정의 종말점 검출방법 - Google Patents
화학기계적 연마공정의 종말점 검출방법 Download PDFInfo
- Publication number
- KR20020010295A KR20020010295A KR1020000043944A KR20000043944A KR20020010295A KR 20020010295 A KR20020010295 A KR 20020010295A KR 1020000043944 A KR1020000043944 A KR 1020000043944A KR 20000043944 A KR20000043944 A KR 20000043944A KR 20020010295 A KR20020010295 A KR 20020010295A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- chemical mechanical
- layer
- mechanical polishing
- nitride film
- Prior art date
Links
- 239000000126 substance Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005498 polishing Methods 0.000 title claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 238000007517 polishing process Methods 0.000 claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 화학기계적 연마공정의 종말점 검출방법에 관한 것으로써, 반도체기판 상부에 산화막, 제 1질화막을 차례로 형성한 후, 상기 제 1질화막 상부에 다결정실리콘막을 형성하는 단계와; 상기 다결정실리콘막의 상부에 제 2질화막을 형성한 후, 상기 제 2질화막의 상부에 감광막을 형성하고, 상기 감광막에 노광 및 현상공정을 실시하여 감광막패턴을 형성한 후, 상기 감광막패턴을 식각마스크로 하여 상기 제 2질화막, 다결정실리콘막, 제 1질화막, 산화막 및 반도체기판을 차례로 식각하여 트렌치부를 형성하는 단계와; 상기 결과물 전면부에 갭필산화막을 형성한 후, 광원 및 반사광검출기가 포함된 화학기계적 연마장치로 상기 결과물에 화학기계적 연마공정을 실시하면서, 동시에 상기 결과물에 광을 조사하는 단계와; 상기 조사된 광이 연마되는 물질에 부딪히면서 발생하는 반사광세기를 검출하는 상기 반사광검출기로 검출되는 반사광세기가 갑자기 변하는 시점을 기준으로 연마공정의 종말점이 판단될 때까지 연마공정을 진행시키는 단계; 를 포함하여 이루어짐으로써, 정확하게 공정종말점을 찾을 수 있어 공정을 개선시킬 수 있는 효과를 가진다.
Description
본 발명은 화학기계적 연마공정의 종말점 검출방법에 관한 것으로써, 보다 자세하게는 반도체기판에 트렌치부를 형성하는 과정에서 화학기계적 연마공정을 실시할 때, 정확하게 연마공정의 종말점을 검출할 수 있도록 한 방법에 관한 것이다.
반도체기판에 트렌치부를 형성하는 과정에서 화학기계적 연마공정을 실시할 때, 종래 기술에 따라 연마공정의 종말점을 검출하는 방법을 도 1 내지 도 5를 참조하여 설명하면 다음과 같다.
도 1 내지 도 2는 종래 기술에 따른 화학기계적 연마공정의 종말점 검출방법을 설명하기 위해 도시된 단면도들이고, 도 3은 화학기계적 연마장치가 개략적으로 도시된 도면이고, 도 4는 종래 기술에 따라 형성된 트렌치부의 적층물질에 따른 반사광의 세기가 도시된 도면이고, 도 5는 산화막과 질화막의 반사광세기를 나타낸 그래프이다.
우선, 도 1에 도시된 바와 같이 반도체기판(10) 상부에 산화막(20)을 형성한 후, 상기 산화막(20)의 상부에 질화막(30)을 형성한다.
이후, 상기 질화막의 상부에 감광막(미도시)을 도포한 후, 상기 감광막에 노광 및 현상공정을 실시하여 감광막패턴을 형성한 후, 상기 감광막패턴을 식각마스크로 상기 질화막(30), 산화막(20) 및 반도체기판(10)을 차례로 식각하여 트렌치부(T)를 형성한다.
이후, 상기 결과물 전면에 HDP(High Density Plasma)장치를 이용하여 갭필산화막(40)을 형성한다.
이후, 도 2에 도시된 바와 같이 상기 갭필산화막(40)에 화학기계적 연마공정을 이용한 평탄화공정을 실시한다.
상기 화학기계적 연마공정을 실시할 때 도 3에 도시된 바와 같은 종말점 검출수단이 구비된 화학기계적 연마장치를 이용하여 연마공정의 종말점을 검출하게 되는데, 상기 화학기계적 연마장치는 도시된 바와 같이 연마하고자 하는 웨이퍼가 놓여지는 연마패드와, 연마되는 웨이퍼를 관측할 수 있도록 하기 위한 투명창이 구비되어 있다.
또한, 특정파장을 가진 광을 연마되는 웨이퍼에 조사시키기 위한 광원 및 거울과, 상기 광원에서 조사된 광이 연마되는 웨이퍼에 부딪히면서 발생되는 반사광을 검출하기 위한 반사광검출기로 구성된 종말점 검출수단이 구비되어 있다.
그래서, 상기와 같은 화학기계적 연마장치로 연마하고자 하는 물질을 연마하면서 동시에 광(Igap-ox, Init, Iox, Isi)을 조사하면 연마되는 물질에 따라 도 4에 도시된 바와 같이 검출되는 반사광세기(Rgap-ox, Rnit, Rox, Rsi)가 달라지므로 이를 이용하여 종말점을 검출하는 것이다.
하지만, 상기와 같이 이루어진 화학기계적 연마장치를 이용하여 도 1에 도시된 바와 같이 갭필산화막/질화막/산화막의 적층구조를 가진 물질에 화학기계적 연마공정을 실시하면서 광을 조사시킨 후 반사광세기를 검출할 때, 도 5에 도시된 바와 같이 갭필산화막(40)과 질화막(30)의 반사광세기의 차가 그리 크지 않고, 검출되는 반사광세기 또한 어느 일정한 부분에 대한 반사광세기가 검출되는 것이 아닌전면부의 평균값을 검출하기 때문에 그 차이가 더욱 미약하여 질화막(30)이 도 5에 A"로 도시된 부분, 즉 질화막(30)이 500Å 정도 연마된 후에야 종말점이 검출되어 원하는 질화막의 두께를 확보하지 못하고 과도 연마된 질화막(30)을 획득하여 정확한 공정을 확보하지 못하는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 창안된 본 발명의 목적은 반도체기판에 트렌치부를 형성하는 과정에서 화학기계적 연마공정을 실시할 때 정확하게 연마공정의 종말점을 검출할 수 있도록 한 화학기계적 연마공정의 종말점 검출방법을 제공하는데 있다.
도 1 내지 도 2는 종래 기술에 따른 화학기계적 연마공정의 종말점 검출방법을 설명하기 위해 도시된 단면도들이다.
도 3은 화학기계적 연마장치가 개략적으로 도시된 도면이다.
도 4는 종래 기술에 따라 형성된 트렌치부의 적층물질에 따른 반사광의 세기가 도시된 도면이다.
도 5는 산화막과 질화막의 반사광세기를 나타낸 그래프이다.
도 6 내지 도 8은 본 발명에 따른 화학기계적 연마공정의 종말점 검출방법을 설명하기 위해 도시된 단면도들이다.
＊도면의 주요부분에 대한 부호의 설명＊
100 ; 반도체기판 110 ; 산화막
120 ; 제 1 질화막 130 ; 다경절실리콘막
140 ; 제 2 질화막 150 ; 갭필산화막
상기와 같은 목적을 달성하기 위한 본 발명은 반도체기판 상부에 산화막, 제 1질화막을 차례로 형성한 후, 상기 제 1질화막 상부에 다결정실리콘막을 형성하는 단계와; 상기 다결정실리콘막의 상부에 제 2질화막을 형성한 후, 상기 제 2질화막의 상부에 감광막을 형성하고, 상기 감광막에 노광 및 현상공정을 실시하여 감광막패턴을 형성한 후, 상기 감광막패턴을 식각마스크로 하여 상기 제 2질화막, 다결정실리콘막, 제 1질화막, 산화막 및 반도체기판을 차례로 식각하여 트렌치부를 형성하는 단계와; 상기 결과물 전면부에 갭필산화막을 형성한 후, 광원 및 반사광검출기가 포함된 화학기계적 연마장치로 상기 결과물에 화학기계적 연마공정을 실시하면서, 동시에 상기 결과물에 광을 조사하는 단계와; 상기 조사된 광이 연마되는 물질에 부딪히면서 발생하는 반사광세기를 검출하는 상기 반사광검출기로 검출되는 반사광세기가 갑자기 변하는 시점을 기준으로 연마공정의 종말점이 판단될 때까지 연마공정을 진행시키는 단계; 를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다. 또한, 본 실시예는 발명의 권리범위를 제한하는 것이 아니고, 단지 예시로 제시된 것이다.
도 6 내지 도 7은 본 발명에 따른 화학기계적 연마공정의 종말점 검출방법을 설명하기 위해 도시된 단면도들이다.
우선, 도 6에 도시된 바와 같이 반도체기판(100) 상부에 산화막(110), 제 1질화막(120)을 차례로 형성한 후, 상기 제 1질화막(120) 상부에 다결정실리콘막(130)을 형성한다.
이때, 상기 제 1질화막의 두께는 400~1000Å이고, 상기 다결정 실리콘막의 두께는 30~200Å이다.
이후, 상기 다결정실리콘막(130)의 상부에 100~400Å의 두께로 제 2질화막(140)을 형성한 후, 상기 제 2질화막(140)의 상부에 감광막(미도시)을 형성하고, 상기 감광막에 노광 및 현상공정을 실시하여 감광막패턴을 형성한 후, 상기 감광막패턴을 식각마스크로 하여 상기 제 2질화막(140), 다결정실리콘막(130), 제 1질화막(120), 산화막(110) 및 반도체기판(100)을 차례로 식각하여 트렌치부를 형성한다.
이후, 상기 결과물 전면부에 갭필산화막(150)을 형성한다.
상기 갭필산화막(150)은 HDP증착법으로 형성하거나 TEOS 및 O3의 화학적 반응에 의한 증착법으로 형성한다.
이후, 도 3에 도시된 바와 같은 공지된 화학기계적 연마장치로 상기 결과물에 화학기계적 연마공정을 실시하면서, 동시에 상기 결과물에 광을 조사하는데, 갭필산화막(150)과 제 2질화막(140)을 차례로 연마해낸 후에 다결정실리콘막(130)을 연마할 때, 상기 다결정실리콘막(130)은 제 2질화막(140)에 비해 차이가 큰 반사율을 가지기 때문에 검출되는 반사광의 세기 또한 크게 변하게 된다.
그래서, 이를 통해 연마공정의 종말점을 용이하게 검출할 수 있게 되어, 이를 이용하여 종말점을 검출될 때까지 연마공정을 진행시키면, 도 7에 도시된 바와 같이 하부막인 제 1질화막이 손상되지 않은 상태의 결과물이 나오게 된다.
상기한 바와 같이 본 발명은 화학기계적 연마공정의 종말점 검출방법에 관한 것으로써, 반도체기판 상부에 산화막, 제 1질화막을 형성한 후, 상기 제 1질화막의 상부에 제 2질화막을 형성하기 전에 제 2질화막에 비해 바사율의 차이가 큰 다결정실리콘막을 형성함으로써, 이를 이용하여 정확하게 연마공정의 종말점을 검출할 수 있도록 있어 공정을 개선할 수 있는 효과를 가진다.
또한, 상기와 같은 화학기계적 연마공정의 종말점 검출방법은 트렌치부 형성공정 뿐 아니라, 기타 다른 공정에서 산화막 및 질화막을 연마하는 경우 공정종말점을 검출할 때 쓰일 수 있다.
Claims (4)
- 반도체기판 상부에 산화막, 제 1질화막을 차례로 형성한 후, 상기 제 1질화막 상부에 다결정실리콘막을 형성하는 단계와;상기 다결정실리콘막의 상부에 제 2질화막을 형성한 후, 상기 제 2질화막의 상부에 감광막을 형성하고, 상기 감광막에 노광 및 현상공정을 실시하여 감광막패턴을 형성한 후, 상기 감광막패턴을 식각마스크로 하여 상기 제 2질화막, 다결정실리콘막, 제 1질화막, 산화막 및 반도체기판을 차례로 식각하여 트렌치부를 형성하는 단계와;상기 결과물 전면부에 갭필산화막을 형성한 후, 광원 및 반사광검출기가 구비된 화학기계적 연마장치로 상기 결과물에 화학기계적 연마공정을 실시하면서, 동시에 상기 결과물에 광을 조사하는 단계와;상기 조사된 광이 연마되는 물질에 부딪히면서 발생하는 반사광세기를 검출하는 상기 반사광검출기로 검출되는 반사광세기가 갑자기 변하는 시점을 기준으로 연마공정의 종말점이 판단될 때까지 연마공정을 진행시키는 단계;를 포함하여 이루어진 것을 특징으로 하는 화학기계적 연마공정의 종말점 검출방법.
- 제 1항에 있어서,상기 제 1질화막의 두께는 400~1000Å이고, 상기 다결정 실리콘막의 두께는 30~200Å이고, 상기 제 1질화막이 두께는 100~400Å인 것을 특징으로 하는 화학기계적 연마공정의 종말점 검출방법.
- 제 1항에 있어서,상기 갭필산화막은 HDP증착법으로 형성된 것을 특징으로 하는 화학기계적 연마공정의 종말점 검출방법.
- 제 1항에 있어서,상기 갭필산화막은 TEOS 및 O3의 화학적 반응에 의한 증착법으로 형성된 것을 특징으로 하는 화학기계적 연마공정의 종말점 검출방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043944A KR20020010295A (ko) | 2000-07-29 | 2000-07-29 | 화학기계적 연마공정의 종말점 검출방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043944A KR20020010295A (ko) | 2000-07-29 | 2000-07-29 | 화학기계적 연마공정의 종말점 검출방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020010295A true KR20020010295A (ko) | 2002-02-04 |
Family
ID=19680727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000043944A KR20020010295A (ko) | 2000-07-29 | 2000-07-29 | 화학기계적 연마공정의 종말점 검출방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020010295A (ko) |
-
2000
- 2000-07-29 KR KR1020000043944A patent/KR20020010295A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5972793A (en) | Photolithography alignment mark manufacturing process in tungsten CMP metallization | |
| US6287879B1 (en) | Endpoint stabilization for polishing process | |
| US6191030B1 (en) | Anti-reflective coating layer for semiconductor device | |
| US7183195B2 (en) | Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler | |
| US20010041444A1 (en) | Tin contact barc for tungsten polished contacts | |
| KR100211540B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| US6020249A (en) | Method for photo alignment after CMP planarization | |
| US6001541A (en) | Method of forming contact openings and contacts | |
| US6066550A (en) | Method of improving selectivity between silicon nitride and silicon oxide | |
| EP1385201B1 (en) | Method of fabricating dual damascene interconnections of microelectronic device | |
| JP4792200B2 (ja) | リセスエッチング前のインタフェロメトリによるｉｎ−ｓｉｔｕモニタリングを伴う平坦化エッチング方法 | |
| US7087498B2 (en) | Method for controlling trench depth in shallow trench isolation features | |
| KR20020010295A (ko) | 화학기계적 연마공정의 종말점 검출방법 | |
| JP5728187B2 (ja) | 半導体装置の製造方法 | |
| US20050059255A1 (en) | Wafer processing techniques with enhanced alignment | |
| KR0165353B1 (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| JP3252789B2 (ja) | エッチング方法 | |
| US20030010750A1 (en) | Method for determining the endpoint of etch process steps | |
| US6221560B1 (en) | Method to enhance global planarization of silicon oxide surface for IC device fabrication | |
| JP2000150358A (ja) | パターン形成方法およびそれを用いた半導体装置 | |
| KR100543194B1 (ko) | 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법 | |
| EP0961315A1 (en) | Chemical mechanical polishing process for integrated circuits using a patterned stop layer | |
| JPH0982669A (ja) | 半導体装置の製造方法 | |
| KR100318262B1 (ko) | 반도체 소자의 얼라인먼트 키 형성방법 | |
| KR20040040967A (ko) | 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |