KR100543194B1 - 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법 - Google Patents

화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법 Download PDF

Info

Publication number
KR100543194B1
KR100543194B1 KR1019980024583A KR19980024583A KR100543194B1 KR 100543194 B1 KR100543194 B1 KR 100543194B1 KR 1019980024583 A KR1019980024583 A KR 1019980024583A KR 19980024583 A KR19980024583 A KR 19980024583A KR 100543194 B1 KR100543194 B1 KR 100543194B1
Authority
KR
South Korea
Prior art keywords
film
polishing
oxide film
nitride film
forming
Prior art date
Application number
KR1019980024583A
Other languages
English (en)
Other versions
KR20000003353A (ko
Inventor
최기식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980024583A priority Critical patent/KR100543194B1/ko
Publication of KR20000003353A publication Critical patent/KR20000003353A/ko
Application granted granted Critical
Publication of KR100543194B1 publication Critical patent/KR100543194B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 산화막 CMP 공정의 종말점 검출을 위하여 연마 정지막인 질화막 상부에 전반사 X-선 형광(Total Reflective X-Ray Fluorescence, TRXRF) 장치로 검출이 가능한 원소를 함유한 박막을 증착한다. 산화막 연마가 끝나고 이 감지막이 드러나면 이 감지막 내에 함유된 원소의 피크(peak)를 연마 패드 표면을 조사하던 TRXRF 장치가 감지함으로써 CMP 종말점을 검출하는 기술이다. 소정 원소에 전반사 X-선이 조사되면 그 원소의 원자가 전자(최외각 전자)가 X-선에 의해 여기되는데, 여기된 전자들이 에너지를 잃고 제자리로 돌아올 때 특유의 형광 X선을 발생시키게 되므로, 형광 x-선을 검출할 수 있는 검출기를 사용하여 그 피크를 검출할 수 있다. 연마중에는 연마 부산물로서 슬러리(보통 SiO2), 산화막 쇄설물, 패드 찌꺼기 등이 연마 패드 위로 방출되는데 이 물질들의 형광 X-선 피크 이외의 다른 형광 X-선 피크가 뜬다면 그때가 연마 종점이라고 보는 원리이다. 통상의 연마 방지막으로 사용되는 질화막(Si3N4)에 포함된 질소(N)는 감지가 어렵기 때문에 형광 X-선으로 감지가 쉬운 원소가 함유된 물질막을 증착하는 것이다. 이러한 기술적 원리를 가지는 본 발명은 별도의 감지막의 증착 없이 기존의 연마 정지막에 실리콘(Si), 산소(O), 질소(N)와 구별되는 형광 X-선 피크를 가진 원소를 직접 도핑하여 사용할 수도 있다.

Description

화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치 제조방법
본 발명은 반도체 기술에 관한 것으로, 특히 화학·기계적 연마 공정(Chemical Mechanical Polishing, CMP)의 종말점 검출을 이용한 반도체 장치 제조 방법에 관한 것이다.
화학·기계적 연마 공정은 기존의 건식 식각에 의한 에치백(etchback) 공정을 대체하여 금속막 및 산화막의 평탄화 목적으로 널리 이용되고 있다.
트렌치 소자분리 공정에서 CMP 공정을 진행할 때, 트렌치 매립 산화막을 연마해 나가다가 패드 질화막이 드러났을 때 연마를 정지해야 한다. 그러나, 현재 산화막 연마 종점 검출장치가 구비되지 않은 관계로 이 시점을 정확하게 검출하는데 어려움이 있었다. 따라서, 대부분 산화막과 질화막의 연마속도비를 이용하여 질화막이 다소 과도 연마되는 조건으로 연마를 진행하고 있다. 하지만 이와 같이 질화막이 과도 연마될 경우, 넓은 필드 지역에서 소자 분리막의 디싱(dishing) 현상을 심화시킨다는 문제가 발생하며, 연마속도비가 크지 않을 경우, 질화막의 일부가 손실되어 이후 전체적인 소자 분리막의 두께가 균일하지 못하게 되는 문제점이 있었다. 또한, 질화막의 과도 연마는 파티클(particle)을 유발하고, 스크래치(scratch) 등의 결함(defect)을 발생시킬 가능성이 크다.
또한, 층간절연막으로 사용되는 산화막의 CMP 공정시에도 통상적인 연마 정지막만으로 종말점 검출이 어려워 연마 타겟을 설정에 어려움이 있다.
그리고, CMP 공정의 안정성이 높지 않은 만큼 한 번 정해 놓은 연마시간이 다음 CMP 공정에 적합하지 않을 경우, 연마 타겟이 맞을 때까지 몇 번이고 거듭 연마해야 하는 불편이 생긴다. 이러한 시간과 인력의 낭비를 막기 위해서 CMP 종말점의 검출은 매우 필요하다.
본 발명은 산화막의 CMP 공정시 연마 종말점을 용이하고 정확하게 검출할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명으로부터 제공되는 특징적인 반도체 장치 제조방법은 소정의 하부층이 형성된 전체구조 상부에 전반사 X-선 조사에 의하여 실리콘(Si), 산소(O) 및 질소(N)와 구별되는 형광 X-선 피크를 가지는 원소가 도핑된 물질막을 형성하는 단계; 상기 물질막이 형성된 전체구조 상부에 산화막을 형성하는 단계; 연마 패드에 전반사 X-선을 조사하며 상기 산화막을 화학·기계적 연마하되, 상기 물질막이 노출되면서 상기 물질막 내에 포함된 상기 원소의 상기 형광 X-선 피크를 검출하는 것에 의해 상기 화학·기계적 연마를 종료하는 단계; 및 상기 물질막을 제거하는 단계를 포함하여 이루어진다.
또한, 본 발명으로부터 제공되는 특징적인 반도체 장치 제조방법은 반도체 기판 상에 패드 산화막 및 질화막을 형성하는 단계; 상기 질화막 상부에 전반사 X-선 조사에 의하여 실리콘(Si), 산소(O) 및 질소(N)와 구별되는 형광 X-선 피크를 가지는 원소가 도핑된 물질막을 형성하는 단계; 상기 물질막, 상기 질화막 및 상기 패드 산화막을 패터닝하고, 상기 반도체 기판에 트렌치를 형성하는 단계; 전체구조 상부에 트렌치 매립 산화막을 형성하는 단계; 연마 패드에 전반사 X-선을 조사하며 상기 트렌치 매립 산화막을 화학·기계적 연마하되, 상기 물질막이 노출되면서 상기 물질막 내에 포함된 상기 원소의 상기 형광 X-선 피크를 검출하는 것에 의해 상기 화학·기계적 연마를 종료하는 단계; 및 상기 물질막 및 상기 질화막을 제거하는 단계를 포함하여 이루어진다.
또한, 본 발명으로부터 제공되는 특징적인 반도체 장치 제조방법은 반도체 기판 상에 패드 산화막을 형성하는 단계; 상기 패드 산화막 상부에 전반사 X-선 조사에 의하여 실리콘(Si), 산소(O) 및 질소(N)와 구별되는 형광 X-선 피크를 가지는 원소가 도핑된 질화막을 형성하는 단계; 상기 질화막 및 상기 패드 산화막을 패터닝하고, 상기 반도체 기판에 트렌치를 형성하는 단계; 전체구조 상부에 트렌치 매립 산화막을 형성하는 단계; 연마 패드에 전반사 X-선을 조사하며 상기 트렌치 매립 산화막을 화학·기계적 연마하되, 상기 질화막 내에 포함된 상기 원소의 상기 형광 X-선 피크의 검출에 의해 상기 화학·기계적 연마를 종료하는 단계; 및 상기 질화막을 제거하는 단계를 포함하여 이루어진다.
본 발명은 산화막 CMP 공정의 종말점 검출을 위하여 연마 정지막인 질화막 상부에 전반사 X-선 형광(Total Reflective X-Ray Fluorescence, TRXRF) 장치로 검출이 가능한 원소를 함유한 박막을 증착한다. 산화막 연마가 끝나고 이 감지막이 드러나면 이 감지막 내에 함유된 원소의 피크(peak)를 연마 패드 표면을 조사하던 TRXRF 장치가 감지함으로써 CMP 종말점을 검출하는 기술이다. 소정 원소에 전반사 X-선이 조사되면 그 원소의 원자가 전자(최외각 전자)가 X-선에 의해 여기되는데, 여기된 전자들이 에너지를 잃고 제자리로 돌아올 때 특유의 형광 X선을 발생시키게 되므로, 형광 x-선을 검출할 수 있는 검출기를 사용하여 그 피크를 검출할 수 있다. 연마중에는 연마 부산물로서 슬러리(보통 SiO2), 산화막 쇄설물, 패드 찌꺼기 등이 연마 패드 위로 방출되는데 이 물질들의 형광 X-선 피크 이외의 다른 형광 X-선 피크가 뜬다면 그때가 연마 종점이라고 보는 원리이다. 통상의 연마 방지막으로 사용되는 질화막(Si3N4)에 포함된 질소(N)는 감지가 어렵기 때문에 형광 X-선으로 감지가 쉬운 원소가 함유된 물질막을 증착하는 것이다. 이러한 기술적 원리를 가지는 본 발명은 별도의 감지막의 증착 없이 기존의 연마 정지막에 실리콘(Si), 산소(O), 질소(N)와 구별되는 형광 X-선 피크를 가진 원소를 직접 도핑하여 사용할 수도 있다.
이하, 본 발명의 용이한 실시를 도모하기 위하여 그 바람직한 실시예를 소개한다.
첨부된 도면 도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 트렌치 소자 분리막 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
우선, 도 1a는 실리콘 기판(10) 상에 50~250Å 두께의 패드 산화막(11), 500~2500Å 두께의 질화막(12) 및 200~500Å 두께의 비소(As)가 도핑된 폴리실리콘막(13)을 차례로 형성하고, 이들을 선택 식각하여 트렌치 마스크를 형성한 다음, 트렌치 마스크를 식각 마스크로 사용하여 실리콘 기판(10)에 1500~3500Å 깊이의 트렌치를 형성한 상태를 나타내고 있다.
다음으로, 도 1b는 일련의 트렌치 측벽 희생산화 공정 및 측벽 재산화 공정을 거친 후, 트렌치 매립 산화막(14)을 증착한 상태를 나타낸 것이다.
계속하여, 도 1c는 CMP 공정을 실시하여 트렌치 매립 산화막(14)을 연마해 낸 상태를 나타낸 것으로, 이때 CMP 공정은 도 2에 도시된 바와 같이 전반사 X-선 조사기(20) 및 검출기(detector)(21)가 장착된 CMP 장치를 사용하며, 연마 패드(24)에 전반사 X-선을 조사하면서 트렌치 매립 산화막(14)을 연마해 나가다가 폴리실리콘막(13)이 노출되면서 폴리실리콘막(13)에 포함된 비소(As)의 X-선 형광 피크(peak)가 검출되면 연마를 종료한다. 이때, CMP 공정은 산화막용 슬러리(slurry)를 사용하며, 7~10psi의 연마 압력, 30~70rpm의 연마 테이블(23) 회전수, 30~70rpm의 웨이퍼(26) 회전수를 사용하여 진행하며, 미설명 도면 부호 '22'는 수신기, '25'는 웨이퍼 척을 각각 나타낸 것이다.
이후, 잔류하는 폴리실리콘막(13)을 습식 제거하고, 질화막을 습식 제거한다.
전술한 일 실시예에서는 TRXRF에 검출이 용이한 물질로 비소(As)를 사용하였으나, 이외에도 실리콘(Si), 산소(O), 질소(N)와 구별되는 형광 X-선 피크를 가진 원소라면 모두 사용될 수 있으며, 또한 실시예의 폴리실리콘막을 대신하여 화학기상증착(CVD)법으로 증착 가능한 물질로서 도핑이 용이한 물질이면 사용 가능하다.
본 발명의 다른 실시예는 연마 종말점 검출을 위하여 상기한 일 실시예에서와 같이 별도의 증착막(비소가 도핑된 폴리실리콘막)을 사용하지 않고, 연마 정지막에 인-시츄 방식 또는 이온주입 방식으로 비소와 같은 원소를 도핑하여 연마 종말점 검출을 용이하게 하는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 트렌치 소자분리 공정을 일례로 하여 설명하였으나, 본 발명은 연마 정지층을 사용지 않는 층간절연 산화막의 CMP 공정시에도 층간절연 산화막의 원하는 위치에 전술한 연마 정지점 검출을 위한 감지막을 삽입함으로써 정확한 연마 정지점을 효과적으로 검출할 수 있다.
이상에서와 같이 본 발명은 산화막의 CMP 공정시 연마 종말점을 용이하고 정확하게 검출할 수 있어 공정의 재현성 확보는 물론이고, 산화막 두께의 균일도를 확보할 수 있어 고집적 반도체 장치의 개발에 기여할 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 트렌치 소자 분리막 형성 공정 단면도.
도 2는 본 발명의 일 실시예에 적용되는 CMP 장치의 모식도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 패드 산화막
12 : 질화막 13 : 비소가 도핑된 폴리실리콘막
14 : 트렌치 매립 산화막 20 : X-선 조사기
21 : 검출기 22 : 수신기
23 : 연마 테이블 24 : 연마 패드
25 : 웨이퍼 척

Claims (16)

  1. 소정의 하부층이 형성된 전체구조 상부에 전반사 X-선 조사에 의하여 실리콘(Si), 산소(O) 및 질소(N)와 구별되는 형광 X-선 피크를 가지는 원소가 도핑된 물질막을 형성하는 단계;
    상기 물질막이 형성된 전체구조 상부에 산화막을 형성하는 단계;
    연마 패드에 전반사 X-선을 조사하며 상기 산화막을 화학·기계적 연마하되, 상기 물질막이 노출되면서 상기 물질막 내에 포함된 상기 원소의 상기 형광 X-선 피크를 검출하는 것에 의해 상기 화학·기계적 연마를 종료하는 단계; 및
    상기 물질막을 제거하는 단계
    를 포함하여 이루어진 반도체 장치 제조방법.
  2. 제 1 항에 있어서,
    상기 물질막이 비소(As)가 도핑된 폴리실리콘막인 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 소정의 하부층이 연마 정지막을 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제 1 항에 있어서,
    상기 물질막이 질화막인 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제 3 항에 있어서,
    상기 연마 정지막이 질화막인 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 화학·기계적 연마가 7 내지 10psi의 연마 압력, 30 내지 70rpm의 연마 테이블 회전수 및 30 내지 70rpm의 웨이퍼 회전수를 사용하여 수행되는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 물질막이 200 내지 500Å 두께인 것을 특징으로 하는 반도체 장치 제조방법.
  8. 반도체 기판 상에 패드 산화막 및 질화막을 형성하는 단계;
    상기 질화막 상부에 전반사 X-선 조사에 의하여 실리콘(Si), 산소(O) 및 질소(N)와 구별되는 형광 X-선 피크를 가지는 원소가 도핑된 물질막을 형성하는 단계;
    상기 물질막, 상기 질화막 및 상기 패드 산화막을 패터닝하고, 상기 반도체 기판에 트렌치를 형성하는 단계;
    전체구조 상부에 트렌치 매립 산화막을 형성하는 단계;
    연마 패드에 전반사 X-선을 조사하며 상기 트렌치 매립 산화막을 화학·기계적 연마하되, 상기 물질막이 노출되면서 상기 물질막 내에 포함된 상기 원소의 상기 형광 X-선 피크를 검출하는 것에 의해 상기 화학·기계적 연마를 종료하는 단계; 및
    상기 물질막 및 상기 질화막을 제거하는 단계
    를 포함하여 이루어진 반도체 장치 제조방법.
  9. 제 8 항에 있어서,
    상기 물질막이 비소(As)가 도핑된 폴리실리콘막인 것을 특징으로 하는 반도체 장치 제조방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 화학·기계적 연마가 7 내지 10psi의 연마 압력, 30 내지 70rpm의 연마 테이블 회전수 및 30 내지 70rpm의 웨이퍼 회전수를 사용하여 수행되는 것을 특징으로 하는 반도체 장치 제조방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 물질막이 200 내지 500Å 두께인 것을 특징으로 하는 반도체 장치 제조방법.
  12. 반도체 기판 상에 패드 산화막을 형성하는 단계;
    상기 패드 산화막 상부에 전반사 X-선 조사에 의하여 실리콘(Si), 산소(O) 및 질소(N)와 구별되는 형광 X-선 피크를 가지는 원소가 도핑된 질화막을 형성하는 단계;
    상기 질화막 및 상기 패드 산화막을 패터닝하고, 상기 반도체 기판에 트렌치를 형성하는 단계;
    전체구조 상부에 트렌치 매립 산화막을 형성하는 단계;
    연마 패드에 전반사 X-선을 조사하며 상기 트렌치 매립 산화막을 화학·기계적 연마하되, 상기 질화막 내에 포함된 상기 원소의 상기 형광 X-선 피크의 검출에 의해 상기 화학·기계적 연마를 종료하는 단계; 및
    상기 질화막을 제거하는 단계
    를 포함하여 이루어진 반도체 장치 제조방법.
  13. 제 12 항에 있어서,
    상기 원소가 상기 질화막의 증착시 인-시츄 도핑되는 것을 특징으로 하는 반도체 장치 제조방법.
  14. 제 12 항에 있어서, 상기 질화막을 형성하는 단계가,
    상기 패드 산화막 상부에 질화막을 증착하는 단계와,
    상기 질화막에 상기 원소를 이온주입하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 원가가 비소(As)인 것을 특징으로 하는 반도체 장치 제조방법.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 화학·기계적 연마가 7 내지 10psi의 연마 압력, 30 내지 70rpm의 연마 테이블 회전수 및 30 내지 70rpm의 웨이퍼 회전수를 사용하여 수행되는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019980024583A 1998-06-27 1998-06-27 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법 KR100543194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024583A KR100543194B1 (ko) 1998-06-27 1998-06-27 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024583A KR100543194B1 (ko) 1998-06-27 1998-06-27 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법

Publications (2)

Publication Number Publication Date
KR20000003353A KR20000003353A (ko) 2000-01-15
KR100543194B1 true KR100543194B1 (ko) 2006-03-31

Family

ID=19541117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024583A KR100543194B1 (ko) 1998-06-27 1998-06-27 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법

Country Status (1)

Country Link
KR (1) KR100543194B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832198B2 (ja) * 2000-06-16 2006-10-11 日本電気株式会社 半導体ウェハの研磨終点検出方法ならびにその装置
US11260495B2 (en) 2018-07-27 2022-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and methods for chemical mechanical polishing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864561A (ja) * 1994-08-23 1996-03-08 Nippon Steel Corp 化学的機械的研磨法における終点検出方法及び化学的機械的研磨装置
JPH08213351A (ja) * 1994-11-03 1996-08-20 Toshiba Corp 半導体ウエハー表面の研磨率の検出方法及び検出装置並びに半導体ウエハー表面の研磨方法及び研磨装置
US5667424A (en) * 1996-09-25 1997-09-16 Chartered Semiconductor Manufacturing Pte Ltd. New chemical mechanical planarization (CMP) end point detection apparatus
JPH1064859A (ja) * 1996-08-13 1998-03-06 Sony Corp 研磨方法と研磨装置
US5733176A (en) * 1996-05-24 1998-03-31 Micron Technology, Inc. Polishing pad and method of use

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864561A (ja) * 1994-08-23 1996-03-08 Nippon Steel Corp 化学的機械的研磨法における終点検出方法及び化学的機械的研磨装置
JPH08213351A (ja) * 1994-11-03 1996-08-20 Toshiba Corp 半導体ウエハー表面の研磨率の検出方法及び検出装置並びに半導体ウエハー表面の研磨方法及び研磨装置
US5733176A (en) * 1996-05-24 1998-03-31 Micron Technology, Inc. Polishing pad and method of use
JPH1064859A (ja) * 1996-08-13 1998-03-06 Sony Corp 研磨方法と研磨装置
US5667424A (en) * 1996-09-25 1997-09-16 Chartered Semiconductor Manufacturing Pte Ltd. New chemical mechanical planarization (CMP) end point detection apparatus

Also Published As

Publication number Publication date
KR20000003353A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US5736462A (en) Method of etching back layer on substrate
US5795495A (en) Method of chemical mechanical polishing for dielectric layers
US5668063A (en) Method of planarizing a layer of material
US20030054651A1 (en) Methods, apparatuses and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes
US6069081A (en) Two-step chemical mechanical polish surface planarization technique
KR100211540B1 (ko) 반도체소자의 층간절연막 형성방법
US20020072195A1 (en) Semiconductor device having a marking recess and method of manufacturing the same
US6670283B2 (en) Backside protection films
US6165052A (en) Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
Stavreva et al. Chemical-mechanical polishing of copper for interconnect formation
KR20210138513A (ko) 리소그래피 응용들을 위한 포토레지스트 층 상의 탄소의 선택적 증착
KR100543194B1 (ko) 화학·기계적 연마 공정의 종말점 검출을 이용한 반도체 장치제조방법
US6140206A (en) Method to form shallow trench isolation structures
TW473829B (en) An improved method of depositing a conformal h-rich Si3N4 layer onto a patterned structure
US6593238B1 (en) Method for determining an endpoint and semiconductor wafer
Cooperman et al. Optimization of a shallow trench isolation process for improved planarization
US6653202B1 (en) Method of shallow trench isolation (STI) formation using amorphous carbon
US20030181049A1 (en) Method for improving reliability of STI
JP2790084B2 (ja) 半導体装置の製造方法
JPH0645299A (ja) ポリッシュ手段
Lin et al. An effective end point detector on oxide CMP by motor current
US7109117B2 (en) Method for chemical mechanical polishing of a shallow trench isolation structure
CN113921470B (zh) 一种半导体结构及其制造方法
KR100240927B1 (ko) 반도체 기판의 평탄화 방법
US6972242B2 (en) Methods to fabricate semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee