KR20040040967A - 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법 - Google Patents

정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법 Download PDF

Info

Publication number
KR20040040967A
KR20040040967A KR1020020069355A KR20020069355A KR20040040967A KR 20040040967 A KR20040040967 A KR 20040040967A KR 1020020069355 A KR1020020069355 A KR 1020020069355A KR 20020069355 A KR20020069355 A KR 20020069355A KR 20040040967 A KR20040040967 A KR 20040040967A
Authority
KR
South Korea
Prior art keywords
alignment mark
alignment
wafer
light
stage
Prior art date
Application number
KR1020020069355A
Other languages
English (en)
Inventor
김재일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020069355A priority Critical patent/KR20040040967A/ko
Publication of KR20040040967A publication Critical patent/KR20040040967A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를 이용한 검지방법에 대해 개시되어 있다. 그 정렬마크는 다수의 칩들이 형성된 웨이퍼와 칩들이 형성되지 않은 웨이퍼의 뒷면에 형성된 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함한다. 그 검지시스템 및 장치는 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함하는 웨이퍼와 웨이퍼의 정렬마크를 검지할 수 있는 투명창을 구비하는 스테이지 및 투명창을 통하여 정렬마크를 검지할 수 있는 광검지부를 구비한다. 칩들이 형성되지 않은 웨이퍼의 뒷면에 형성된 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 형성함으로써 반도체 소자 제조공정에 의해 쉽게 손상되지 않고 양호한 정렬 신호를 나타내는 정렬마크를 제공할 수 있다.

Description

정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를 이용한 검지방법{Alignment mark, alignment mark sensing system and sensing method jsing the same}
본 발명은 반도체 소자를 제조하기 위한 사진 공정에 관한 것으로, 특히 노광 정렬 시스템의 정렬을 위한 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를 이용한 검지방법에 관한 것이다.
일반적으로 반도체 웨이퍼를 사용하여 반도체 소자를 제조하는 과정에서 반도체 웨이퍼의 표면상에 패턴들을 형성하는 공정들이 반복적으로 이루어진다. 이 패턴들을 형성하는 공정은 노광 및 현상 공정을 통하여 이루어지며, 특히 상기 노광 공정은 노광 설비 내에서 이루어진다. 이 노광 공정을 수행하기 위해서는, 먼저 예비 정렬부를 통해 반도체 웨이퍼를 로딩부로부터 웨이퍼 스테이지에 올려놓는다. 다음, 정렬마크(PM:Prealignment Mark)를 포함한 웨이퍼 격자에서 반사된 빛의 위상차에 의해 웨이퍼와 레티클을 정렬하고 있다. 이러한 정렬마크는 웨이퍼의 가장자리의 빈 공간 또는 스크라이브 라인(Scribe Line)에 홈 형태로 형성되었다. 그리고, 정렬신호 감지기는 이런 정렬마크의 크기에 최적화되어 있었다.
한편, 정렬마크가 형성된 웨이퍼 상에는 절연층 또는 도전층의 물질층들이 형성되고, 이들 막들은 식각 공정 및 CMP(Chemical Mechanical Polishing) 공정 등과 같은 각종 공정을 받게 된다. 그런데, 증착되는 막의 두께와 식각율 또는 제거율이 웨이퍼 전반에 걸쳐 균일하지 않으므로 정렬마크로부터 유도된 정렬 신호의 크기가 미약해진다. 따라서, 레티클과 웨이퍼간의 정렬이 정확하게 이루어지지 않게 되어 궁극적으로는 반도체 장치의 수율과 특성을 저하시킨다. 또한, 전술한 정렬마크는 별도의 노광 공정을 통해 형성되므로, 리소그라피 공정의 진행 측면에서 불리하다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자 제조공정에 의해 쉽게 손상되지 않고 양호한 정렬 신호를 나타내는 정렬마크를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 소자 제조공정에 의해 쉽게 손상되지 않고 양호한 정렬 신호를 나타내는 정렬 마크를 검지하는 정렬마크 검지시스템을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 반도체 소자 제조공정에 의해 쉽게 손상되지 않고 양호한 정렬 신호를 나타내는 정렬마크를 검지하는 검지방법을 제공하는 것이다.
도 1은 본 발명에 의한 정렬마크를 설명하기 위하여 도시한 평면도이다.
도 2는 본 발명에 의한 정렬마크 검지시스템 및 이를 이용한 검지방법을 설명하기 위하여 개략적으로 도시한 도면이다.
도 3은 본 발명에 의한 정렬마크 검지시스템에서 스테이지를 설명하기 위하여 도시한 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 200 ; 웨이퍼 102 ; 정렬마크
202 ; 스테이지 204 ; 투명창
206 ; 분광기 208 ; 송광부
210 ; 수광부 212 ; 신호처리부
상기 기술적 과제를 달성하기 위한 본 발명에 의한 정렬마크는 다수의 칩들이 형성된 웨이퍼와 칩들이 형성되지 않은 웨이퍼의 뒷면에 형성된 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함한다.
본 발명에 의하면, 상기 정렬마크는 상기 웨이퍼의 뒷면의 가장자리에 형성하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 정렬마크 검지시스템은, 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함하는 웨이퍼와 웨이퍼의 정렬마크를 검지할 수 있는 투명창을 구비하는 스테이지 및 투명창을 통하여 정렬마크를 검지할 수 있는 광검지부를 구비한다.
본 발명에 의한 정렬마크 검지시스템에 의하면, 광검지부는 빛을 송출하는 송광부, 빛을 받아들이는 수광부 및 수광부에서의 신호를 처리하는 신호처리부를구비할 수 있다. 여기서, 투명창은 광투과성 재료로 이루어진 것이 바람직하다. 나아가, 웨이퍼는 스테이지 상에서 좌우 방향 또는 회전 방향으로 이동이 가능한 것이 바람직하다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 의한 정렬마크 검지방법에 의하면, 투명창을 갖는 스테이지를 제공하는 단계와 스테이지 상에 칩들이 형성되지 않은 웨이퍼의 뒷면을 안착시키는 단계 및 스테이지의 투명창을 통하여 웨이퍼의 뒷면에 형성된 정렬마크를 검지하는 단계를 포함한다.
본 발명에 의한 정렬마크 검지방법은 송광부에서 빛을 송출하는 단계, 수광부에서 빛을 받아 들이는 단계 및 수광부에서의 신호를 신호처리부에서 처리하는 단계를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정하는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1은 본 발명의 실시예에 의한 정렬마크를 설명하기 위하여 도시한 평면도이다. 도 1을 참조하면, 다수의 칩들이 형성된 웨이퍼(100)에 있어서, 정렬마크(102)는 칩들이 형성되지 않은 웨이퍼(100)의 뒷면에 형성된다. 이러한 정렬마크(102)는 정렬 노광 공정시 정렬 신호 파형을 형성한다. 여기서,정렬마크(102)는 웨이퍼(100)의 뒷면의 가장자리에 형성하는 것이 바람직하다.
도 2는 본 발명의 실시예에 의한 정렬시스템 및 이를 이용한 검지방법을 설명하기 위하여 개략적으로 도시한 도면이다. 도 2를 참조하면, 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함하는 웨이퍼(200)와 정렬마크를 검지할 수 있는 투명창(204)을 구비하는 스테이지(202) 및 투명창(204)을 통하여 정렬마크를 검지할 수 있는 광검지부를 구비한다.
여기서, 광검지부는 빛을 송출하는 송광부(208), 빛을 받아들이는 수광부(210) 및 수광부에서의 신호를 처리하는 신호처리부(212)를 구비한다. 또한, 송광부(208)에서 발생한 빛을 분리하는 분광기(206)를 더 구비할 수 있다. 그리고, 투명창(204)은 광투과성 재료로 이용하여 형성할 수 있다. 여기서, 광투과성 재료는 유리, 투명한 고분자 등을 이용할 수 있다.
나아가. 스테이지(202) 상에서 웨이퍼(200)의 뒷면에 형성된 정렬마크(102)를 검지하기 위해서는 웨이퍼(200)는 좌우 방향 또는 회전 방향으로 이동할 수 있는 것이 바람직하다.
도 3은 본 발명의 실시예에 의한 정렬시스템에서 스테이지를 설명하기 위하여 도시한 평면도이다. 도 3을 참조하면, 스테이지(202)에는 광투과성 재료를 이용한 투명창(204)이 형성되어 있다. 투명창(204)은 정렬마크(102)의 위치와 동일하게 대응하여 형성한다.
이어서, 본 발명의 실시예에 의한 정렬마크 검지방법을 설명하기로 한다. 정렬마크 검지방법은 투명창(204)을 갖는 스테이지(202)를 제공하는 단계와스테이지(202) 상에 칩들이 형성되지 않은 웨이퍼(200)의 뒷면을 안착시키는 단계 및 스테이지(202)의 투명창(204)을 통하여 웨이퍼의 뒷면에 형성된 정렬마크(102)를 검지하는 단계를 포함한다.
본 발명의 실시예에서 정렬마크의 검지방법은 송광부(208)에서 빛을 송출하는 단계와 수광부(210)에서 빛을 받아 들이는 단계 및 수광부(210)에서의 신호를 신호처리부(212)에서 처리하는 단계를 포함할 수 있다. 경우에 따라, 송광부(208)에서 송출된 빛을 분광하는 분광기(206)를 둘 수 있다.
다수의 칩이 형성된 웨이퍼의 가장자리에 형성하는 종래의 정렬마크에 비하여 본 발명의 실시예에서는, 노광을 위한 별도의 공정이 필요하지 않으며 후속공정에서 정렬마크의 상태가 불량해지지 않는다. 따라서, 정렬상태를 정상적으로 유지하기 위하여 증착된 막질을 식각하거나 추가로 형성할 필요가 없다. 또한, 정렬마크의 형성을 위한 별도의 면적을 할당하지 않아도 된다.
다수의 칩이 형성된 웨이퍼의 스크라이브 라인(Scribe Line)에 형성하는 종래의 정렬마크에 비하여 본 발명의 실시예에서는, 정렬마크의 상태의 불량에 대비하여 각 층마다 형성할 필요가 없고 스크라이브 라인에 포함될 수 있을 정도로 크기가 작을 필요가 없다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.
상술한 본 발명에 의한 정렬마크, 이를 사용하는 정렬시스템 및 이를 이용한검지방법은, 칩들이 형성되지 않은 웨이퍼의 뒷면에 형성된 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 형성함으로써 반도체 소자 제조공정에 의해 쉽게 손상되지 않고 양호한 정렬 신호를 나타내는 정렬마크를 제공할 수 있다.

Claims (8)

  1. 다수의 칩들이 형성된 웨이퍼;
    상기 칩들이 형성되지 않은 웨이퍼의 뒷면에 형성된 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함하는 것을 특징으로 하는 정렬마크.
  2. 제1항에 있어서, 상기 정렬마크는 상기 웨이퍼의 뒷면의 가장자리에 형성하는 것을 특징으로 하는 정렬마크.
  3. 정렬 노광 공정시 정렬 신호 파형을 형성하는 정렬마크를 포함하는 웨이퍼;
    상기 웨이퍼의 정렬마크를 검지할 수 있는 투명창을 구비하는 스테이지; 및
    상기 투명창을 통하여 상기 정렬마크를 검지할 수 있는 광검지부를 구비하는 것을 특징으로 하는 정렬마크 검지장치.
  4. 제3항에 있어서, 상기 광검지부는 빛을 송출하는 송광부, 빛을 받아들이는 수광부 및 수광부에서의 신호를 처리하는 신호처리부를 구비하는 특징으로 하는 정렬마크 검지장치.
  5. 제3항에 있어서, 상기 투명창은 광투과성 재료로 이루어진 것을 특징으로 하는 정렬마크 검지장치.
  6. 제3항에 있어서, 상기 웨이퍼는 상기 스테이지 상에서 좌우 방향 또는 회전 방향으로 이동이 가능한 것을 특징으로 하는 정렬마크 검지장치.
  7. 투명창을 갖는 스테이지를 제공하는 단계;
    상기 스테이지 상에 칩들이 형성되지 않은 웨이퍼의 뒷면을 안착시키는 단계; 및
    상기 스테이지의 투명창을 통하여 상기 웨이퍼의 뒷면에 형성된 정렬마크를 검지하는 단계를 포함하는 것을 특징으로 하는 정렬마크의 검지방법.
  8. 제8항에 있어서, 상기 정렬마크의 검지는 송광부에서 빛을 송출하는 단계, 수광부에서 빛을 받아 들이는 단계 및 수광부에서의 신호를 신호처리부에서 처리하는 단계를 포함하는 것을 특징으로 하는 정렬마크의 검지방법.
KR1020020069355A 2002-11-08 2002-11-08 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법 KR20040040967A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069355A KR20040040967A (ko) 2002-11-08 2002-11-08 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069355A KR20040040967A (ko) 2002-11-08 2002-11-08 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법

Publications (1)

Publication Number Publication Date
KR20040040967A true KR20040040967A (ko) 2004-05-13

Family

ID=37338216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069355A KR20040040967A (ko) 2002-11-08 2002-11-08 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법

Country Status (1)

Country Link
KR (1) KR20040040967A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258339A1 (en) * 2012-03-28 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US9640487B2 (en) 2012-03-28 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
KR20190030415A (ko) * 2017-09-14 2019-03-22 주식회사 원익아이피에스 기판처리장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258339A1 (en) * 2012-03-28 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US9640487B2 (en) 2012-03-28 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US9863754B2 (en) 2012-03-28 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US10514247B2 (en) 2012-03-28 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US11162777B2 (en) 2012-03-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
KR20190030415A (ko) * 2017-09-14 2019-03-22 주식회사 원익아이피에스 기판처리장치

Similar Documents

Publication Publication Date Title
KR100516405B1 (ko) 웨이퍼의 에지 노광 영역 검사 장치
US6038029A (en) Method and apparatus for alignment of a wafer
US7846848B2 (en) Cluster tool with integrated metrology chamber for transparent substrates
JP4759228B2 (ja) 反射率測定によるエッジビード除去の検査
JP2000200751A (ja) 露光装置にウェ―ハを整列するための整列マ―クを含む半導体ウェ―ハ、この整列マ―クから整列信号を発生する整列システム及び整列マ―クからウェ―ハの整列状態を決定する方法
USRE44116E1 (en) Substrate-alignment using detector of substrate material
US8319959B2 (en) System and method for quality assurance for reticles used in manufacturing of integrated circuits
US20120094401A1 (en) Methods of processing and inspecting semiconductor substrates
JP5010782B2 (ja) 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法
KR20040040967A (ko) 정렬마크, 이를 사용하는 정렬마크 검지시스템 및 이를이용한 검지방법
US10197390B2 (en) Pre-alignment measurement device and method
KR100638965B1 (ko) 금속 잔류물 검사 장비 및 방법
CN114063399B (zh) 光刻对准方法及系统
KR100694597B1 (ko) 반도체 장치에서 패턴 결함 검출 방법
JP2005294365A (ja) 研磨終点検出方法および研磨終点検出装置ならびに半導体装置
KR20060107196A (ko) 웨이퍼의 에지 노광 영역 검사 방법 및 이를 수행하기 위한장치
CN110828294A (zh) 化学机械研磨设备的研磨性能检测方法
KR100630547B1 (ko) 웨이퍼 정렬 방법
US20220122869A1 (en) Alignment system and alignment mark
KR20050086155A (ko) 웨이퍼의 에지 노광 영역 검사 방법 및 장치
KR20050065161A (ko) 웨이퍼 얼라인먼트 방법
KR100571675B1 (ko) 웨이퍼 칩핑 디텍팅 시스템
US6770408B2 (en) Dust particle inspection method for X-ray mask
KR20100073541A (ko) 웨이퍼 박막 두께 측정장치
KR20060069991A (ko) 웨이퍼 정렬 방법 및 웨이퍼 정렬 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination