KR20020007352A - 고도의 병렬식 맵 디코더 - Google Patents
고도의 병렬식 맵 디코더 Download PDFInfo
- Publication number
- KR20020007352A KR20020007352A KR1020017012562A KR20017012562A KR20020007352A KR 20020007352 A KR20020007352 A KR 20020007352A KR 1020017012562 A KR1020017012562 A KR 1020017012562A KR 20017012562 A KR20017012562 A KR 20017012562A KR 20020007352 A KR20020007352 A KR 20020007352A
- Authority
- KR
- South Korea
- Prior art keywords
- map
- frame
- state matrix
- map decoder
- state
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
Claims (19)
- 심볼 추정치 프레임의 대응하는 다른 부분을 디코딩하는 맵 엔진 세트로서, 상기 각 부분은 또다른 부분과 실질적으로 다른 맵 엔진 세트; 및상기 다른 부분중 하나 이상을 대응하는 맵 엔진에 동시에 제공하는 메모리 소자 세트를 포함하는 것을 특징으로 하는 맵 디코딩 수행 시스템.
- 제 1 항에 있어서,상기 심볼 추정치 프레임은 기지의 개시 상태와 기지의 종결 상태를 갖는 것을 특징으로 하는 맵 디코딩 수행 시스템.
- 제 1 항에 있어서,상기 맵 엔진 세트의 일부는 상기 심볼 추정치 세트의 상기 실질적으로 다른 부분으로부터 초기값을 발생시키는 것을 특징으로 하는 맵 디코딩 수행 시스템.
- 제 1 항에 있어서,상기 맵 엔진 세트의 상기 일부의 각각은 상기 초기 데이터를 또다른 맵 엔진에 제공하는 것을 특징으로 하는 맵 디코딩 수행 시스템.
- 제 1 항에 있어서,상기 맵 엔진 세트의 일부는, 상기 심볼 추정치의 상기 대응하는 부분이 아닌 상기 심볼 추정치 세트의 부분으로부터 초기값을 발생시키는 것을 특징으로 하는 맵 디코딩 수행 시스템.
- 기지의 개시 상태를 갖는 제 1 심볼 추정치 프레임 부분을 판독하는 제 1 메모리소자;제 2 심볼 추정치 프레임 부분을 판독하는 제 2 메모리소자;상기 제 1 심볼 추정치 프레임 부분을 디코딩하는 제 1 맵 디코더 유닛; 및상기 제 2 심볼 추정치 프레임 부분을 디코딩하는 제 2 맵 디코더를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 6 항에 있어서,상기 제 1 맵 디코더는 상기 제 1 심볼 추정치 프레임의 마지막 부분을 디코딩함으로써 초기값을 발생시키고, 상기 초기값은 상기 제 2 맵 디코더에 제공되는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 6 항에 있어서,상기 제 2 맵 디코더는 제 1 심볼 추정치의 마지막 부분으로부터 초기값을 발생시키는 것을 특징으로 하는 맵 디코딩을 수행하는 회로.
- 제 6 항에 있어서,상기 맵 디코더 엔진은,순방향 상태 행렬을 발생시키는 순방향 상태 행렬 계산기; 및역방향 상태 행렬을 발생시키는 역방향 상태 행렬 계산기를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 6 항에 있어서,상기 제 1 맵 디코더 엔진은,상기 제 1 수신 추정치 세트에 대한 제 1 방향 상태 행렬을 발생시키는 제 1 상태 행렬 계산기;제 2 방향 상태 행렬의 제 1 세트를 발생시키는 제 2 상태 행렬 계산기; 및제 2 방향 상태 행렬의 제 2 세트를 발생시키는 제 3 상태 행렬 계산기를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 10 항에 있어서,상기 제 1 메모리 소자로부터 심볼 추정치를 수신하여 상기 제 1 맵 디코더 엔진에 심볼 추정치를 기입하는 제 1 디코더 버퍼를 포함하는 것을 특징으로 하는 디코더.
- 제 11 항에 있어서,상기 제 1 디코더 버퍼는 심볼 추정치를 기입 및 판독하는 4 개의 메모리로 이루어지고,상기 4 개의 메모리들 중 3 개의 메모리는 심볼 추정치를 판독하고 1 개의 메모리는 심볼 추정치를 입력하는 것을 특징으로 하는 디코더.
- 기지의 개시 상태를 가지는 제 1 심볼 추정치 프레임 부분을 판독하는 제 1 메모리 소자;제 2 심볼 추정치 프레임 부분을 판독하는 제 2 메모리 소자;윈도우내의 상기 제 1 심볼 추정치 프레임 부분을 디코딩하고 초기값을 제공하는 제 1 맵 디코더 유닛; 및윈도우내의 상기 제 2 심볼 추정치 프레임 부분을 디코딩하고 상기 초기값을 이용하여 초기화하는 제 2 맵 디코더를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 13 항에 있어서,상기 제 1 맵 디코더 엔진은,상기 수신 추정치의 제 1 세트에 대한 제 1 방향 상태 행렬을 발생시키는 제 1 상태 행렬 계산기;제 2 방향 상태 행렬의 제 1 세트를 발생시키는 제 2 상태 행렬 계산기; 및제 2 방향 상태 행렬의 제 2 세트를 발생시키는 제 3 상태 행렬 계산기를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 기지의 개시 상태와 기지의 종결 상태를 갖는 심볼 추정치 프레임의 맵 디코딩을 수행하는 회로에 있어서,상기 프레임의 제 1 부분의 윈도우에 대한 상태 행렬을 계산하는, 상태 행렬 계산기의 제 1 세트를 가지며, 상기 프레임의 제 1 부분을 수신하는 제 1 슬라이딩 윈도우 맵 디코더 ; 및상기 제 1 슬라이딩 윈도우 맵 디코더가 상기 프레임의 제 1 부분의 윈도우에 대한 상태 행렬을 계산하는 1세트의 상태 행렬 계산기를 구비하며, 상기 프레임의 제 2 부분을 수신하는 제 2 슬라이딩 윈도우 맵 디코더를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 15 항에 있어서,상기 제 1 슬라이딩 윈도우 맵 디코더에 상기 프레임의 제 1 부분을 판독하는 제 1 메모리 뱅크; 및상기 제 2 슬라이딩 윈도우 맵 디코더에 상기 프레임의 제 2 부분을 판독하는 제 2 메모리 뱅크를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 15 항에 있어서,상기 프레임의 제 3 부분을 수신하는 제 3 슬라이딩 윈도우 맵 디코더; 및상기 프레임의 상기 제 1 부분의 윈도우에 대한 상태 행렬을 계산하는 1 세트의 상태 행렬 계산기를 가지는 상기 제 1 슬라이딩 윈도우 맵 디코더를 가지는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 15 항에 있어서,상기 제 1 슬라이딩 윈도우 맵 디코더는 제 1 상태 행렬 계산기 및 제 2 상태 행렬 계산기를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
- 제 18 항에 있어서,상기 제 1 슬라이딩 윈도우 맵 디코더는 제 3 상태 행렬 계산기를 포함하는 것을 특징으로 하는 맵 디코딩 수행 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/283,012 US6754290B1 (en) | 1999-03-31 | 1999-03-31 | Highly parallel map decoder |
US09/283,012 | 1999-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020007352A true KR20020007352A (ko) | 2002-01-26 |
KR100803957B1 KR100803957B1 (ko) | 2008-02-15 |
Family
ID=23084109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017012562A KR100803957B1 (ko) | 1999-03-31 | 2000-03-30 | 고도의 병렬식 맵 디코더 |
Country Status (13)
Country | Link |
---|---|
US (1) | US6754290B1 (ko) |
EP (2) | EP2224599A3 (ko) |
JP (2) | JP4955150B2 (ko) |
KR (1) | KR100803957B1 (ko) |
CN (1) | CN1178399C (ko) |
AT (1) | ATE514232T1 (ko) |
AU (1) | AU769694B2 (ko) |
BR (1) | BR0009443A (ko) |
CA (1) | CA2363410C (ko) |
HK (1) | HK1043261B (ko) |
IL (2) | IL145319A0 (ko) |
MX (1) | MXPA01009713A (ko) |
WO (1) | WO2000059118A1 (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040160906A1 (en) | 2002-06-21 | 2004-08-19 | Aware, Inc. | Multicarrier transmission system with low power sleep mode and rapid-on capability |
JP3846527B2 (ja) * | 1999-07-21 | 2006-11-15 | 三菱電機株式会社 | ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム |
US6961369B1 (en) | 1999-11-09 | 2005-11-01 | Aware, Inc. | System and method for scrambling the phase of the carriers in a multicarrier communications system |
EP2276182B1 (en) | 2000-01-07 | 2020-02-26 | TQ Delta, LLC | Systems and methods for characterizing transmission lines in a multi-carrier dsl environment |
US7243294B1 (en) * | 2000-01-13 | 2007-07-10 | California Institute Of Technology | Serial turbo trellis coded modulation using a serially concatenated coder |
US6980605B2 (en) * | 2000-01-31 | 2005-12-27 | Alan Gatherer | MAP decoding with parallelized sliding window processing |
DE10012874A1 (de) * | 2000-03-16 | 2001-09-27 | Infineon Technologies Ag | Turbo-Decodierer und Turbo-Decodierverfahren |
JP2002043953A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 誤り訂正方法及び誤り訂正装置 |
WO2002021702A1 (en) * | 2000-09-05 | 2002-03-14 | Broadcom Corporation | Quasi error free (qef) communication using turbo codes |
FR2816773B1 (fr) * | 2000-11-10 | 2004-11-26 | France Telecom | Module, dispositif et procede de decodage a haut debit, d'un code concatene |
US7590164B2 (en) * | 2001-01-19 | 2009-09-15 | Qualcomm Incorporated | Method and apparatus for efficient use of communication resources in a communication system |
US6961921B2 (en) * | 2001-09-06 | 2005-11-01 | Interdigital Technology Corporation | Pipeline architecture for maximum a posteriori (MAP) decoders |
US7489744B2 (en) * | 2001-09-25 | 2009-02-10 | Qualcomm Incorporated | Turbo decoding method and apparatus for wireless communications |
CA2461320C (en) | 2001-10-05 | 2011-10-25 | Aware, Inc. | Systems and methods for multi-pair atm over dsl |
JP3888135B2 (ja) * | 2001-11-15 | 2007-02-28 | 日本電気株式会社 | 誤り訂正符号復号装置 |
GB2383506A (en) * | 2001-12-21 | 2003-06-25 | Ubinetics Ltd | Trellis decoding in parallel where extra trellis sections are appended |
WO2004028004A2 (en) * | 2002-09-18 | 2004-04-01 | Koninklijke Philips Electronics N.V. | Method for decoding data using windows of data |
US7055102B2 (en) * | 2002-12-06 | 2006-05-30 | Sandbridge Technologies, Inc. | Turbo decoder using parallel processing |
JP3845822B2 (ja) * | 2003-01-23 | 2006-11-15 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | データ受信方法及び装置 |
US7440392B2 (en) * | 2003-02-19 | 2008-10-21 | Advanced Micro Devices, Inc. | Wireless receiver deinterleaver having partitioned memory |
US8064528B2 (en) | 2003-05-21 | 2011-11-22 | Regents Of The University Of Minnesota | Estimating frequency-offsets and multi-antenna channels in MIMO OFDM systems |
KR101066287B1 (ko) * | 2004-01-20 | 2011-09-20 | 삼성전자주식회사 | 이동통신시스템에서 맵 방식을 이용하여 디코딩을 수행하는 장치 및 방법 |
EP2228936A1 (en) | 2004-03-03 | 2010-09-15 | Aware, Inc. | Adaptive fec coding in dsl systems according to measured impulse noise |
CN102624488B (zh) | 2004-09-25 | 2015-11-25 | Tq德尔达有限责任公司 | 循环冗余校验异常计数器归一化方法、系统和模块 |
CN101057438A (zh) | 2004-10-12 | 2007-10-17 | 阿瓦雷公司 | 电信环境中的资源共享 |
CA2906478C (en) | 2004-10-15 | 2019-01-08 | Tq Delta, Llc | Dmt symbol repetition in the presence of impulse noise |
FR2878385A1 (fr) * | 2004-11-19 | 2006-05-26 | Turboconcept Soc Par Actions S | Procedes et dispositifs de multiplexage de sections de treillis pour decodage par l'algorithme de viterbi ou aller-retour |
JP2008522528A (ja) * | 2004-12-02 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ・ブロック冗長バージョン復号用ステーク継承ターボ復号器 |
FR2888062A1 (fr) * | 2005-07-04 | 2007-01-05 | Groupe Ecoles Telecomm | Codeur et turbo decodeur de code produit |
US7929646B2 (en) * | 2006-01-27 | 2011-04-19 | Qualcomm Incorporated | Map decoder with bidirectional sliding window architecture |
US7698624B2 (en) * | 2006-03-31 | 2010-04-13 | Trellisware Technologies, Inc. | Scheduling pipelined state update for high-speed trellis processing |
BRPI0709871B1 (pt) | 2006-04-12 | 2019-10-15 | Tq Delta, Llc. | Retransmissão de pacote e compartilhamento de memória |
JP2008103991A (ja) * | 2006-10-19 | 2008-05-01 | Oki Electric Ind Co Ltd | データ伝送方法 |
US8073083B2 (en) * | 2007-04-30 | 2011-12-06 | Broadcom Corporation | Sliding block traceback decoding of block codes |
GB0804206D0 (en) * | 2008-03-06 | 2008-04-16 | Altera Corp | Resource sharing in decoder architectures |
US8578255B1 (en) * | 2008-12-19 | 2013-11-05 | Altera Corporation | Priming of metrics used by convolutional decoders |
US8640004B2 (en) | 2009-04-24 | 2014-01-28 | Nokia Corporation | Data rearrangement for decoder |
US20120106683A1 (en) * | 2009-06-18 | 2012-05-03 | Zte Corporation | Method and apparatus for parallel turbo decoding in long term evolution system (lte) |
US20110202819A1 (en) * | 2010-02-12 | 2011-08-18 | Yuan Lin | Configurable Error Correction Encoding and Decoding |
EP2688211A4 (en) * | 2011-07-29 | 2014-08-06 | Huawei Tech Co Ltd | NESTING AND NESTING METHODS, NESTING AND DECORATING |
EP2932602A4 (en) * | 2012-12-14 | 2016-07-20 | Nokia Technologies Oy | METHOD AND DEVICE FOR DECODING |
US10741116B2 (en) | 2013-12-18 | 2020-08-11 | Kunshan New Flat Panel Display Tech. Cr. Co. Ltd. | Method and device for determining Gamma parameters and displaying method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5103459B1 (en) | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
US5544328A (en) | 1991-10-31 | 1996-08-06 | At&T Bell Laboratories | Coded modulation with unequal error protection |
US5862190A (en) * | 1995-12-29 | 1999-01-19 | Motorola, Inc. | Method and apparatus for decoding an encoded signal |
US5721745A (en) | 1996-04-19 | 1998-02-24 | General Electric Company | Parallel concatenated tail-biting convolutional code and decoder therefor |
US5933462A (en) | 1996-11-06 | 1999-08-03 | Qualcomm Incorporated | Soft decision output decoder for decoding convolutionally encoded codewords |
US6192503B1 (en) * | 1997-08-14 | 2001-02-20 | Ericsson Inc. | Communications system and methods employing selective recursive decording |
DE69939881D1 (de) * | 1998-03-31 | 2008-12-18 | Samsung Electronics Co Ltd | Turboenkoder/Dekoder und Rahmenverarbeitungsverfahren |
US6343368B1 (en) * | 1998-12-18 | 2002-01-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for fast maximum a posteriori decoding |
-
1999
- 1999-03-31 US US09/283,012 patent/US6754290B1/en not_active Expired - Lifetime
-
2000
- 2000-03-30 MX MXPA01009713A patent/MXPA01009713A/es active IP Right Grant
- 2000-03-30 JP JP2000608509A patent/JP4955150B2/ja not_active Expired - Lifetime
- 2000-03-30 IL IL14531900A patent/IL145319A0/xx active IP Right Grant
- 2000-03-30 AU AU43725/00A patent/AU769694B2/en not_active Ceased
- 2000-03-30 KR KR1020017012562A patent/KR100803957B1/ko active IP Right Grant
- 2000-03-30 BR BR0009443-9A patent/BR0009443A/pt not_active IP Right Cessation
- 2000-03-30 WO PCT/US2000/040042 patent/WO2000059118A1/en active Application Filing
- 2000-03-30 EP EP10006028A patent/EP2224599A3/en not_active Withdrawn
- 2000-03-30 AT AT00923634T patent/ATE514232T1/de not_active IP Right Cessation
- 2000-03-30 CA CA002363410A patent/CA2363410C/en not_active Expired - Fee Related
- 2000-03-30 EP EP00923634A patent/EP1166451B1/en not_active Expired - Lifetime
- 2000-03-30 CN CNB008058032A patent/CN1178399C/zh not_active Expired - Lifetime
-
2001
- 2001-09-06 IL IL145319A patent/IL145319A/en not_active IP Right Cessation
-
2002
- 2002-06-28 HK HK02104823.3A patent/HK1043261B/zh not_active IP Right Cessation
-
2010
- 2010-10-29 JP JP2010243797A patent/JP2011072009A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
AU769694B2 (en) | 2004-01-29 |
HK1043261A1 (en) | 2002-09-06 |
HK1043261B (zh) | 2005-07-22 |
KR100803957B1 (ko) | 2008-02-15 |
WO2000059118A1 (en) | 2000-10-05 |
EP2224599A2 (en) | 2010-09-01 |
EP1166451B1 (en) | 2011-06-22 |
BR0009443A (pt) | 2003-03-05 |
AU4372500A (en) | 2000-10-16 |
MXPA01009713A (es) | 2002-09-30 |
EP1166451A1 (en) | 2002-01-02 |
JP2011072009A (ja) | 2011-04-07 |
US6754290B1 (en) | 2004-06-22 |
CA2363410A1 (en) | 2000-10-05 |
CA2363410C (en) | 2008-07-08 |
CN1178399C (zh) | 2004-12-01 |
JP2002540713A (ja) | 2002-11-26 |
EP2224599A3 (en) | 2011-01-12 |
CN1345487A (zh) | 2002-04-17 |
ATE514232T1 (de) | 2011-07-15 |
JP4955150B2 (ja) | 2012-06-20 |
IL145319A (en) | 2006-04-10 |
IL145319A0 (en) | 2002-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100803957B1 (ko) | 고도의 병렬식 맵 디코더 | |
KR100671075B1 (ko) | 터보 코딩의 사용을 용이하게 하기 위한 디코더, 디코딩 시스템 및 디코딩 방법 | |
US6434203B1 (en) | Memory architecture for map decoder | |
US6563877B1 (en) | Simplified block sliding window implementation of a map decoder | |
US6859906B2 (en) | System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network | |
US7246298B2 (en) | Unified viterbi/turbo decoder for mobile communication systems | |
JP5129216B2 (ja) | マップ・デコーダのためのメモリ・アーキテクチャ | |
US6757859B1 (en) | Parallel turbo trellis-coded modulation | |
KR20030047100A (ko) | 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법 | |
KR19990017546A (ko) | 터보부호기의 복호기 | |
RU2236085C2 (ru) | Архитектура памяти для декодера максимальной апостериорной вероятности | |
KR100447175B1 (ko) | 터보 디코딩 방법 및 이를 위한 장치 | |
MXPA01001656A (en) | Partitioned deinterleaver memory for map decoder | |
MXPA01001657A (en) | Memory architecture for map decoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190107 Year of fee payment: 12 |